JPH04167191A - 分散メモリ型並列計算機における高速データ転送方式 - Google Patents
分散メモリ型並列計算機における高速データ転送方式Info
- Publication number
- JPH04167191A JPH04167191A JP2294329A JP29432990A JPH04167191A JP H04167191 A JPH04167191 A JP H04167191A JP 2294329 A JP2294329 A JP 2294329A JP 29432990 A JP29432990 A JP 29432990A JP H04167191 A JPH04167191 A JP H04167191A
- Authority
- JP
- Japan
- Prior art keywords
- data
- register
- address
- memory
- holding means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 9
- 239000011159 matrix material Substances 0.000 claims description 5
- 238000003672 processing method Methods 0.000 claims description 4
- 238000004364 calculation method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 241000353097 Molva molva Species 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔目次〕
概要
産業上の利用分野
従来の技術（第４図、第５図）
発明が解決しようとする課題
課題を解決するための手段（第１図）
作用
実施例（第２図、第３図）
発明の効果
〔概要〕
分散メモリ型並列計算機における高速データ転送方式に
関し、 分散メモリ型の並列計算機システムにおいて、多次元巨
大配列を各プロセッサに分割配列したとき、任意次元方
向に高速アクセス可能とすることを目的とし、 プロセッサとメモリを有するプロセッシング・エレメン
トを複数接続し、２次元以上の次元の行列データを各プ
ロセッシング・エレメントにおいて並列処理するデータ
処理方式において、プロセッシング・エレメントに転送
制御部を設けるとともに、この転送制御部に、アドレス
保持手段と、データ間隔保持手段と、これらアドレス保
持手段とデータ間隔保持手段のデータを加算する加算手
段と、データ数保持手段と、データ数を計数するカウン
ト手段と、これらデータ数保持手段とカウント手段の各
位を比較する比較手段を設け、前記アドレス保持手段に
セットされた先頭アドレスと、加算手段の出力にもとつ
きメモリを順次アクセスして高速に必要とするデータを
得るように構成する。
関し、 分散メモリ型の並列計算機システムにおいて、多次元巨
大配列を各プロセッサに分割配列したとき、任意次元方
向に高速アクセス可能とすることを目的とし、 プロセッサとメモリを有するプロセッシング・エレメン
トを複数接続し、２次元以上の次元の行列データを各プ
ロセッシング・エレメントにおいて並列処理するデータ
処理方式において、プロセッシング・エレメントに転送
制御部を設けるとともに、この転送制御部に、アドレス
保持手段と、データ間隔保持手段と、これらアドレス保
持手段とデータ間隔保持手段のデータを加算する加算手
段と、データ数保持手段と、データ数を計数するカウン
ト手段と、これらデータ数保持手段とカウント手段の各
位を比較する比較手段を設け、前記アドレス保持手段に
セットされた先頭アドレスと、加算手段の出力にもとつ
きメモリを順次アクセスして高速に必要とするデータを
得るように構成する。
〔産業上の利用分野］
本発明は多次元行列データの各プロセッサ間スライドア
クセス方式に関し、特に各プロセッサのメモリ上に分散
配置された所定のデータを他のプロセッサより高速アク
セス可能としたものである。
クセス方式に関し、特に各プロセッサのメモリ上に分散
配置された所定のデータを他のプロセッサより高速アク
セス可能としたものである。
多数のデータを高速で処理するため、プロセッサとメモ
リを有する多数のプロセッシング・エレメント（Ｐｒｏ
ｃｅｓｓｉｎｇ Ｅ１ｅｓ＋ｅｎｔ：ＰＥ）をネ・ント
ワークで接続し、プロセッサ間でデータの送受信を行う
並列接続コンピュータ処理方式がある。このような並列
接続コンピュータ処理方式により例えば気象のシミュレ
ーションのような科学計算が行れている。
リを有する多数のプロセッシング・エレメント（Ｐｒｏ
ｃｅｓｓｉｎｇ Ｅ１ｅｓ＋ｅｎｔ：ＰＥ）をネ・ント
ワークで接続し、プロセッサ間でデータの送受信を行う
並列接続コンピュータ処理方式がある。このような並列
接続コンピュータ処理方式により例えば気象のシミュレ
ーションのような科学計算が行れている。
このとき、演算対象のモデルを格子状に切り、各格子点
の流速、圧力、温度等を与えられた条件の元で計算を行
う。例えば天気予報の場合、格子点を細かくすれば地域
に密着した正確な予測が可能となる。しかし格子点の数
が多い程データ量も大きくなり、第４図に１００で示す
共通メモリに全部のデータを格納するとき、共通メモリ
は巨大な容量のものが必要となる。
の流速、圧力、温度等を与えられた条件の元で計算を行
う。例えば天気予報の場合、格子点を細かくすれば地域
に密着した正確な予測が可能となる。しかし格子点の数
が多い程データ量も大きくなり、第４図に１００で示す
共通メモリに全部のデータを格納するとき、共通メモリ
は巨大な容量のものが必要となる。
このため、各ＰＥ０１ＰＥＩ、−Ｐ Ｅ ｎをネットワ
ーク１０１で接続し、各ＰＥにはそれぞれＣＰＵ及びメ
モリＭを設ける。そしてこれらのＰＥで各格子点の演算
を遂行する。第４図の例では、ＰＥＯが共通メモリ領域
のうち、メモリ領域Ｓ。
ーク１０１で接続し、各ＰＥにはそれぞれＣＰＵ及びメ
モリＭを設ける。そしてこれらのＰＥで各格子点の演算
を遂行する。第４図の例では、ＰＥＯが共通メモリ領域
のうち、メモリ領域Ｓ。
のデータにもとづき演算を行い、ＰＥＩがメモリ領域Ｓ
１のデータにもとづき演算を行い、ＰＥｎがメモリ領域
Ｓｎのデータにもとづき演算を行う。
１のデータにもとづき演算を行い、ＰＥｎがメモリ領域
Ｓｎのデータにもとづき演算を行う。
そしてこれらの演算結果は各ＰＥのメモリＭに保持され
ている。なお共通メモリ１００におけるデータ配列は、
矢印に示す如く配列されているものとする。
ている。なお共通メモリ１００におけるデータ配列は、
矢印に示す如く配列されているものとする。
ところで科学演算の場合に、例えば行列間の乗算が行わ
れることがある。この場合、ＰＥでは、第４図の共通メ
モリ１００に一点鎖線で示す如く、縦方向に配置された
データを必要とする。この縦方向の配置データは、一部
は自己のメモリＭ内に保持されているが、その他のもの
は他のＰＥより転送することが必要となる。例えば、第
５図に示す如く、データ配列される場合、ＰＥＯでは一
点鎖線で示すデータを必要とするため、ＰＥＩからアド
レス４９．５９．６９．７９のデータを転送することが
必要となる。なお、第５図の数字はアドレスである。
れることがある。この場合、ＰＥでは、第４図の共通メ
モリ１００に一点鎖線で示す如く、縦方向に配置された
データを必要とする。この縦方向の配置データは、一部
は自己のメモリＭ内に保持されているが、その他のもの
は他のＰＥより転送することが必要となる。例えば、第
５図に示す如く、データ配列される場合、ＰＥＯでは一
点鎖線で示すデータを必要とするため、ＰＥＩからアド
レス４９．５９．６９．７９のデータを転送することが
必要となる。なお、第５図の数字はアドレスである。
ところで、メモリは、アドレス順方向に連続アクセスす
ることは可能であるが、前記−点鎖線のように他の方向
については連続アクセスすることができない。
ることは可能であるが、前記−点鎖線のように他の方向
については連続アクセスすることができない。
そのため、このような場合、メモリ領域Ｓ１全体をとり
込み必要とするデータを抽出するか、それとも必要とす
るデータ単位にアドレスを送出して転送させることが必
要であり、そのため高速に所望のデータを得ることがで
きず、データ処理速度が遅くなるという問題がある。
込み必要とするデータを抽出するか、それとも必要とす
るデータ単位にアドレスを送出して転送させることが必
要であり、そのため高速に所望のデータを得ることがで
きず、データ処理速度が遅くなるという問題がある。
したがって本発明の目的は、このように巨大多次元配列
を各プロセッサ上のメモリに分散配置した場合でも高速
に所望のデータが得られる多次元行列データの各プロセ
ッサ間スライドアクセス方式を提供することである。
を各プロセッサ上のメモリに分散配置した場合でも高速
に所望のデータが得られる多次元行列データの各プロセ
ッサ間スライドアクセス方式を提供することである。
前記目的を達成するため、本発明では、第１図に示す如
く、ＰＥＩにＣＰＵｌ０、メモリ部１１、転送制御部１
２を設けるとともに、メモリ部１１に配列データ部１１
−〇と管理テーブル１１−１を設ける。配列データ部１
１−〇は、前記巨大な共通メモリの分散された例えばメ
モリ領域Ｓ１の部分を格納するものである。
く、ＰＥＩにＣＰＵｌ０、メモリ部１１、転送制御部１
２を設けるとともに、メモリ部１１に配列データ部１１
−〇と管理テーブル１１−１を設ける。配列データ部１
１−〇は、前記巨大な共通メモリの分散された例えばメ
モリ領域Ｓ１の部分を格納するものである。
転送制御部１２には、加算器１２−０、比較器１２−１
、レジスタ１２−２〜１２−５、カウンタ１２−６、＋
１加算器１２−７等が設けられている。なお１３はドラ
イバである。
、レジスタ１２−２〜１２−５、カウンタ１２−６、＋
１加算器１２−７等が設けられている。なお１３はドラ
イバである。
いま、ＰＥＩよりＰＥＯに対し、第５図に示す如く、ア
ドレス４９．５９．６９．７９の４個のデータを送出す
る場合について説明する。
ドレス４９．５９．６９．７９の４個のデータを送出す
る場合について説明する。
ＰＥＩのＣＰＵｌ０は、メモリ部１１の管理テーブル１
１−１に、送信先即ち宛先ＰＥ （ＤＥＳＴ ＰＥ）
としてＰＥＯを記入し、レングス（ＬＥＮＧＴＨ）とし
て４を記入し、ソース側続出アドレス（ＳＲＣＡＤＲ）
として４９を記入し、ソース側続出データ距離（ＳＲＣ
Ｄ Ｉ ＳＴ）として１０を記入し、送出先ＰＥの記入
先アドレス（ＤＥＳＴ ＡＤＲ）としてＢＯを記入し
、送出先の配列データ部に対するデータ間隔値（ＤＥＳ
Ｔ ＤＩＳＴ）として１（連続的に格納する）を記入
する。なおこれらの各データは、送信先のＰＥＯより伝
送されてもよく、ソース側のＰＥＩで作成してもよい。
１−１に、送信先即ち宛先ＰＥ （ＤＥＳＴ ＰＥ）
としてＰＥＯを記入し、レングス（ＬＥＮＧＴＨ）とし
て４を記入し、ソース側続出アドレス（ＳＲＣＡＤＲ）
として４９を記入し、ソース側続出データ距離（ＳＲＣ
Ｄ Ｉ ＳＴ）として１０を記入し、送出先ＰＥの記入
先アドレス（ＤＥＳＴ ＡＤＲ）としてＢＯを記入し
、送出先の配列データ部に対するデータ間隔値（ＤＥＳ
Ｔ ＤＩＳＴ）として１（連続的に格納する）を記入
する。なおこれらの各データは、送信先のＰＥＯより伝
送されてもよく、ソース側のＰＥＩで作成してもよい。
ＣＰＵｌ０が転送制御部１２に起動をかけると、転送制
御部１２はメモリ部１１よりこの管理テーブル１１−１
を読み出し、レジスタ１２−３にソース側続出アドレス
（４９）をセットし、レジスタ１２−４にソース側続出
データ距離（１０）をセントし、レジスタＩ２−５には
送出データ長（４）をセットし、カウンタ１２−６を初
期設定値「０」とする。
御部１２はメモリ部１１よりこの管理テーブル１１−１
を読み出し、レジスタ１２−３にソース側続出アドレス
（４９）をセットし、レジスタ１２−４にソース側続出
データ距離（１０）をセントし、レジスタＩ２−５には
送出データ長（４）をセットし、カウンタ１２−６を初
期設定値「０」とする。
最初は、リード・アドレス・レジスタであるレジスタエ
２−２にレジスタ１２−３にセットされた続出アドレス
（４９）がセットされ、メモリ部１１を読み出すので、
アドレス４９のデータが出力される。このとき、カウン
タ１２−６は＋１されてｒｌ」となる。
２−２にレジスタ１２−３にセットされた続出アドレス
（４９）がセットされ、メモリ部１１を読み出すので、
アドレス４９のデータが出力される。このとき、カウン
タ１２−６は＋１されてｒｌ」となる。
次にレジスタ１２−２にはレジスタ１２−３にセットさ
れた（４９）と、レジスタ１２−４にセットされた（１
０）が加算器１２−〇で加算された（５９）がセットさ
れるので、アドレス５９のデータが出力され、カウンタ
１２−６は＋１されてＵ２」となる。このようにしてレ
ジスタ１２−２に（６９）（７９）が順次セットされて
アドレス（６９）（７９）のデータが出力されたとき、
カウンタ１２−６は「４」をカウントするので、比較器
１２−１はレジスタ１２−５にセットされたデータ長と
一致したことを検知し、データの読み出しは終了する。
れた（４９）と、レジスタ１２−４にセットされた（１
０）が加算器１２−〇で加算された（５９）がセットさ
れるので、アドレス５９のデータが出力され、カウンタ
１２−６は＋１されてＵ２」となる。このようにしてレ
ジスタ１２−２に（６９）（７９）が順次セットされて
アドレス（６９）（７９）のデータが出力されたとき、
カウンタ１２−６は「４」をカウントするので、比較器
１２−１はレジスタ１２−５にセットされたデータ長と
一致したことを検知し、データの読み出しは終了する。
転送制御部１２は、このようにして得られた、アドレス
４９．５９．６９．７９のデータを送出するため、管理
テーブル１１−１より送出先としてＰＥＯ、データ長と
して４、記入先アドレスとしてＢＯ、データ間隔値とし
て１を記入したヘッダを有するパケットを作りこれに前
記各アドレスのデータ４９．５９．６９．７９をのせて
通信ネットワークＣに送出する。
４９．５９．６９．７９のデータを送出するため、管理
テーブル１１−１より送出先としてＰＥＯ、データ長と
して４、記入先アドレスとしてＢＯ、データ間隔値とし
て１を記入したヘッダを有するパケットを作りこれに前
記各アドレスのデータ４９．５９．６９．７９をのせて
通信ネットワークＣに送出する。
このようにして演算器２では所定のデータが簡単に得ら
れることになる。
れることになる。
本発明の一実施例を第２図にもとづき説明する。
第２図において第１図と同一記号は同一部分を示す。
ＰＥＯは、ＰＥＩと同様に構成され、ＣＰＵ １０′、
メモリ部１１′、受信制御部１４、レシーバ１５を具備
している。なお、第２図は、ＰＥＩからＰＥＯにデータ
転送する場合を示しているために、他の構成については
省略しているが、ＰＥＯにはＰＥＩに示したものと同様
に転送制御部、ドライバ等が設けられており、ＰＥＩに
はこれまたＰＥＯに示したものと同様に受信制御部、レ
シーバ等が設けられている。
メモリ部１１′、受信制御部１４、レシーバ１５を具備
している。なお、第２図は、ＰＥＩからＰＥＯにデータ
転送する場合を示しているために、他の構成については
省略しているが、ＰＥＯにはＰＥＩに示したものと同様
に転送制御部、ドライバ等が設けられており、ＰＥＩに
はこれまたＰＥＯに示したものと同様に受信制御部、レ
シーバ等が設けられている。
メモリ部１１′には、配列データ部１１−０’と管理テ
ーブル部１１−１’が設けられる。
ーブル部１１−１’が設けられる。
受信制御部１４には、加算器１４−０、比較器１４−１
、レジスタ１４−２〜１４−５、カウンタ１４−６、＋
１加算器１４−７等が設けられている。
、レジスタ１４−２〜１４−５、カウンタ１４−６、＋
１加算器１４−７等が設けられている。
■ いまＰＥＯで、ＰＥＩが分散保持しているデータの
転送要求を求めるとき、ＰＥＯは転送依軌電文を作成し
、転送データ数（ＬＥＮＧＴＨ）、データの読み出し先
頭位置を示すソース側続出アドレス（ＳＲＣＡＤＨ）
、ソース側続出データ距離（ＳＲＣＤＩＳＴ）、ＰＥＯ
における受信データの記入先頭位置を示す記入先アドレ
ス（ＤＥＳＴ ＡＤＲ） 、受信データの記入距離を
示すデータ間隔値（ＤＥＳＴ Ｄ Ｉ ＳＴ）を記入
した送信電文を作成し、図示省略したドライバ及び通信
ネットワークＣを経由してこれをＰＥＩに送出する。ソ
ース側のＰＥＩでは、これを図示省略したレシーバを介
して受信し、そのデータを解読し、メモリ部１１の管理
テーブル１１−１にこれらを記入する。
転送要求を求めるとき、ＰＥＯは転送依軌電文を作成し
、転送データ数（ＬＥＮＧＴＨ）、データの読み出し先
頭位置を示すソース側続出アドレス（ＳＲＣＡＤＨ）
、ソース側続出データ距離（ＳＲＣＤＩＳＴ）、ＰＥＯ
における受信データの記入先頭位置を示す記入先アドレ
ス（ＤＥＳＴ ＡＤＲ） 、受信データの記入距離を
示すデータ間隔値（ＤＥＳＴ Ｄ Ｉ ＳＴ）を記入
した送信電文を作成し、図示省略したドライバ及び通信
ネットワークＣを経由してこれをＰＥＩに送出する。ソ
ース側のＰＥＩでは、これを図示省略したレシーバを介
して受信し、そのデータを解読し、メモリ部１１の管理
テーブル１１−１にこれらを記入する。
■ ＰＥＩでは、ＣＰＵｌ０がこの受信電文にもとづき
、メモリ１１の管理テーブル１１−１に宛先となる送出
先ＰＥＯを記入し、これら管理テーブル１１−１にもと
づき送信パケットのヘッダをメモリ部１１に作成する。
、メモリ１１の管理テーブル１１−１に宛先となる送出
先ＰＥＯを記入し、これら管理テーブル１１−１にもと
づき送信パケットのヘッダをメモリ部１１に作成する。
この場合、管理テーブル１１−１をヘッダとしてもよい
。このヘッダには、前記の如く、宛先ＰＥ番号（ＤＥＳ
Ｔ ＰＥ）、転送データ数つまりレングス（ＬＥＮＧ
ＴＨ）、ソース側続出アドレス（ＳＲＣＡＤＲ）、ソー
ス側続出データ距＠ （ＳＲＣＤ Ｉ ＳＴ）、送出先
ＰＥの記入先アドレス（Ｄ Ｅ Ｓ Ｔ’ Ａ ＤＲ
）、そのデータ間隔値（ＤＥＳＴ Ｄ Ｉ ＳＴ）が
記入される。
。このヘッダには、前記の如く、宛先ＰＥ番号（ＤＥＳ
Ｔ ＰＥ）、転送データ数つまりレングス（ＬＥＮＧ
ＴＨ）、ソース側続出アドレス（ＳＲＣＡＤＲ）、ソー
ス側続出データ距＠ （ＳＲＣＤ Ｉ ＳＴ）、送出先
ＰＥの記入先アドレス（Ｄ Ｅ Ｓ Ｔ’ Ａ ＤＲ
）、そのデータ間隔値（ＤＥＳＴ Ｄ Ｉ ＳＴ）が
記入される。
■ それからＣＰＵｌ０が転送制御部１２に対し起動信
号を送出し、起動をかける。
号を送出し、起動をかける。
■ 転送制御部１２は、メモリ部ｌｌ上のヘッダを読み
出し、レジスタ１２−３にソース側続出アドレス（ＳＲ
ＣＡＤＲ）をセットし、レジスタ１２−４にソース側読
出データ距離（ＳＲＣＤＩＳＴ）をセットし、レジスタ
１２−５には、レングス（ＬＥＮＧＴＨ）をセットし、
カウンタ１２−６を初期値「０」にする。
出し、レジスタ１２−３にソース側続出アドレス（ＳＲ
ＣＡＤＲ）をセットし、レジスタ１２−４にソース側読
出データ距離（ＳＲＣＤＩＳＴ）をセットし、レジスタ
１２−５には、レングス（ＬＥＮＧＴＨ）をセットし、
カウンタ１２−６を初期値「０」にする。
■ 次に転送制御部１２は、レジスタ１２−４に記入さ
れたソース側続出アドレスをレジスタ１２−２に記入し
てこれを開始アドレスとしてメモリ部１１−０を読み出
し、カウンタ１２−６を＋１し、次にレジスタ１２−３
に記入された開始アドレスにレジスタ１２−４に記入さ
れたソース側読出データ距離を加算器１２−０に加算し
てレジスタ１２−２にセットし、次の読み出しアドレス
としてメモリ部１１−０を読み出す。このとき加算器１
２−０の加算値をレジスタ１２−３に転記する。このよ
うにして、メモリ部１１から所望のデータを順次読み出
す。そしてカウンタ１２−６の値がレジスタ１２−５に
セットされたランレングスと一致したことを比較器１２
−１が検出するとき、所望の数のデータが読出されたこ
とが示されるので、この読み出し処理が終了する。
れたソース側続出アドレスをレジスタ１２−２に記入し
てこれを開始アドレスとしてメモリ部１１−０を読み出
し、カウンタ１２−６を＋１し、次にレジスタ１２−３
に記入された開始アドレスにレジスタ１２−４に記入さ
れたソース側読出データ距離を加算器１２−０に加算し
てレジスタ１２−２にセットし、次の読み出しアドレス
としてメモリ部１１−０を読み出す。このとき加算器１
２−０の加算値をレジスタ１２−３に転記する。このよ
うにして、メモリ部１１から所望のデータを順次読み出
す。そしてカウンタ１２−６の値がレジスタ１２−５に
セットされたランレングスと一致したことを比較器１２
−１が検出するとき、所望の数のデータが読出されたこ
とが示されるので、この読み出し処理が終了する。
■ このようにして順次読み出されたデータは、前記ヘ
ッダとともにパケットに組み立てられ、ドライバ１３を
介して通信ネットワークＣに送出される。
ッダとともにパケットに組み立てられ、ドライバ１３を
介して通信ネットワークＣに送出される。
■ 通信ネットワークは、パケットのヘッダ内の宛先Ｐ
ＥＩ域を認識して所定の宛先のＰＥＯにこれを転送する
。
ＥＩ域を認識して所定の宛先のＰＥＯにこれを転送する
。
■ ＰＥＯは、レシーバ１５を経由してこれを受信する
。受信制御部１４は、受信を開始すると、そのヘッダを
解読して格納先の先頭アドレス（ＤＡＤＲ）をレジスタ
１４−３にセットし、データ間隔（ＤＤ Ｉ ＳＴ）を
レジスタ１４−４にセットし、レングス（ＤＬＥＮＧ）
をレジスタ１４−５にセットする。またカウンタ１４−
２を初期値ｒ□、に初期化する。
。受信制御部１４は、受信を開始すると、そのヘッダを
解読して格納先の先頭アドレス（ＤＡＤＲ）をレジスタ
１４−３にセットし、データ間隔（ＤＤ Ｉ ＳＴ）を
レジスタ１４−４にセットし、レングス（ＤＬＥＮＧ）
をレジスタ１４−５にセットする。またカウンタ１４−
２を初期値ｒ□、に初期化する。
■ 受信制御部１４は、レジスタ１４−３に記入された
先頭アドレスをレジスタ１４−２にセットしてこれを書
込み開始アドレスとして、最初のデータをメモリ部１１
′に記入する。そしてカウンタ１４−６を＋１する。
先頭アドレスをレジスタ１４−２にセットしてこれを書
込み開始アドレスとして、最初のデータをメモリ部１１
′に記入する。そしてカウンタ１４−６を＋１する。
［相］ 次に受信制御部１４は、加算器１４−０により
レジスタ１４−３に記入された先頭アドレスとレジスタ
１４−４に記入されたデータ間隔を加算して得られたア
ドレス先をレジスタ１４−２に記入し、２番目のデータ
をメモリ部１１′に格納する。このとき加算値をレジス
タ１４−３に記入する。そしてカウンタ１４−６を更に
＋１する。
レジスタ１４−３に記入された先頭アドレスとレジスタ
１４−４に記入されたデータ間隔を加算して得られたア
ドレス先をレジスタ１４−２に記入し、２番目のデータ
をメモリ部１１′に格納する。このとき加算値をレジス
タ１４−３に記入する。そしてカウンタ１４−６を更に
＋１する。
■ このようなことを順次繰り返してメモリ部１１′に
転送データを順次記入し、これにもとづきカウンタ１４
−６のカウント値がレジスタ１４−５にセットされたレ
ングスと一致したとき、比較器１４−１から終了信号が
出力され、受信制御部１４はＣＰＵ １０’に終了を通
知する。これによりメモリ部１１′の、例えば配列デー
タ部１１−〇′では、そのアドレス方向にデータが格納
されることになる。
転送データを順次記入し、これにもとづきカウンタ１４
−６のカウント値がレジスタ１４−５にセットされたレ
ングスと一致したとき、比較器１４−１から終了信号が
出力され、受信制御部１４はＣＰＵ １０’に終了を通
知する。これによりメモリ部１１′の、例えば配列デー
タ部１１−〇′では、そのアドレス方向にデータが格納
されることになる。
なお、前記説明では、ＰＥＯからＰＥＩに対するデータ
転送要求にもとづきデータ転送する例について説明した
が、これのみに限定されるものではなく、このようなデ
ータ転送要求がなくとも、あらかじめ演算器ＰＥＩより
ＰＥＯにこのようなデータを転送するように制御するこ
ともできる。
転送要求にもとづきデータ転送する例について説明した
が、これのみに限定されるものではなく、このようなデ
ータ転送要求がなくとも、あらかじめ演算器ＰＥＩより
ＰＥＯにこのようなデータを転送するように制御するこ
ともできる。
なお、前記説明は、データが２次元配列されている場合
について説明したが、例えば第３図に示す如く３次元配
列されている場合も同様である。
について説明したが、例えば第３図に示す如く３次元配
列されている場合も同様である。
第３図において例えば「２．１０２．２０２．３０２．
４０２」というデータが必要の場合は、先頭アドレスと
して「２」を、データ間隔としてｒｌｏｏＪを、レング
スとして「５」を設定することにより容易に得ることが
できる。
４０２」というデータが必要の場合は、先頭アドレスと
して「２」を、データ間隔としてｒｌｏｏＪを、レング
スとして「５」を設定することにより容易に得ることが
できる。
そして第３図に示す矢印Ｆの位置に縦方向に接話した面
でのデータが必要の場合には、前記の手法によりまず「
２．１０２、〜４０２」を求め、次に「７．１０７〜４
０７」を求めて、これを順次行い、最後に「９７．１９
７〜４９７」を求めることにより面、つまり２次元とし
てのデータを得ることもできる。
でのデータが必要の場合には、前記の手法によりまず「
２．１０２、〜４０２」を求め、次に「７．１０７〜４
０７」を求めて、これを順次行い、最後に「９７．１９
７〜４９７」を求めることにより面、つまり２次元とし
てのデータを得ることもできる。
本発明によれば、分散メモリ型の並列計算機システムに
おいて、多次元巨大配列データ即ち２次元以上の次元の
行列データを各プロセッサに分割配置した際の任意次元
方向のデータに高速にアクセスすることができるので、
これにもとづき気象シュミレーション等の如き複雑な演
算を高速処理することが可能となる。
おいて、多次元巨大配列データ即ち２次元以上の次元の
行列データを各プロセッサに分割配置した際の任意次元
方向のデータに高速にアクセスすることができるので、
これにもとづき気象シュミレーション等の如き複雑な演
算を高速処理することが可能となる。
第１図は本発明の原理構成図、
第２図は本発明の一実施例構成図、
第３図は３次元メモリ説明図、
第４図は分散メモリ型の並列計算機システム説明図、
第５図は２次元配列メモリ説明図である。
０−ＣＰＵ
１１− メモリ部
１２−転送制御部
１２−０−−−加算器
１２−１−比較器
１１６−カウンタ
Claims (1)
- 【特許請求の範囲】 プロセッサとメモリを有するプロセッシング・エレメン
トを複数接続し、２次元以上の次元の行列データを各プ
ロセッシング・エレメントにおいて並列処理するデータ
処理方式において、 プロセッシング・エレメントに転送制御部（１２）を設
けるとともに、 この転送制御部（１２）に、 アドレス保持手段（１２−３）と、 データ間隔保持手段（１２−４）と、 これらアドレス保持手段（１２−３）とデータ間隔保持
手段（１２−４）のデータを加算する加算手段（１２−
０）と、 データ数保持手段（１２−５）と、 これらデータ数保持手段（１２−５）とカウント手段（
１２−６）の各値を比較する比較手段（１２−１）を設
け、 前記アドレス保持手段（１２−３）にセットされた先頭
アドレスと、加算手段（１２−０）の出力にもとづきメ
モリを順次アクセスして高速に必要とするデータを得る
ようにしたことを特徴とする分散メモリ型並列計算機に
おける高速データ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2294329A JPH04167191A (ja) | 1990-10-31 | 1990-10-31 | 分散メモリ型並列計算機における高速データ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2294329A JPH04167191A (ja) | 1990-10-31 | 1990-10-31 | 分散メモリ型並列計算機における高速データ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04167191A true JPH04167191A (ja) | 1992-06-15 |
Family
ID=17806293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2294329A Pending JPH04167191A (ja) | 1990-10-31 | 1990-10-31 | 分散メモリ型並列計算機における高速データ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04167191A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6745233B1 (en) | 1999-09-28 | 2004-06-01 | Fujitsu Limited | Data transfer technique for distributed memory type parallel computer |
| US7096312B2 (en) | 2002-03-20 | 2006-08-22 | Seiko Epson Corporation | Data transfer device and method for multidimensional memory |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02162440A (ja) * | 1988-12-15 | 1990-06-22 | Fujitsu Ltd | データ転送制御方式 |
-
1990
- 1990-10-31 JP JP2294329A patent/JPH04167191A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02162440A (ja) * | 1988-12-15 | 1990-06-22 | Fujitsu Ltd | データ転送制御方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6745233B1 (en) | 1999-09-28 | 2004-06-01 | Fujitsu Limited | Data transfer technique for distributed memory type parallel computer |
| US7096312B2 (en) | 2002-03-20 | 2006-08-22 | Seiko Epson Corporation | Data transfer device and method for multidimensional memory |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0186150B1 (en) | Parallel processing computer | |
| EP0501524A2 (en) | Parallel processor | |
| JPH06243113A (ja) | 並列計算機における計算モデルのマッピング法 | |
| JPH06162227A (ja) | ベクトル並列計算機 | |
| US5710932A (en) | Parallel computer comprised of processor elements having a local memory and an enhanced data transfer mechanism | |
| EP0492174A2 (en) | Parallel processor | |
| Jagadish et al. | An efficient scheme for interprocessor communication using dual-ported RAMs | |
| JPS63201851A (ja) | バッファ記憶アクセス方法 | |
| JPH04167191A (ja) | 分散メモリ型並列計算機における高速データ転送方式 | |
| US7263543B2 (en) | Method for manipulating data in a group of processing elements to transpose the data using a memory stack | |
| Ravindran et al. | On topology and bisection bandwidth of hierarchical-ring networks for shared-memory multiprocessors | |
| Bokka et al. | Time-optimal domain-specific querying on enhanced meshes | |
| US5513364A (en) | Data transfer device and multiprocessor system | |
| CN112486402A (zh) | 一种存储节点及系统 | |
| JP2542460B2 (ja) | デ―タ転送割込制御方式 | |
| EP0326164A2 (en) | Parallel computer comprised of processor elements having a local memory and an enhanced data transfer mechanism | |
| JP3209630B2 (ja) | データ転送装置及びマルチプロセッサシステム | |
| JPH054258U (ja) | 並列分散処理装置 | |
| CN106383791A (zh) | 一种基于非统一内存访问架构的内存块组合方法及装置 | |
| Denning | The Science of Computing: Multigrids and hypercubes | |
| Lee et al. | An efficient method for distributing data in hypercube computers | |
| BERESFORD-SMITH et al. | Optimal algorithms for constrained reconfigurable meshes | |
| Shukla et al. | A kernel-independent, pipelined architecture for real-time 2-D convolution | |
| US7930518B2 (en) | Method for manipulating data in a group of processing elements to perform a reflection of the data | |
| Slotnick | Achieving Large Computing Capabilities Through An Array Computer |