JPH04160449A - 誤書き込み防止回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はコンピュータに増設される外部インターフェイ
スポード等への誤書き込みを防止する誤書き込み防止回
路に関するものである。

〔従来の技術〕

従来、パーソナルコンピュータ（パソコン）の電源を立
ち上げる際には初期化処理が行われ、この初期化処理に
おいて自己診断が実施される。この自己診断の中にメモ
リ容量検査があり、このメモリ容量検査において外部イ
ンターフェイスポードによる増設メモリの容量検査が実
施される。つまり、従来のパソコンの概略構成は第２図
に示され、コンピュータ部（ＣＰＵ）１によってメモリ
マツプに無条件で一定のデータコードが書き込まれ、そ
の後、書き込んだデータコードが読みだされ、両者が比
較される。この結果、書き込んだデータコードと読み込
んだデータコードとが一致している場合にはメモリ空間
が存在しているものと認識され、増設メモリ部２を確認
することが出来る。また、この作業によってメモリ容量
が算出される。

〔発明が解決しようとする課題〕

しかしながら、増設メモリ用途以外の機能を持った機能
回路部（拡張ボード）３のアクセスＩ１０をメモリマツ
プ上に當駐させる場合がある。このような場合において
上記のメモリ容量検査が実施されると、規定以外のデー
タコードが機能回路部３に転送されてしまい、機能回路
部３は不要な動作をしてしまう。また、動作していない
機能回路部３に対してユーザは自由にアクセスすること
が可能ため、ユーザの不用意な操作によっても機能回路
部３が誤動作する場合がある。

〔課題を解決するための手段〕

本発明はこのような課題を解消するためになされたもの
で、メモリマツプ上に書き込まれた複数ワードのデータ
が書き込まれるメモリＩ／、０部と、複数ワードの暗号
コードを記憶する暗号コード部と、複数ワードのデータ
および複数ワードの暗号コードを入力して比較する比較
部と、この比較結果をラッチするラッチ部と、複数ワー
ドのデータを入力しラッチ部から出力される比較結果が
一致している場合にのみ入力した複数ワードのデータを
機能囲路部へ出力するメモリＩ１０許可部とを備えて構
成されたものである。

〔作用〕

ＣＰＵから出力された複数ワードのデータは比較部にお
いて複数ワードの暗号コードと比較され、メモリＩ１０
許可部はこの比較結果が一致した場合にのみＣＰＵから
機能回路部へのアクセスを許可する。

〔実施例〕

第１図は本発明の一実施例による誤書き込み防止回路を
備えたパソコンの概略構成を示すブロック図である。

システム管理を行うコンピュータ部（ＣＰＵ）１１には
、外部インターフェイスボードとして増設メモリ部１２
および機能拡張ボード１３が接続されている。この機能
拡張ボード１３はメモリ機能以外の用途に用いられるボ
ードであり、例えば、Ａ／ＤコンバータやＤ／Ａコンバ
ータ等の機能が備えられる。また、この機能拡張ボード
１３は本発明による誤書き込み防止回路を備えており、
保護されるべき機能を備えた機能回路部１４はこの誤書
き込み防止回路を介して外部と信号の授受を行う。

誤書き込み防止回路は、メモリＩ／Ｏ部１５゜暗号コー
ド部１６．比較器１７．フリップフロップ（Ｆ／Ｆ）１
８およびメモリＩ１０許可部１９によって構成されてい
る。メモリＩ／Ｏ部１５にはＣＰＵＩＩからシステムバ
スを介して複数ワードのデータが書き込まれ、書き込ま
れた複数ワードのデータは比較器１７に出力される。一
方、暗号コード部１６にはＣＰＵＩＩから送出されるデ
ータと同数の複数ワードの暗号コードデータが記憶され
ており、この暗号コードデータも比較器１７に出力され
る。比較器１７はメモリＩ／Ｏ部１５からのデータと暗
号コード部１６からの暗号コードとを比較し、その比較
結果を出力する。Ｆ／Ｆ１８は比較器１７から出力され
る比較結果をラッチし、このラッチ出力はメモリＩ１０
許可部１９に出力される。

メモリＩ１０許可部１９には、ＣＰＵＩ　１からシステ
ムバスを介して複数ワードのデータが入力される。この
データ入力はメモリＩ／Ｏ部１５におけるデータ入力、
並びに増設メモリ部１２におけるデータ入力と同時に行
われる。メモリＩ１０許可部１９は、Ｆ／Ｆ　１８から
出力されているラッチ出力がＣＰＵＩＩから書き込まれ
たデータと暗号コードとが一致していることを示す場合
には、入力されている複数ワードのデータを機能回路部
１４へ出力する。また、ラッチ出力がＣＰＵＩＩから書
き込まれたデータと暗号コードとが一致していないこと
を示す場合には、入力されている複数ワードのデータを
機能回路部１４へ出力しない。

このような本実施例による誤書き込み防止回路を備えた
パソコンにおいては、メモリＩ１０許可部１９がアクセ
スのゲートになり、パソコン内部から容易に機能回路部
１４にアクセスすることが出来ない。また、ユーザが不
用意に機能回路部１４にアクセスすることかなくなる。

このため、機能回路部１４は不要な動作をすることがな
くなり、また、その機能が保護される。

〔発明の効果〕

以上説明したように本発明によれば、ＣＰＵから圧力さ
れた複数ワードのデータは比較部において複数ワードの
暗号コードと比較され、メモリＩ１０許可部はこの比較
結果が一致した場合にのみＣＰＵから機能回路部へのア
クセスを許可する。

このため、外部インターフェイスポードに規定以外のデ
ータが誤転送されることがなくなり、外部インターフェ
イスポードが不要な動作をしたり、その機能が害される
ことがなくなる。また、本発明によれば、コンピュータ
内の極秘機能にプロテクトを施すことが可能になる。

【図面の簡単な説明】

第１図は本発明の一実施例による誤書き込み防止回路を
備えたパソコンの概略構成を示すブロック図、第２図は
従来のパソコンの概略構成を示すブロック図である。 １トコンピユ一タ部（ＣＰ　Ｕ）　、１２−増設メモリ
部、１３・・機能拡張ボード、１４・・・機能回路部、
１５・・・メモリＩ／Ｏ部、１６・・・暗号コード部、
１７・・・比較器、１８・・フリップフロップ（Ｆ／Ｆ
）、１９・・・メモリＩ１０許可部。 代理人弁理士　　　長谷用　　芳　　樹間　　　　　　
　　　　塩　　　１）　　辰　　　也宍旅例の構成 第１図 従来の構成 第２図

Claims (1)

【特許請求の範囲】
1. メモリマップ上に書き込まれた複数ワードのデータが書
   き込まれるメモリＩ／Ｏ部と、複数ワードの暗号コード
   を記憶する暗号コード部と、前記複数ワードのデータお
   よび前記複数ワードの暗号コードを入力して比較する比
   較部と、この比較結果をラッチするラッチ部と、前記複
   数ワードのデータを入力し前記ラッチ部から出力される
   比較結果が一致している場合にのみ入力した前記複数ワ
   ードのデータを機能回路部へ出力するメモリＩ／Ｏ許可
   部とを備えて構成された誤書き込み防止回路。