JPH0415794A - Transaction processor with transmission fault preventing function - Google Patents

Transaction processor with transmission fault preventing function

Info

Publication number
JPH0415794A
JPH0415794A JP2115638A JP11563890A JPH0415794A JP H0415794 A JPH0415794 A JP H0415794A JP 2115638 A JP2115638 A JP 2115638A JP 11563890 A JP11563890 A JP 11563890A JP H0415794 A JPH0415794 A JP H0415794A
Authority
JP
Japan
Prior art keywords
transmission
terminal
transmission line
transceiver
abnormality
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2115638A
Other languages
Japanese (ja)
Inventor
Yukinori Hamada
浜田 幸則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP2115638A priority Critical patent/JPH0415794A/en
Publication of JPH0415794A publication Critical patent/JPH0415794A/en
Pending legal-status Critical Current

Links

Landscapes

  • Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)
  • Cash Registers Or Receiving Machines (AREA)
  • Small-Scale Networks (AREA)

Abstract

PURPOSE:To prevent system down from occurring when a fault occurs by monitoring the operation of a transmission control means which controls the operation of a transmission/reception part, and disconnecting the transmission/ reception part from a transmission control means. CONSTITUTION:When abnormality is found out in either a main CPU 2 or a sub CPU 3 for transmission, the output of a refresh pulse is stopped. When the input of the refresh pulse is interrupted for one or more seconds, the output part of a watchdog timer 4 is turned off, which sets a switching element 7 in a cutoff state. Therefore, a transceiver 6 is disconnected from the transmis sion line 12. Consequently, no abnormal signal is outputted to the transmission line 12, and the transmission of another POS terminal 1 can be prevented disturbed. Thereby, the system down can be prevented from occurring.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、伝送ラインに分岐接続され、伝送ラインを
介して伝送を行なう取引処理装置に関し、特に、伝送障
害機能を有する取引処理装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a transaction processing device that is branch-connected to a transmission line and performs transmission via the transmission line, and particularly relates to a transaction processing device that has a transmission failure function.

[従来の技術] 第4図は、従来のPO3(Point  ofsale
s)システムの構成を示す概略ブロック図である。第4
図に示すように、スーパーマーケットやデパート等には
、複数台のPO3端末21a〜21nが設けられる。P
O3端末は、顧客の買上げた商品について、その商品の
金額データや商品コードを登録するためのものである。
[Prior art] Fig. 4 shows a conventional PO3 (Point of sale)
s) It is a schematic block diagram showing the configuration of the system. Fourth
As shown in the figure, a plurality of PO3 terminals 21a to 21n are installed in supermarkets, department stores, and the like. P
The O3 terminal is used to register price data and product codes for products purchased by customers.

各PO8端末は伝送ライン22に分岐接続される。伝送
ライン22の末端には、各PO8端末の動作を制御する
とともに、各PO8端末からのデータを集めて編集する
ためのストアコントローラ23か接続される。このよう
に、−本の伝送ラインに複数の端末装置が接続される伝
送方式をマルチドロップ方式という。
Each PO8 terminal is branch-connected to the transmission line 22. A store controller 23 is connected to the end of the transmission line 22 for controlling the operation of each PO8 terminal and for collecting and editing data from each PO8 terminal. A transmission system in which a plurality of terminal devices are connected to one transmission line in this way is called a multi-drop system.

ところで、上述のマルチドロップ方式による伝送方式で
は、複数のPO8端末から同時にデータ伝送が行なわれ
るのを防止するため、通常ポーリング方式で回線設定が
行なわれる。すなわち、親局(ストアコントローラ)が
順番に子局(pos端末)に情報メツセージの送信を勧
誘し、子局では情報メツセージの送信の準備ができたと
き、この子局からの情報伝送が開始できる。
By the way, in the multi-drop transmission system described above, in order to prevent data transmission from a plurality of PO8 terminals at the same time, line setting is normally performed using a polling system. In other words, the master station (store controller) in turn invites the slave stations (POS terminals) to send information messages, and when the slave stations are ready to send the information messages, the slave stations can start transmitting information. .

[発明が解決しようとする課題] このようなマルチドロップ伝送方式は、POSシステム
の一台のPO8端末に障害が発生し、そのPO8端末に
設けられたドライバーのイネーブルゲートがアクティブ
な状態になってしまうと、伝送ラインに異常な信号が継
続的に出力され、他のPO8端末は情報メツセージを送
出てきなくなり、システムダウンを引起こしてしまう。
[Problems to be Solved by the Invention] Such a multi-drop transmission method is a problem that occurs when a failure occurs in one PO8 terminal of the POS system and the enable gate of the driver provided in that PO8 terminal becomes active. If this occurs, an abnormal signal will be continuously output to the transmission line, and other PO8 terminals will no longer send information messages, resulting in a system failure.

また、第4図には示されていないが、伝送ラインにはP
O8端末の他にも、クレジット処理を行なうためのCA
T(credit  authorlzation  
terminal)やその他の入出力端末等が接続され
る場合がある。そのような端末の中には、トランシーバ
のアース線として端末本体のシャーシあるいはフレーム
を用いている端末(以下、A端末)もあれば、トランシ
ーバのアース線がシャーシとは別にアースされた端末(
以下、B端末)も存在する。A端末とB端末とか伝送ラ
インを介して接続された状態を第5図に示す。第5図に
おいて、端末31はB端末であり、端末32はA端末で
ある。第5図を参照して、もしも、B端末31の2次側
電圧(+ 24 V)端子とシャーシとが短絡した場合
には、B端末シャーシ311→アース線33−A端末シ
ャーシ321−アース線322→A端末トランシーバ3
23→伝送ライン34→B端末トランシーバ313→ア
ース線312のルートが形成され、双方の端末のトラン
シーバ−に多大な電流流れることになる。この結果、ト
ランシーバを構成している素子か破壊され、システムダ
ウンを招く。
Although not shown in Figure 4, there is also a P
In addition to the O8 terminal, there is also a CA for credit processing.
T (credit authorization)
terminal) or other input/output terminals may be connected. Among such terminals, there are terminals (hereinafter referred to as A terminals) that use the chassis or frame of the terminal body as the ground wire of the transceiver, and terminals whose transceiver ground wire is grounded separately from the chassis (hereinafter referred to as A terminals).
Terminal B) also exists. FIG. 5 shows a state in which terminal A and terminal B are connected via a transmission line. In FIG. 5, terminal 31 is a B terminal, and terminal 32 is an A terminal. Referring to FIG. 5, if there is a short circuit between the secondary side voltage (+24 V) terminal of the B terminal 31 and the chassis, the B terminal chassis 311 -> ground wire 33 - the A terminal chassis 321 - the ground wire. 322 → A terminal transceiver 3
23→transmission line 34→B terminal transceiver 313→ground wire 312, and a large amount of current flows through the transceivers of both terminals. As a result, the elements constituting the transceiver are destroyed, leading to system down.

上記のごとく、システムダウンを生じた場合、いずれの
端末で障害が発生したのか判別するのが困難であり、不
良端末を除去あるいは交換してシステムを復旧させるの
に長時間を要していた。
As mentioned above, when a system goes down, it is difficult to determine which terminal has failed, and it takes a long time to remove or replace the faulty terminal and restore the system.

それゆえに、この発明の主たる目的は、障害か発生した
としても、システムダウンを招くことかなく、かつ障害
が発見しやすいような障害防止機能を有する取引処理装
置を提供することである。
Therefore, the main object of the present invention is to provide a transaction processing device having a failure prevention function that does not cause a system down even if a failure occurs and makes it easy to discover the failure.

[課題を解決するための手段] この発明は伝送ラインに分岐接続され、伝送ラインを介
してデータ伝送を行なう取引処理装置において、外部か
らの異常電流か流れ込まないように絶縁され、伝送ライ
ンを介して送受信を行なうための送受信部と、送受信部
の動作を制御するための伝送制御手段と、伝送制御手段
の動作を監視するための監視手段と、監視手段により異
常が発見されたとき、送受信部と伝送ラインとを遮断す
るためのスイッチイング手段と、監視手段により異常か
発見されたとき、異常の発生を報知するための報知手段
とを備えて構成したものである。
[Means for Solving the Problems] The present invention provides a transaction processing device which is branch-connected to a transmission line and transmits data via the transmission line, and which is insulated to prevent abnormal current from flowing in from the outside. a transmitter/receiver for transmitting and receiving data, a transmission control means for controlling the operation of the transmitter/receiver, a monitoring means for monitoring the operation of the transmission control means, and a transmitter/receiver for controlling the transmitter/receiver when an abnormality is discovered by the monitoring means. and a transmission line, and a notification means for notifying the occurrence of an abnormality when an abnormality is detected by the monitoring means.

[作用] この発明では、伝送ラインを介して送受信を行なうため
の送受信部は、外部からの異常電流が流れ込まないよう
に絶縁されており、送受信部を構成する素子が過大電圧
または過大電流のために破壊することはない。また、送
受信部の動作を制御する伝送制御手段の動作を監視し、
伝送制御手段に障害が発生して、動作が異常となった場
合には、送受信部と伝送ラインとを遮断するようにした
ので、障害が発生した場合には、伝送ラインに接続され
た他の取引処理装置に異常な信号が供給されることはな
い。さらに、異常の発生を報知するようにしたので、障
害が発生した取引処理装置を発見し除去あるいは交換す
ることか容易に行なえるようになる。
[Function] In the present invention, the transmitting/receiving section for transmitting and receiving data via the transmission line is insulated to prevent abnormal current from flowing in from the outside, and the elements constituting the transmitting/receiving section are protected from excessive voltage or current. will not be destroyed. It also monitors the operation of the transmission control means that controls the operation of the transmitter and receiver,
If a failure occurs in the transmission control means and the operation becomes abnormal, the transmitting/receiving unit and the transmission line are cut off, so if a failure occurs, other devices connected to the transmission line No abnormal signals are supplied to the transaction processing device. Furthermore, since the occurrence of an abnormality is notified, it becomes possible to easily discover and remove or replace a faulty transaction processing device.

[発明の実施例] 以下、この発明の一実施例の伝送障害防止機能を有する
取引処理装置としてPO8端末について説明するか、こ
の発明はこれに限らす、トランシーバ−を有する取引処
理装置であればいかなるものにも適応できることを予め
指摘しておく。
[Embodiments of the Invention] Hereinafter, a PO8 terminal will be described as a transaction processing device having a transmission failure prevention function according to an embodiment of the present invention, but the present invention is not limited to this. I would like to point out in advance that it can be adapted to anything.

第1図はこの発明の一実施例のPO8端末を分岐接続し
て構成したPoSシステムを示す概略ブロック図である
。第1図を参照して、POSシステムは伝送ライン12
に分岐接続されたたとえば32台のPO8端末1を含む
。伝送ライン12には、図示していないが、ストアコン
トローラやホスコンピュータが接続される。
FIG. 1 is a schematic block diagram showing a PoS system configured by branching and connecting PO8 terminals according to an embodiment of the present invention. Referring to FIG. 1, the POS system includes transmission line 12.
It includes, for example, 32 PO8 terminals 1 branch-connected to. Although not shown, a store controller and a host computer are connected to the transmission line 12.

PO8端末1は、トランシーバ部5と、伝送用サブCP
U3と、周辺インターフェイス9と、ROMl0と、R
AMIIと、メインCPU2と、ウォッチドッグタイマ
ー(図示ではWDT)4と、表示部8とを含む。
The PO8 terminal 1 includes a transceiver section 5 and a sub-CP for transmission.
U3, peripheral interface 9, ROM10, and R
It includes an AMII, a main CPU 2, a watchdog timer (WDT in the figure) 4, and a display section 8.

トランシーバ一部5は伝送ライン12を介して送受信を
行なうものであり、トランシーバ6とスイッチ素子7と
を含む。伝送用サブCPU3は、トランシーバ5の動作
を制御するものである。伝送ライン12に接続されたコ
ントローラからのポーリング信号を受信したとき、送信
すべきデータが存在する場合には、当該PO8端末1か
らのデータの送信を可能とするために伝送用サブCPU
3はゲートイネーブル信号をトランシーバ6に出力する
。送信データは伝送用サブCPL;3からトランシーバ
6を介して伝送ライン12に出力される。受信データは
この経路と逆経路で受信される。
The transceiver part 5 performs transmission and reception via the transmission line 12, and includes a transceiver 6 and a switch element 7. The transmission sub-CPU 3 controls the operation of the transceiver 5. When a polling signal is received from the controller connected to the transmission line 12, if there is data to be transmitted, the transmission sub CPU is used to enable data transmission from the PO8 terminal 1.
3 outputs a gate enable signal to the transceiver 6. Transmission data is output from the transmission sub-CPL; 3 to the transmission line 12 via the transceiver 6. Received data is received on the opposite route to this route.

周辺インターフェイス9は伝送用サブCPU3とメイン
CPU2との間で入出力を行なうためのインターフェイ
スである。ROM 10には、メインCPU2の動作プ
ログラムが格納される。RAM1lは送信データおよび
受信データを一時的に記憶するものである。メインCP
U2は周辺インターフェイス9.ROMl0.RAMI
Iの動作を制御するものである。ウォッチドッグタイマ
ー4はメインCPU2および伝送用サブCPU3の動作
を監視するためのものである。表示部8はメインCPU
2あるいは伝送用サブCPU3の動作か異常になったと
き、異常状態を報知するためのものであり、たとえばL
EDから構成される。
The peripheral interface 9 is an interface for inputting and outputting between the transmission sub CPU 3 and the main CPU 2. The ROM 10 stores an operating program for the main CPU 2. The RAM 1l temporarily stores transmitted data and received data. Main CP
U2 is the peripheral interface 9. ROM10. RAMI
It controls the operation of I. The watchdog timer 4 is for monitoring the operations of the main CPU 2 and the transmission sub CPU 3. Display section 8 is the main CPU
2 or the operation of the transmission sub CPU 3 becomes abnormal, it is used to notify the abnormal state, for example, L
Consists of ED.

第2図は第1図に示すPO3端末のトランシバ一部の構
成を示す概略ブロック図である。次に、第2図を参照し
て、トランシーバ部の絶縁構造について説明する。トラ
ンシーバ部5のトランシーバ6は送信のためのドライバ
61と受信のためのレシーバ62とを含む。スイッチ素
子7はメインCPU2あるいは伝送用サブCPU3に異
常が生じたとき、トランシーバ6と伝送ライン12とを
遮断するためのものである。スイッチ素子としては、接
点部71が駆動部72から完全に絶縁されたものを用い
る。スイッチ素子7は、リードリレーにより構成しても
よく、光MO8FETリレーにより構成してもよい。
FIG. 2 is a schematic block diagram showing the configuration of a part of the transceiver of the PO3 terminal shown in FIG. 1. Next, the insulation structure of the transceiver section will be explained with reference to FIG. The transceiver 6 of the transceiver unit 5 includes a driver 61 for transmission and a receiver 62 for reception. The switch element 7 is used to cut off the transceiver 6 and the transmission line 12 when an abnormality occurs in the main CPU 2 or the transmission sub-CPU 3. As the switch element, one in which the contact part 71 is completely insulated from the drive part 72 is used. The switch element 7 may be composed of a reed relay or an optical MO8FET relay.

トランシーバ部5は、絶縁型D C/D Cコンバータ
51.ホトカプラー52.53および54を含む。絶縁
型DC/DCC/式−タ51はPO8端末1の電源Vc
cから絶縁された電源をトランシーバ6に供給するため
のものである。ホトカプラー52.53.54は伝送用
サブCPU3とトランシーバ6との間でやりとりされる
電気信号を一旦光信号に変換するためのものである。ホ
トカプラー52には、伝送用サブCPU3からドライバ
61のゲートイネーブル信号が与えられる。ホトカプラ
ー53には、伝送用サブCPU3から送信データが与え
られる。送信データはドライバ61から伝送ライン12
に出力される。ホトカプラ53には、レシーバ62から
の受信データが与えられ、ホトカプラー54から伝送用
サブCPU3に出力される。このように電気信号を伝送
の途中で光信号に変換し、さらに電気信号に変換するよ
うにしたので、トランシーバ部5は伝送用サブCPU3
から電気的に絶縁されている。
The transceiver section 5 includes an isolated DC/DC converter 51. Includes photocouplers 52, 53 and 54. Isolated DC/DCC/type-ta 51 is the power supply Vc of PO8 terminal 1
This is for supplying power to the transceiver 6, which is insulated from the power source c. The photocouplers 52, 53, and 54 are used to temporarily convert electrical signals exchanged between the transmission sub-CPU 3 and the transceiver 6 into optical signals. A gate enable signal for the driver 61 is applied to the photocoupler 52 from the transmission sub-CPU 3 . Transmission data is given to the photocoupler 53 from the transmission sub-CPU 3. Transmission data is sent from the driver 61 to the transmission line 12
is output to. Received data from the receiver 62 is given to the photocoupler 53 and output from the photocoupler 54 to the transmission sub-CPU 3. In this way, the electric signal is converted into an optical signal during transmission, and then converted into an electric signal, so that the transceiver unit 5 is connected to the transmission sub CPU 3.
electrically isolated from

上述のごとく、トランシーバ用の電源系統は絶縁型DC
/DCC/式−タにより、また、信号系統はホトカプラ
ーにより、さらにスイッチ素子としては接点部71と駆
動部72とか完全に絶縁されたものを用いることにより
、トランシーバ部5はPO8端末1の一次電源、二次電
源およびンヤーンから完全に絶縁されている。したかっ
て、電源線やアース線からトランシーバ部5に過大電流
か流れ込むことはなく、また、過大電圧か印加されるこ
ともない。上述の構成により、トランシーバ部5を構成
する素子の破壊か防止されている。
As mentioned above, the power supply system for the transceiver is an isolated DC
The transceiver section 5 is connected to the primary power supply of the PO8 terminal 1 by using a /DCC/ type-ta, a photocoupler for the signal system, and completely insulated switching elements such as the contact section 71 and the drive section 72. , completely isolated from secondary power sources and yarns. Therefore, no excessive current will flow into the transceiver unit 5 from the power supply line or the ground line, and no excessive voltage will be applied. The above configuration prevents the elements constituting the transceiver section 5 from being destroyed.

第3図は第1図に示す伝送用サブCPUとウォッチドッ
グタイマーの出力波形を示す図である。
FIG. 3 is a diagram showing output waveforms of the transmission sub-CPU and watchdog timer shown in FIG. 1.

次に、第3図を参照して、伝送ライン遮断用スイッチ素
子の制御動作について説明する。
Next, with reference to FIG. 3, the control operation of the transmission line cutoff switch element will be described.

伝送用サブCPU3は、ウォッチドッグタイマ4を働か
せ、スイッチ素子7の制御を行なう。
The transmission sub-CPU 3 activates the watchdog timer 4 to control the switch element 7.

この制御を行なう上で伝送用サブCPU3は、メインC
PU2の動作の監視および伝送用サブCPUB自体の動
作の監視を行なう。前者の監視は、メインCPU2のタ
イマ出力を監視することにより行ない、所定間隔でパル
ス信号か供給されていれば正常と判断し、そうでなけれ
ば異常と判断する。後者の監視は、同様にして、伝送用
サブCPU3のタイマ出力を監視することにより行なう
In performing this control, the transmission sub-CPU 3
The operation of the PU2 and the operation of the transmission sub CPUB itself are monitored. The former type of monitoring is performed by monitoring the timer output of the main CPU 2, and if a pulse signal is supplied at a predetermined interval, it is determined to be normal; otherwise, it is determined to be abnormal. The latter monitoring is similarly performed by monitoring the timer output of the transmission sub CPU 3.

メインCPU2および伝送用サブCPU3の動作がいず
れも正常であるとき、伝送用サブCPU3は第3図(a
)に示すような20m5周期のリフレッシュパルスPを
ウォッチドッグタイマー4に出力する。メインCPU2
あるいは伝送用サブCPU3のいずれかに異常か見つか
ったとき、リフ1ノツシユバルスの出力を停止する。ウ
オッチドソゲタイマー4では、リフレッシュパルスの入
力がたとえば1秒間以上途絶えたとき、第3図(b)に
示すようにその出力部がオフして、スイッチ素子7を遮
断状態にする。これにより、トランシーバ6は伝送ライ
ン12から切り離される。したがって、伝送ライン12
に異常な信号が出力されることはなく、他のPO8端末
ユの伝送を妨げることがない。上述のウォッチドッグタ
イマー4として、出力部がホールドするタイプを用いる
と、スイッチ素子7が一旦遮断状態になると接点71は
解放された状態を継続することになり、システムダウン
の発生は確実に防止される。
When both the main CPU 2 and the transmission sub CPU 3 operate normally, the transmission sub CPU 3 operates as shown in FIG.
) is output to the watchdog timer 4 with a period of 20m5. Main CPU2
Alternatively, when an abnormality is found in any of the transmission sub-CPUs 3, the output of the riff 1 notification signal is stopped. In the watched timer 4, when the input of the refresh pulse is interrupted for one second or more, for example, the output section is turned off as shown in FIG. 3(b), and the switch element 7 is cut off. This disconnects the transceiver 6 from the transmission line 12. Therefore, transmission line 12
No abnormal signal is output to the terminal, and transmission from other PO8 terminals is not obstructed. If a type in which the output section is held is used as the above-mentioned watchdog timer 4, once the switch element 7 is cut off, the contact 71 will remain in the open state, and the occurrence of system down can be reliably prevented. Ru.

また、第3図(b)に示すように、スイッチが遮断状態
になって、ウォッチドッグタイマー4からの入出力によ
り、表示部8のLEDが点灯して、当該PoS端末〕て
異常が発生したことを知らせる。このLEDをオペレー
タが見やすい位置に取付けることにより、障害の発生し
たPoS端末を容易に発見することか可能となり、交換
等を行なうための時間を短縮することができる。
Additionally, as shown in Figure 3(b), the switch is in the cut-off state and the LED on the display unit 8 lights up due to the input/output from the watchdog timer 4, indicating that an abnormality has occurred in the PoS terminal. Let me know. By attaching this LED in a position where the operator can easily see it, it becomes possible to easily discover a PoS terminal in which a failure has occurred, and the time required for replacement etc. can be shortened.

口発明の効果] 以上のように、この発明によれば、伝送ラインを介して
送受信を行なうための送受信部を外部からの異常電流が
流れ込まないように絶縁したので、送受信部を構成する
素子が過大電圧あるいは過大電流のために破壊すること
は防止される。
[Effects of the Invention] As described above, according to the present invention, the transmitting/receiving section for transmitting and receiving via the transmission line is insulated to prevent abnormal current from flowing from the outside, so that the elements constituting the transmitting/receiving section are Destruction due to excessive voltage or excessive current is prevented.

また、送受信部の動作を制御する伝送制御手段の動作を
監視し、伝送制御手段に障害が発生して、動作が異常と
なった場合には、送受信部と伝送ラインとを遮断するよ
うにしたので、障害が発生した場合には、伝送ラインに
接続された他の取引処理装置に異常な信号が供給される
ことはない。したがって取引処理システムを構成する端
末に障害が発生しても、システムダウンに至ることはな
い。
The system also monitors the operation of the transmission control means that controls the operation of the transmitter/receiver, and if a failure occurs in the transmission control means and the operation becomes abnormal, the transmitter/receiver and the transmission line are cut off. Therefore, if a failure occurs, no abnormal signal will be supplied to other transaction processing devices connected to the transmission line. Therefore, even if a failure occurs in the terminals that make up the transaction processing system, the system will not go down.

さらに、異常の発生を報知するようにしたので、障害か
発生した取引装置を発見し、除去あるいは交換すること
が容易となる。
Furthermore, since the occurrence of an abnormality is notified, it becomes easy to discover the faulty transaction device and remove or replace it.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例のPoS端末を分岐接続し
て構成したPOSシステムを示す概略ブロック図である
。第2図は第1図に示すPoS端末のトランシーバ部の
構成を示す概略ブロック図である。第3図は第1図に示
す伝送用サブCPUとウォッチドッグタイマーの出力波
形を示す図である。第4図は従来のPOSシステムの構
成を示す概略ブロック図である。第5図は第4図に示す
従来のPOSシステムにおいて発生する障害の状態を証
明するための図である。 図において、1はPoS端末、2はメインCPU、3は
伝送用サブCPU、4はウォッチドッグタイマー、5は
絶縁されたトランシーバ部、6はトランシーバ、7はス
イッチ素子、8は表示部、12は伝送ラインを示す。
FIG. 1 is a schematic block diagram showing a POS system configured by branching and connecting PoS terminals according to an embodiment of the present invention. FIG. 2 is a schematic block diagram showing the configuration of a transceiver section of the PoS terminal shown in FIG. 1. FIG. 3 is a diagram showing output waveforms of the transmission sub-CPU and watchdog timer shown in FIG. 1. FIG. 4 is a schematic block diagram showing the configuration of a conventional POS system. FIG. 5 is a diagram for proving the failure state that occurs in the conventional POS system shown in FIG. 4. In the figure, 1 is a PoS terminal, 2 is a main CPU, 3 is a transmission sub-CPU, 4 is a watchdog timer, 5 is an isolated transceiver section, 6 is a transceiver, 7 is a switch element, 8 is a display section, and 12 is a Shows transmission line.

Claims (1)

【特許請求の範囲】 伝送ラインに分岐接続され、伝送ラインを介してデータ
伝送を行なう取引処理装置において、外部からの異常電
流が流れ込まないように絶縁され、前記伝送ラインを介
して送受信を行なうための送受信部と、 前記送受信部の動作を制御するための伝送制御手段と、 前記伝送制御手段の動作を監視するための監視手段と、 前記監視手段により異常が発見されたとき、前記送受信
部と前記伝送ラインとを遮断するためのスイッチイング
手段と、 前記監視手段により異常が発見されたとき、異常の発生
を報知するための報知手段とを備えた、伝送障害防止機
能を有する取引処理装置。
[Claims] In a transaction processing device that is branch-connected to a transmission line and transmits data via the transmission line, the transaction processing device is insulated to prevent abnormal current from flowing in from the outside and for transmitting and receiving data via the transmission line. a transmission/reception section; a transmission control means for controlling the operation of the transmission/reception section; a monitoring means for monitoring the operation of the transmission control means; and when an abnormality is discovered by the monitoring means, the transmission/reception section A transaction processing device having a transmission failure prevention function, comprising: switching means for cutting off the transmission line; and reporting means for notifying the occurrence of an abnormality when an abnormality is discovered by the monitoring means.
JP2115638A 1990-05-01 1990-05-01 Transaction processor with transmission fault preventing function Pending JPH0415794A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2115638A JPH0415794A (en) 1990-05-01 1990-05-01 Transaction processor with transmission fault preventing function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2115638A JPH0415794A (en) 1990-05-01 1990-05-01 Transaction processor with transmission fault preventing function

Publications (1)

Publication Number Publication Date
JPH0415794A true JPH0415794A (en) 1992-01-21

Family

ID=14667596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2115638A Pending JPH0415794A (en) 1990-05-01 1990-05-01 Transaction processor with transmission fault preventing function

Country Status (1)

Country Link
JP (1) JPH0415794A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05303688A (en) * 1992-04-28 1993-11-16 Tokyo Electric Co Ltd Commodity sales register data processor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05303688A (en) * 1992-04-28 1993-11-16 Tokyo Electric Co Ltd Commodity sales register data processor

Similar Documents

Publication Publication Date Title
EP0494695B1 (en) Loop mode transmission system with bus mode backup and a method of maintaining continuity thereof
JPH0376620B2 (en)
JPH08186880A (en) On-vehicle multiplex transmission system
JPH0415794A (en) Transaction processor with transmission fault preventing function
JP3324355B2 (en) Operation abnormality monitoring system
JP2647663B2 (en) Power failure detection method
JP3368459B2 (en) Alarm collection system
JPS63318823A (en) Trouble detecting system
JPH05284116A (en) Data communication system and optical repeater device for the system
JPS6312602Y2 (en)
JPS63191434A (en) Clock circuit
JPS63109622A (en) Signal repeater
JPS61169036A (en) System supervisory device
JPH07281705A (en) Monitor controller
JPH0239311A (en) Power supply control system
JPS61187056A (en) Abnormality monitor circuit of transmission unit for multidrop serial bus
JPS60245342A (en) Ring communication bypass controlling system
JPH08138176A (en) Line change-over device of terminal equipment
JPS59100642A (en) Alarming circuit of signal interruption
JPS6249446A (en) Information processing system supervisory equipment
JPH09259008A (en) Alarm monitor system
JPH05276183A (en) Line protective device for loop type in-line system
JP2000242301A (en) Fail-safe system for decentralized control
JPH063919B2 (en) Load control system
JPH0332685B2 (en)