JPH04145397A - Clock device also available to information processing - Google Patents
Clock device also available to information processingInfo
- Publication number
- JPH04145397A JPH04145397A JP2269787A JP26978790A JPH04145397A JP H04145397 A JPH04145397 A JP H04145397A JP 2269787 A JP2269787 A JP 2269787A JP 26978790 A JP26978790 A JP 26978790A JP H04145397 A JPH04145397 A JP H04145397A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- microprocessor
- information processing
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 title claims description 21
- 238000007493 shaping process Methods 0.000 claims abstract description 10
- 230000003321 amplification Effects 0.000 claims description 8
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 8
- 230000010355 oscillation Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 claims 1
- 230000004397 blinking Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、情報処理兼用時計装置に関し、特に、情報処
理分野における操作者の識別認識手段およびデータの記
憶、保護に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an information processing and timepiece device, and more particularly to an operator identification recognition means and data storage and protection in the information processing field.
近年、コンピュータによりデータ処理が発達するにつれ
てデータの機密保護の必要性が高オー)できている。In recent years, with the development of data processing using computers, the need for data security protection has become increasingly important.
従って、コンピュータの設置場所への比入りや、コンピ
ュータの操作許可のための操作者の識別認識手段として
、いわゆるIDカードが使用されている。Therefore, a so-called ID card is used as an identification recognition means for an operator to enter the computer installation location and to obtain permission to operate the computer.
また、従来、商品購入の際は、釣銭の決算が大変である
。そのため商品購入の手段としてクレジットカードやプ
リペイドカード等の、いわゆる各種IDカードが使用さ
れている。Furthermore, conventionally, when purchasing a product, it is difficult to pay for change. Therefore, various so-called ID cards such as credit cards and prepaid cards are used as a means of purchasing products.
上述したように従来のIDカードでは、操作者はこのカ
ードを常時携帯しなければならない不便さがある。As mentioned above, conventional ID cards have the inconvenience of requiring the operator to carry the card at all times.
また、IDカードは容易に読取装置によってデータを読
み取ることができ、複製されるという欠点がある。Additionally, ID cards have the disadvantage that their data can be easily read by a reader and can be duplicated.
さらに、このIDカードの記憶容量は高々200バイト
であり、大容量のデータ記憶には使用できないという欠
点がある。Furthermore, this ID card has a storage capacity of at most 200 bytes, and has the disadvantage that it cannot be used to store large amounts of data.
本発明の目的は、上記の欠点を解決し、携帯が容易で、
操作者の識別認識手段を有し、高度な機密保護機能を行
うための大容量のデータ記憶が可能な記憶手段を有する
IDカードに代る情報処理兼用時計装置を提供すること
にある。The purpose of the present invention is to solve the above-mentioned drawbacks, to be easy to carry,
It is an object of the present invention to provide an information processing and timepiece device that can replace an ID card and has an operator identification recognition means and a storage means capable of storing a large amount of data for performing a high security function.
本発明の情報処理兼用時計装置は、情報処理データを入
力する端子と、端子からの入力データ波形を増幅および
整形する増幅整形回路と、増幅整形回路の出力データを
解読する制御部と、制御部で解読し5たデータを処理す
るマイクロプロセッサと、マイクロプロセッサの実行プ
ログラムおよび固定データを記憶する第一の配憶部と、
マイクロプロセッサが処理した可変データを記憶する第
二の記憶部と、マイクロプロセッサが処理した結果を符
号化する符号制御回路と、符号制御回路により符号化さ
れたデータを送出する駆動回路とを有している。The information processing and clock device of the present invention includes a terminal for inputting information processing data, an amplification and shaping circuit that amplifies and shapes the input data waveform from the terminal, a control section that decodes output data of the amplification and shaping circuit, and a control section. a microprocessor for processing the decoded data; a first storage unit for storing an execution program of the microprocessor and fixed data;
It has a second storage section that stores variable data processed by the microprocessor, a code control circuit that codes the result processed by the microprocessor, and a drive circuit that sends out the data coded by the code control circuit. ing.
また、マイクロプロセッサが処理した結果を符号化して
送出する入出力回路と、入出力回路から送出されたデー
タを表示データとして送出する計時制御回路と、計時制
御回路より送出された表示データを表示する駆動回路と
を有している。Additionally, there is an input/output circuit that encodes and sends out the results processed by the microprocessor, a timekeeping control circuit that sends the data sent out from the input/output circuit as display data, and a display device that displays the display data sent out from the timekeeping control circuit. It has a drive circuit.
さらに、時計装置の計時を制御する計時制御回路で温時
回路に使用される発振回路をマイクロプロセッサに対す
るクロック信号として使用している。Furthermore, an oscillation circuit used in a temperature timing circuit is used as a clock signal for a microprocessor in a time control circuit that controls time measurement in a timepiece device.
次に、本発明の実M例について図面を参照して説明する
。Next, an actual example of the present invention will be described with reference to the drawings.
第1図は本発明の第一の実施例の情報処理兼用時計装置
のブロック図、第3図は本発明の一実施例の情報処理兼
用時計装置と外部装置との接続状態を示す図、第4図は
本発明の一実施例の情報処理兼用時計装置の外観図であ
る。FIG. 1 is a block diagram of an information processing and timepiece device according to a first embodiment of the present invention, FIG. FIG. 4 is an external view of an information processing and timepiece device according to an embodiment of the present invention.
第1図において、本部−の実施例の情報処理兼用時計装
置は、端子(A)101.端子(B) 102、端子(
C)103.端子(D)104、発光ダイオード(A)
105、フォトトランジスタ(A>106、増幅整形回
路(AMP)107、符号制御回路(SIG[JNAL
C0NT)108、フ才l・トランジスタ(B)1
09、発光ダイオード(B)I 10、駆動回路1 (
DRVI)111、マイクロプロセッサ(MPU)13
0、メモリ(ROM)140、ランダムアクセスメモリ
141 (RAM)で構成されている。In FIG. 1, the information processing/clock device according to the embodiment of the headquarters has a terminal (A) 101. Terminal (B) 102, Terminal (
C) 103. Terminal (D) 104, light emitting diode (A)
105, phototransistor (A>106, amplification shaping circuit (AMP) 107, sign control circuit (SIG[JNAL
C0NT) 108, transistor (B) 1
09, Light emitting diode (B) I 10, Drive circuit 1 (
DRVI) 111, microprocessor (MPU) 13
0, memory (ROM) 140, and random access memory 141 (RAM).
第3図において、本実施例は、一実施例の情報処理兼用
時計装置にフォトカップラー式コネクタの送信側と受信
側の2個の端子、すなわち送信側端子201a、受信側
端子201bを有するケーブル端子201を示している
。In FIG. 3, this embodiment is a cable terminal having two terminals on the transmitting side and the receiving side of a photocoupler type connector, that is, a transmitting side terminal 201a and a receiving side terminal 201b, in the information processing and timepiece device of the embodiment. 201 is shown.
第4図において、本実施例は、フォトカップラー式コネ
クタの受信側端子穴(A)301、フォトカップラー式
コネクタの送信側端子穴(B)302、時計表示部30
3、データ表示部304を示している。In FIG. 4, in this embodiment, the receiving side terminal hole (A) 301 of the photocoupler type connector, the transmitting side terminal hole (B) 302 of the photocoupler type connector, and the clock display part 30 are shown.
3. A data display section 304 is shown.
ここで、受信側端子穴(A)301、送信側端子穴(B
)302には、例えば、第3図に示すようにケーブル端
子201の送信側端子201a、受信側端子201bが
挿入され結合される。この状態で外部装置との間のデー
タのやりとりを行うが、この通信の開始は、例えば、ケ
ーブル端子201の信号線に伝達される信号または時計
表面に設けられたスイッチ図示せず)により起動される
。Here, the receiving side terminal hole (A) 301, the transmitting side terminal hole (B)
) 302, for example, the transmitting side terminal 201a and the receiving side terminal 201b of the cable terminal 201 are inserted and coupled as shown in FIG. In this state, data is exchanged with an external device, and the start of this communication is activated, for example, by a signal transmitted to the signal line of the cable terminal 201 or by a switch (not shown) provided on the watch face. Ru.
次に、この情報処理兼用時計装置の回路の動作について
説明する。Next, the operation of the circuit of this information processing and timepiece device will be explained.
本実施例では、入出力端子として、端子(A)101、
端子(B)102、端子(C)103、端子(D)10
4内に発光ダイオード(A)105および発光ダイオー
ド(B)110とフォトトランジスタ(A)106およ
びフォトトランジスタ(B)109を使用した光結合回
路を用いることにより外部装置との間で光学的にデータ
授受を行う。In this embodiment, the input/output terminals include terminal (A) 101,
Terminal (B) 102, terminal (C) 103, terminal (D) 10
By using an optical coupling circuit in which a light emitting diode (A) 105, a light emitting diode (B) 110, a phototransistor (A) 106, and a phototransistor (B) 109 are used in 4, data can be optically exchanged with an external device. Give and receive.
この結果、電気的誤動作の発生の防止を図っている。す
なわち、端子(A)101、端子(B)102は、第3
図のケーブル端子201側にあり、このケーブル端子内
の発光ダイオード(A)105を点滅させる。尚、発光
ダイオード(A)105は、時計装置側にあってもよい
。As a result, electrical malfunctions are prevented from occurring. That is, the terminal (A) 101 and the terminal (B) 102 are
It is located on the cable terminal 201 side in the figure, and causes the light emitting diode (A) 105 inside this cable terminal to blink. Note that the light emitting diode (A) 105 may be provided on the timepiece device side.
発光ダイオード(A)105からの点滅信号はフォトト
ランジスタ(A)106で受けて電気信号に変換される
。A blinking signal from the light emitting diode (A) 105 is received by a phototransistor (A) 106 and converted into an electrical signal.
変換された電気信号は、増幅整形回路107により波形
の増幅整形が行われ、符号制御回路108に入力され、
データ符号の解読が行われる。The converted electrical signal undergoes waveform amplification and shaping by the amplification and shaping circuit 107, and is input to the code control circuit 108.
The data code is decoded.
次に、これが終了次第、割込み信号(INT)121が
発生し、マイクロプロセッサ130にプログラム割込み
を起す。Then, upon completion of this, an interrupt signal (INT) 121 is generated causing a program interrupt to the microprocessor 130.
この結果、解読データが、データバスI (DATA)
120経由でマイクロプロセッサ130にひきとられる
。そして、このデータを処理するプログラムおよび固定
データはメモリ140に記憶されており、データバス■
132を介してマイクロプロセッサ130に送出され、
その処理結果の可変データはデータバスII (ADD
R)131を介してランダムアクセスメモリ141に記
憶される。そして、これらの制御はコントロール信号線
(CONT)133により行われる。As a result, the decoded data is transferred to the data bus I (DATA).
120 to the microprocessor 130. The program and fixed data for processing this data are stored in the memory 140, and the data bus ■
132 to the microprocessor 130;
The variable data resulting from the processing is transferred to the data bus II (ADD
R) 131 to the random access memory 141. These controls are performed by a control signal line (CONT) 133.
次に、この計時装置から外部装置へのデータ出力につい
て説明する。Next, data output from this timekeeping device to an external device will be explained.
マイクロプロセッサ130でデータバスII[132を
介してメモリ140またはランダムアクセスメモリ14
1から読み取ったデータ、もしくは、それらを演算処理
した結果は、符号制御回路1゜8へ入力されて符号化さ
れる。符号化されたデータは駆動回路1111によって
発光ダイオード(B)110の点滅信号に変換され、フ
ォトトランジスタ(B)109へ照射される。そして、
再度電気信号に変換され、端子(C)103.端子(D
)104を介して接続されている外部装置に送出される
。Microprocessor 130 connects memory 140 or random access memory 14 via data bus II [132]
The data read from 1.1 or the results of arithmetic processing thereof are input to the code control circuit 1.8 and encoded. The encoded data is converted into a blinking signal for the light emitting diode (B) 110 by the drive circuit 1111, and is irradiated to the phototransistor (B) 109. and,
It is converted into an electric signal again and sent to terminal (C) 103. Terminal (D
) 104 to the connected external device.
ここで、第3図、第4図に示す光結合は、第1図の端子
(A)101.端子(B)102内の発光ダイオード(
A)105が第3図のフォトカップラー式コネクタの送
信側端子201aで、第1図のフォトトランジスタ(A
)106が第4図のフォトカップラー式コネクタの送信
側端子穴(A)301となっており、また、端子(C)
103、端子(D)104内の発光ダイオード(B)1
10が第3図のフォトカップラー式コネクタの受信側端
子201bで、第1図のフォトトランジスタ(B)10
9が第4図のフォトカップラー式コネクタの受信側端子
穴(A)302となっていて、これにより光結合回路を
形成している。Here, the optical coupling shown in FIGS. 3 and 4 corresponds to the terminal (A) 101. in FIG. The light emitting diode (
A) 105 is the transmitting side terminal 201a of the photocoupler connector shown in Figure 3, and the phototransistor (A
) 106 is the transmitting side terminal hole (A) 301 of the photocoupler type connector in Fig. 4, and the terminal (C)
103, light emitting diode (B) 1 in terminal (D) 104
10 is the receiving side terminal 201b of the photocoupler type connector shown in FIG. 3, and the phototransistor (B) 10 shown in FIG.
Reference numeral 9 designates the receiving side terminal hole (A) 302 of the photocoupler type connector shown in FIG. 4, thereby forming an optical coupling circuit.
次に、第二の実施例について説明する。Next, a second embodiment will be described.
第2図は本発明の第二の実施例の情報処理兼用時計装置
のブロック図である。FIG. 2 is a block diagram of an information processing and timepiece device according to a second embodiment of the present invention.
第2図において、本実施例の情報処理兼用時計装置は、
端子(A)101.端子(B)102、端子(C)10
1、端子(D)104、発光ダイオード(A)105、
フォトトランジスタ(A)106、増幅整形回路(AM
P)107、符号制御回路(SIGUNAL C0N
T)108、フォトトランジスタ(B)109、発光ダ
イオード(B)110.駆動回路I (DRVI )
111、マイクロプロセッサ(MPU)130、メモリ
(ROM>140、ランダムアクセスメモリ(RAM>
141、入出力制御回路(Ilo C0NT)142
、発振回路(O3C)150、計時制御回路(WATC
HC0NT)160.駆動回路II (DRVII)1
61.表示回路DISPLAY)162、アラームブザ
ー163で構成されている。In FIG. 2, the information processing and clock device of this embodiment is as follows:
Terminal (A) 101. Terminal (B) 102, terminal (C) 10
1, terminal (D) 104, light emitting diode (A) 105,
Phototransistor (A) 106, amplification shaping circuit (AM
P) 107, Sign control circuit (SIGUNAL C0N
T) 108, phototransistor (B) 109, light emitting diode (B) 110. Drive circuit I (DRVI)
111, microprocessor (MPU) 130, memory (ROM>140, random access memory (RAM>
141, input/output control circuit (Ilo C0NT) 142
, oscillation circuit (O3C) 150, time control circuit (WATC)
HC0NT)160. Drive circuit II (DRVII) 1
61. It consists of a display circuit (DISPLAY) 162 and an alarm buzzer 163.
上記の第一の実施例で説明したように外部より入力され
たデータは、マイクロプロセッサ130により処理され
る。このように、ここまでの処理される過程は、第一の
実施例と同様である。As explained in the first embodiment above, data input from the outside is processed by the microprocessor 130. In this way, the processing up to this point is the same as in the first embodiment.
そして、マイクロプロセッサ130によりデータバス■
]32を介してメモリ]40、もしくは、ランダムアク
セスメモリ141から読み取られたデータ、もしくは、
それらを演算処理した結果は、再度データバス■132
を介して入出力制御回路142にセットされた」=で、
データバス■153[介して時計本来の計時制御も行う
計時制御回路160に送出される。計時制御回路]60
で処理されたデータは、データバスV i 64を介し
て駆動回路[16]に送出され、駆動回路■16Jで駆
動されてデータバス■】65を介してその内容は表示回
路162に出力される。また、表示しない時刻的情報は
駆動回路■161を経て、データバスVi165を介し
てアラームブザー163で出力される。The microprocessor 130 then uses the data bus ■
] 32 via memory] 40, or data read from random access memory 141, or
The results of arithmetic processing are sent back to the data bus ■132.
is set in the input/output control circuit 142 via the
The signal is sent via the data bus 153 to the timekeeping control circuit 160 which also performs timekeeping control of the watch itself. Timing control circuit] 60
The processed data is sent to the drive circuit [16] via the data bus V i 64, driven by the drive circuit 16J, and its contents are output to the display circuit 162 via the data bus 65. . Further, time information that is not displayed is outputted by the alarm buzzer 163 via the drive circuit 161 and the data bus Vi 165.
そして、この結果、第3図に示すようなデータがデータ
表示部304に表示される。As a result, data as shown in FIG. 3 is displayed on the data display section 304.
この11!1能は、例えば、接続装置からの指令により
データ表示を行う場合、すなわち、具体的に言えば、入
出金業務等において、商品購入時に各種IDカードの代
りにこの計時装置を利用することで操作者本人の識別を
行う。This 11!1 function can be used, for example, when displaying data in response to commands from a connected device; specifically, in deposit and withdrawal operations, this timekeeping device can be used instead of various ID cards when purchasing products. This allows the operator to be identified.
また、例えば、接続装置がらの指令によりデータ表示を
行う場合、すなわち、具体的に言えば、商品購入におけ
る釣銭業務等で、前もって入金された金額、例えば、千
円等を記憶I7、小額の金額の桁において、差引・加算
することで消費税に伴う単数単位の決算を行いレジスタ
ー業務の簡素化を行う。For example, when displaying data according to a command from the connected device, specifically, when changing money for purchasing a product, the amount deposited in advance, such as 1,000 yen, can be stored. By subtracting and adding in the digits, single-unit settlement of accounts associated with consumption tax is performed, simplifying register operations.
尚、発振回路]50は、計時制御回路160での温時回
路に使用されるものを信号線I 151、信号線■15
2を介してマイクロプロセッサ]30に対するクロック
信号として利用l−た場合の実施例を示したものである
。Note that the oscillation circuit] 50 is a signal line I 151, a signal line
2 shows an embodiment in which the clock signal is used as a clock signal to the microprocessor 30 via the microprocessor 2.
以上説明したように本発明によれば、携帯用時計にデー
タ処理機能、データ表示機能および符号化機能を持たせ
ることによって、高度なデータ保護と、データ処理が容
易に行え、操作者の識別認識用カード、クレジットカー
ド、プリペイドカード等の各種IDカードに代る携帯容
易な計時装置を得ることができるという効果がある2As explained above, according to the present invention, by providing a portable watch with data processing functions, data display functions, and encoding functions, advanced data protection and data processing can be easily performed, and operator identification recognition can be achieved. This has the effect of providing an easily portable timekeeping device that can replace various ID cards such as business cards, credit cards, and prepaid cards.
第1図は本発明の第一の実施例の情報処理兼用時計装置
のブロック図、第2図は本発明の第二の実施例の情報処
理兼用時計装置のブロック図、第3図は本発明の一実施
例の情報処理兼用時計装置と外部装置との接続状態を示
す図 第4図は本発明の一実施例の情報処理兼用時計装
置の外観図である。
】01・・・端子(A>、102・・・端子(B)51
03・・・端子(C)、104・・・端子(D>、10
5、・・発光ダイオード(A>、106・・・フォト1
−ランジスタ(A)、107・・・増幅整形回路(AM
P)、108・・・符号制御回路(SIGUNAL
C0NT>、109・・フォ1−トランジスタ(B)、
110・・・発光ダイオード(B)、111・・・駆動
回路I (DRVI)−120・・・データバスI (
DATA)、12]・・・割込み信号(I NT) 、
130−=マイクロ70(=ッf (MPIJ>、i3
1・・・データバスII (ADDR)、132・・・
データバス■、133・・・コントロール信号線(CO
N−T)、、140・・・メモリ(R,OM)、]41
・・・ランダムアクセスメモリ(RAM)、142 =
−人出力制御回路(Ilo C0NT)、150・・
・発振回路(O3C)、151・・・信号線I、152
・・・信号線■、153・・・データバス■、160・
・・計時制御回路(WATCHC0NT)、]6]、・
・・駆動回路II (DRVII)、162・・・表示
回路(D I 5PLAY)+ 163・・・アラーム
ブザー、164・・・データバスV、165・・・デー
タバス■、201・・・ケーブル端子、201a・・・
送信側端子、201b・・・受信側端子、301・・・
受信側端子穴(A)、302−・・送信側端子穴(B)
、303・・・時計表示部、304・・・データ表示部
。FIG. 1 is a block diagram of an information processing and timepiece device according to a first embodiment of the present invention, FIG. 2 is a block diagram of an information processing and timepiece device according to a second embodiment of the present invention, and FIG. 3 is a block diagram of an information processing and timepiece device according to a second embodiment of the present invention. FIG. 4 is an external view of the information processing and timepiece device according to an embodiment of the present invention. ]01...Terminal (A>, 102...Terminal (B) 51
03...Terminal (C), 104...Terminal (D>, 10
5,... Light emitting diode (A>, 106... Photo 1
- transistor (A), 107...amplifier shaping circuit (AM
P), 108...Sign control circuit (SIGUNAL
C0NT>, 109...For1-transistor (B),
110...Light emitting diode (B), 111...Drive circuit I (DRVI)-120...Data bus I (
DATA), 12]...Interrupt signal (INT),
130-=Micro 70(=ff (MPIJ>, i3
1...Data bus II (ADDR), 132...
Data bus■, 133...Control signal line (CO
N-T), 140...Memory (R, OM), ]41
...Random access memory (RAM), 142 =
-Human output control circuit (Ilo C0NT), 150...
・Oscillation circuit (O3C), 151...Signal line I, 152
...Signal line ■, 153...Data bus ■, 160・
・・Time control circuit (WATCHC0NT), ]6],・
...Drive circuit II (DRVII), 162...Display circuit (DI 5PLAY) + 163...Alarm buzzer, 164...Data bus V, 165...Data bus ■, 201...Cable terminal , 201a...
Transmitting side terminal, 201b...Receiving side terminal, 301...
Receiving side terminal hole (A), 302-... Transmitting side terminal hole (B)
, 303... Clock display section, 304... Data display section.
Claims (1)
入力データ波形を増幅および整形する増幅整形回路と、
前記増幅整形回路の出力データを解読する制御部と、前
記制御部で解読したデータを処理するマイクロプロセッ
サと、前記マイクロプロセッサの実行プログラムおよび
固定データを記憶する第一の記憶部と、前記マイクロプ
ロセッサが処理した可変データを記憶する第二の記憶部
と、前記マイクロプロセッサが処理した結果を符号化す
る符号制御回路と、前記符号制御回路により符号化され
たデータを送出する駆動回路とを有することを特徴とす
る情報処理兼用時計装置。 2、請求項1記載の情報処理兼用時計装置において、 前記マイクロプロセッサが処理した結果を符号化して送
出する入出力回路と、前記入出力回路から送出されたデ
ータを表示データとして送出する計時制御回路と、前記
計時制御回路より送出された表示データを表示する駆動
回路とを有することを特徴とする情報処理兼用時計装置
。 3、請求項2記載の情報処理兼用時計装置において、 時計装置の計時を制御する計時制御回路で測時回路に使
用される発振回路を前記マイクロプロセッサに対するク
ロック信号として使用することを特徴とする情報処理兼
用時計装置。[Claims] 1. A terminal for inputting information processing data, and an amplification and shaping circuit that amplifies and shapes the input data waveform from the terminal;
a control unit that decodes output data of the amplification and shaping circuit; a microprocessor that processes the data decoded by the control unit; a first storage unit that stores an execution program and fixed data of the microprocessor; a second storage unit that stores variable data processed by the microprocessor; a code control circuit that codes the results processed by the microprocessor; and a drive circuit that sends out the data coded by the code control circuit. An information processing and clock device characterized by: 2. The information processing and timepiece device according to claim 1, further comprising: an input/output circuit that encodes and transmits the results processed by the microprocessor; and a timekeeping control circuit that transmits the data transmitted from the input/output circuit as display data. and a drive circuit that displays display data sent from the timekeeping control circuit. 3. The information processing and timepiece device according to claim 2, wherein an oscillation circuit used in the timekeeping circuit in a timekeeping control circuit that controls timekeeping of the timepiece device is used as a clock signal for the microprocessor. Processing and clock device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2269787A JPH04145397A (en) | 1990-10-08 | 1990-10-08 | Clock device also available to information processing |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2269787A JPH04145397A (en) | 1990-10-08 | 1990-10-08 | Clock device also available to information processing |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04145397A true JPH04145397A (en) | 1992-05-19 |
Family
ID=17477156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2269787A Pending JPH04145397A (en) | 1990-10-08 | 1990-10-08 | Clock device also available to information processing |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04145397A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005521332A (en) * | 2002-03-19 | 2005-07-14 | マスターカード インターナシヨナル インコーポレーテツド | Method and system for performing transactions using proximity devices |
-
1990
- 1990-10-08 JP JP2269787A patent/JPH04145397A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005521332A (en) * | 2002-03-19 | 2005-07-14 | マスターカード インターナシヨナル インコーポレーテツド | Method and system for performing transactions using proximity devices |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8235288B2 (en) | Method for use in association with identification token and apparatus including identification token | |
US8730012B2 (en) | Enabling identification token for a timed period | |
US4454414A (en) | Funds transfer system using optically coupled, portable modules | |
CA1191271A (en) | Adaptable value-token | |
US4800543A (en) | Timepiece communication system | |
TW286379B (en) | ||
US20140012414A1 (en) | System and method of telemetry applied to vending machines | |
WO2003079249A3 (en) | A tax refund system | |
CN101517592A (en) | Mobile payment device with magnetic stripe | |
EP0112814A1 (en) | Funds transfer system using optically coupled, portable modules | |
CN107924521A (en) | For updating system, the method and apparatus of existing dynamic transaction card | |
US6283367B1 (en) | IC card reader with synthesized voice output | |
US20090166407A1 (en) | Methods and apparatus for use in association with security parameter | |
US6345762B1 (en) | Automatic vending machine | |
CN201562308U (en) | Sports lottery self-service betting device | |
KR20010044524A (en) | Credit card settlement method of using handphone | |
KR20190033899A (en) | Multi card and payment method using it | |
JPH04145397A (en) | Clock device also available to information processing | |
JPH01229390A (en) | Information storing/displaying card | |
US20080055107A1 (en) | Alarm device comprising an electronic funds transfer at point of sale terminal and use thereof | |
KR20010063383A (en) | A portable telecommunication complex terminal | |
KR200254135Y1 (en) | Mobile pos terminal | |
JPS62135793A (en) | Timepiece with information recognizer | |
KR20030088613A (en) | Method and System for Shopping by Using Mobile Terminal | |
JPH02138687A (en) | Card type automatic vending machine |