JPH04142191A - Time base correcting device - Google Patents

Time base correcting device

Info

Publication number
JPH04142191A
JPH04142191A JP2265656A JP26565690A JPH04142191A JP H04142191 A JPH04142191 A JP H04142191A JP 2265656 A JP2265656 A JP 2265656A JP 26565690 A JP26565690 A JP 26565690A JP H04142191 A JPH04142191 A JP H04142191A
Authority
JP
Japan
Prior art keywords
signal
circuit
time axis
tci
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2265656A
Other languages
Japanese (ja)
Inventor
Tokuji Kuroda
篤司 黒田
Takeshi Otsuka
健 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2265656A priority Critical patent/JPH04142191A/en
Publication of JPH04142191A publication Critical patent/JPH04142191A/en
Pending legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)

Abstract

PURPOSE:To accurately correct a time base to obtain a signal where a time base error is almost all eliminated by obtaining the time base error in the boundary part of a TCI signal by operation. CONSTITUTION:If a reproduced video signal is the TCI signal where plural kinds of signal out of plural color signals and luminance signals have time bases compressed and are multiplexed, a synchronizing signal separating circuit 2 separates a horizontal synchronizing signal or a burst signal from the reproduced TCI signal, and a time base error detection circuit 3 detects the time length of one horizontal scanning period to detect the time base error. A TCI signal boundary part time base error operating circuit 5 uses the output of the circuit 3 to obtain the time base error in the boundary part of the TCI signal. After the phase of a luminance signal read clock 16 is corrected to correct the time base error in the start part of the luminance signal, read from a memory 12 is started. Thus, the time base correction is accurately performed, and the time base error is almost all eliminated even in the case of the TCI signal.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、再生映像信号に含まれる時間軸変動を除去す
る時間軸補正装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a time axis correction device for removing time axis fluctuations included in a reproduced video signal.

従来の技術 従来の一般的な時間軸補正装置について、第6図を参照
しながら説明する。VTR等の再生映像信号の時間軸変
動を除去するために、同期信号分離回路21は再生映像
信号2oから水平同期信号。
2. Description of the Related Art A conventional general time axis correction device will be described with reference to FIG. In order to remove time axis fluctuations in the reproduced video signal of a VTR or the like, the synchronization signal separation circuit 21 extracts a horizontal synchronization signal from the reproduced video signal 2o.

バースト信号等の基準信号を抜き出し、AFc回路(自
動周波数制御回路)、APC回路(自動位相制御回路)
等から構成される書込クロック発生回路23は、再生映
像信号20の水平同期信号あるいはバースト信号に位相
同期した書き込みクロック信号30を発生する。そして
、書き込みクロック信号30によって再生映像信号20
をA/D変換回路27においてA/D変換し、書き込み
クロック信号30をクロックとしてメモリ28に書き込
む。書き込みクロック信号30は、再生信号の水平同期
信号あるいはバースト信号に位相同期しているため、再
生映像信号20に含まれる時間軸変動はメモリ28に書
き込まれた時点で除去される。しかしながら、時間軸誤
差は再生信号から分離した水平同期信号あるいはバース
ト信号を用いて検出されるので、−水平走査期間毎にし
か時間軸誤差の検出が行えないため、−水平走査期間内
における時間軸変動は残ることになる。特に、テープと
ヘッドが接触するときに生じる大きな時間軸変動が除去
されないで残ってしまう。
Extracts reference signals such as burst signals, AFc circuit (automatic frequency control circuit), APC circuit (automatic phase control circuit)
The write clock generation circuit 23, which is composed of the following components, generates a write clock signal 30 whose phase is synchronized with the horizontal synchronization signal or burst signal of the reproduced video signal 20. Then, the playback video signal 20 is generated by the write clock signal 30.
is A/D converted by the A/D conversion circuit 27 and written into the memory 28 using the write clock signal 30 as a clock. Since the write clock signal 30 is phase-synchronized with the horizontal synchronization signal or burst signal of the reproduced signal, time axis fluctuations included in the reproduced video signal 20 are removed at the time it is written to the memory 28. However, since the time axis error is detected using the horizontal synchronization signal or burst signal separated from the playback signal, - the time axis error can only be detected for each horizontal scanning period; - the time axis within the horizontal scanning period; Changes will remain. In particular, large time axis fluctuations that occur when the tape and head come into contact remain unremoved.

そこで、次に示す手順によって一水平走査期間内におけ
る時間軸変動が除去される。
Therefore, the time axis fluctuation within one horizontal scanning period is removed by the following procedure.

すなわち、基準クロック発生回路25は、外部入力同期
信号24に同期した基準クロックを発生し、時間軸誤差
検出回路22は、同期信号分離回路21の出力から一水
平走査期間長を検出することによって時間軸誤差を検出
し、位相変調回路26は、−水平走査期間内での時間軸
誤差を補正するために基準クロック発生回路25の出力
を位相変調し、読み出しクロック31を得る。映像信号
は、読み出しクロック31をクロックとしてメモリ28
から読み出され、D/A変換回路28でD/A変換され
る。映像信号は、−水平走査期間内での時間軸誤差を補
正するように変調された読み出しクロック31でD/A
変換されるため、D/A変換された映像信号は、−水平
走査期間内での時間軸誤差も除去されたものとなる。
That is, the reference clock generation circuit 25 generates a reference clock synchronized with the external input synchronization signal 24, and the time axis error detection circuit 22 detects the length of one horizontal scanning period from the output of the synchronization signal separation circuit 21 to determine the time. After detecting the axis error, the phase modulation circuit 26 phase-modulates the output of the reference clock generation circuit 25 to correct the time axis error within the -horizontal scanning period to obtain the read clock 31. The video signal is sent to the memory 28 using the read clock 31 as a clock.
The data is read out from the data source and subjected to D/A conversion by the D/A conversion circuit 28. The video signal is processed by the D/A with the readout clock 31 modulated to correct the time axis error within the horizontal scanning period.
Since the D/A converted video signal is converted, the time axis error within the -horizontal scanning period is also removed.

発明が解決しようとする課題 しかしながら上記従来例では、再生映像信号が複数の色
信号と輝度信号のうち複数種類の信号が時間軸圧縮多重
された信号(TCI信号)である場合、従来の方法をそ
のまま適応しようとしても、従来の方法では時間軸誤差
はT(l信号の一水平走査期間の長さを検出して求める
ため、求められた時間軸誤差は、多重された色信号また
は輝度信号それぞれの時間軸誤差ではない。このため、
従来の方法では、TCI信号の時間軸補正を行うことは
不可能であった。
Problems to be Solved by the Invention However, in the above conventional example, when the reproduced video signal is a signal (TCI signal) in which multiple types of signals among multiple color signals and luminance signals are time-base compression multiplexed, the conventional method cannot be used. Even if you try to adapt it as it is, in the conventional method, the time axis error is determined by detecting the length of one horizontal scanning period of the T(l signal, so the determined time axis error is calculated by detecting the length of one horizontal scanning period of the T(l signal). It is not the time axis error of .For this reason,
With conventional methods, it has been impossible to perform time axis correction of the TCI signal.

本発明は、再生映像信号がTCI信号の場合でも、時間
軸誤差を正確に補正する時間軸補正装置の提供を目的と
する。
An object of the present invention is to provide a time axis correction device that accurately corrects time axis errors even when a reproduced video signal is a TCI signal.

課題を解決するための手段 上記目的を達成するために本発明の時間軸補正装置は、
時間軸変動を含む複数の色信号と輝度信号のうちの複数
種類の信号が時間軸圧縮多重されたTCI信号から同期
信号を分離する同期信号離回路と、前記同期信号分離回
路の出力から前記TCI信号の1水平走査期間の時間長
を検出し、時間軸誤差を検出する時間軸誤差検出回路と
、前記時間軸誤差検出回路の出力から前記TCI信号の
境界部分の時間軸誤差を演算するTCI信号境界部分時
間軸誤差演算回路と、前記同期信号分離回路の出力から
メモリ書き込みクロックを作る書込クロック発生回路と
、外部から入力される同期信号から前記TCI信号のう
ち第1の信号を処理する基準クロックを発生する第1の
クロック発生回路と、前記第1のクロック発生回路の出
力あるいは外部から入力される同期信号から前記TCI
信号のうち第2の信号を処理する基準クロックを発生す
る第2のクロック発生回路と、前記時間軸誤差検出回路
の出力と前記TCI信号境界部分時間軸誤差演算回路の
出力によって前記第1のクロック発生回路の出力を位相
変調する第1のクロック位相変調回路と、前記時間軸誤
差検出回路の出力と前記TCI信号境界部分時間軸誤差
演算回路の出力によって前記第2のクロック発生回路の
出力を位相変調する第2のクロック位相変調回路と、前
記書込クロック発生回路の出力をクロックとして前記T
CI信号をA/D変換するA/D変換回路と、前記A/
D変換回路の出力を記憶するメモリと、前記第1のクロ
ック位相変調回路の出力をクロックとして前記メモリか
ら前記第1の信号を読み出した後、D/A変換する第1
のD/A変換回路と、前記第2のクロック位相変調回路
の出力をクロックとして前記メモリから前記第2の信号
を読み出した後、D/A変換する第2のD/A変換回路
とによって構成される。
Means for Solving the Problems In order to achieve the above object, the time axis correction device of the present invention comprises:
a synchronization signal separation circuit that separates a synchronization signal from a TCI signal in which a plurality of types of signals of a plurality of color signals and luminance signals including time axis fluctuations are time-axis compression multiplexed; a time axis error detection circuit that detects the time length of one horizontal scanning period of a signal and detects a time axis error; and a TCI signal that calculates a time axis error of a boundary portion of the TCI signal from the output of the time axis error detection circuit. a boundary portion time axis error calculation circuit; a write clock generation circuit that generates a memory write clock from the output of the synchronization signal separation circuit; and a standard for processing the first signal of the TCI signals from a synchronization signal input from an external source. A first clock generation circuit that generates a clock, and a synchronization signal input from the output of the first clock generation circuit or externally input to the TCI.
A second clock generation circuit generates a reference clock for processing a second signal among the signals, and the first clock is generated by the output of the time axis error detection circuit and the output of the TCI signal boundary portion time axis error calculation circuit. A first clock phase modulation circuit phase modulates the output of the generation circuit, and the output of the second clock generation circuit is phase-modulated by the output of the time axis error detection circuit and the output of the TCI signal boundary portion time axis error calculation circuit. A second clock phase modulation circuit that modulates the clock and the output of the write clock generation circuit as a clock.
an A/D conversion circuit that A/D converts a CI signal;
a memory that stores the output of the D conversion circuit; and a first memory that performs D/A conversion after reading the first signal from the memory using the output of the first clock phase modulation circuit as a clock.
a D/A conversion circuit, and a second D/A conversion circuit that reads the second signal from the memory using the output of the second clock phase modulation circuit as a clock and then performs D/A conversion. be done.

そして、TCI信号境界部分時間軸誤差演算回路は、時
間軸誤差検出回路の出力を利用して、TCI信号の境界
部分の時間軸誤差を、直線近似または、多項式近似によ
って求める。
Then, the TCI signal boundary portion time axis error calculation circuit uses the output of the time axis error detection circuit to obtain the time axis error of the boundary portion of the TCI signal by linear approximation or polynomial approximation.

作用 上記の構成により、再生映像信号がTCI信号である場
合においても、TCI信号の境界部分の時間軸誤差を演
算によって求めることにより、TCI信号の各信号につ
いての時間軸誤差の正確な検出が可能となり、時間軸補
正が正確に行えるようになった。このため、TCI信号
の場合でも時間軸誤差をほとんど除去することが可能と
なった。
Effect With the above configuration, even when the reproduced video signal is a TCI signal, by calculating the time axis error at the boundary portion of the TCI signal, it is possible to accurately detect the time axis error for each signal of the TCI signal. As a result, time axis correction can now be performed accurately. Therefore, it has become possible to almost eliminate time axis errors even in the case of TCI signals.

実施例 以下、本発明の時間軸補正装置の実施例について説明す
る。第1図は、再生TCI信号が第2図(A)または第
2図(B)に示すような、色信号(第2の信号)と輝度
信号(第1の信号)が時間軸圧縮多重されたTCI信号
である場合の実施例を示したブロック図である。以下、
再生TCI信号が第2図(B)に示すような、前半部に
輝度信号(第1の信号)が後半部に色信号(第2の信号
)が多重されたTCI信号である場合について説明する
Embodiments Hereinafter, embodiments of the time axis correction device of the present invention will be described. Figure 1 shows that the reproduced TCI signal is time-base compression multiplexed with a color signal (second signal) and a luminance signal (first signal) as shown in Figure 2 (A) or Figure 2 (B). FIG. 2 is a block diagram showing an example in which the signal is a TCI signal. below,
A case will be explained in which the reproduced TCI signal is a TCI signal in which a luminance signal (first signal) is multiplexed in the first half and a color signal (second signal) is multiplexed in the second half, as shown in FIG. 2(B). .

同期信号分離回路2は、再生TCI信号1から水平同期
信号あるいはバースト信号等を分離する。
The synchronization signal separation circuit 2 separates a horizontal synchronization signal, a burst signal, etc. from the reproduced TCI signal 1.

時間軸誤差検出回路3は、同期信号分離回路2の出力を
利用して、−水平走査期間の時間長を検出することによ
って時間軸誤差を検出する。書込クロック発生回路4は
、AFC回路(自動周波数制御回路)、APC回路(自
動位相制御回路)等から構成され、再生映像信号の水平
同期信号あるいはバースト信号に位相同期した書き込み
クロック15を発生する。TCI信号境界部分時間軸誤
差演算回路5は、時間軸誤差検出回路3の出力を利用し
て、直線近似あるいは、多項式近似によってTCI信号
の境界部分における時間軸誤差を求める。輝度信号処理
クロック発生回路(第1のクロック発生回路)7は、外
部入力同期信号6に同期した輝度信号処理用基準クロッ
クを発生し、色信号処理クロック発生回路(第2のクロ
ック発生回路)8は、輝度信号処理クロック発生回路7
の出力を分周し、色信号処理用基準クロックを発生する
。輝度信号処理クロック位相変調回路(第1のクロック
位相変調回路)9は、輝度信号処理クロック発生回路7
の出力を、時間軸誤差検出回路3の出力とTCI信号境
界部分時間軸誤差演算回路5の出力に応じて変調し、輝
度信号読み出しクロック16を発生する。すなわち、あ
らかじめTC!信号境界部分時間軸誤差演算回路5によ
って求められた輝度信号の開始部分の時間軸誤差を補正
するように輝度信号読み出しクロック16の位相を補正
してから、メモリ12からの読み出しを開始する。そし
て、輝度信号読み出しクロック16の位相を徐々にシフ
トしながらメモリ12から輝度信号を読み出し、時間軸
誤差検出回路3によって求められたー水平走査期間での
時間軸誤差を補正するまで輝度信号読み出しクロック1
6の位相を変調する。この様子を第5図に示す。輝度信
号読み出しクロック16の位相変調は、位相変化を直線
とみなし直線近似によって位相変調を行うか、もしくは
、位相変化曲線を多項式近似によって求め、変調する。
The time axis error detection circuit 3 detects a time axis error by detecting the time length of the -horizontal scanning period using the output of the synchronization signal separation circuit 2. The write clock generation circuit 4 is composed of an AFC circuit (automatic frequency control circuit), an APC circuit (automatic phase control circuit), etc., and generates a write clock 15 that is phase-synchronized with the horizontal synchronization signal or burst signal of the reproduced video signal. . The TCI signal boundary portion time axis error calculation circuit 5 uses the output of the time axis error detection circuit 3 to obtain a time axis error at the boundary portion of the TCI signal by linear approximation or polynomial approximation. A luminance signal processing clock generation circuit (first clock generation circuit) 7 generates a reference clock for luminance signal processing synchronized with an external input synchronization signal 6, and a chrominance signal processing clock generation circuit (second clock generation circuit) 8. is the luminance signal processing clock generation circuit 7
The frequency of the output is divided to generate a reference clock for color signal processing. The luminance signal processing clock phase modulation circuit (first clock phase modulation circuit) 9 includes the luminance signal processing clock generation circuit 7
is modulated according to the output of the time axis error detection circuit 3 and the output of the TCI signal boundary portion time axis error calculation circuit 5 to generate a luminance signal read clock 16. In other words, TC in advance! After the phase of the luminance signal readout clock 16 is corrected so as to correct the time axis error of the start portion of the luminance signal determined by the signal boundary portion time axis error calculation circuit 5, reading from the memory 12 is started. Then, the luminance signal is read out from the memory 12 while gradually shifting the phase of the luminance signal readout clock 16, and the luminance signal readout clock is read out from the memory 12 until the time axis error in the horizontal scanning period determined by the time axis error detection circuit 3 is corrected. 1
Modulate the phase of 6. This situation is shown in FIG. The phase modulation of the luminance signal readout clock 16 is performed either by regarding the phase change as a straight line and performing phase modulation by linear approximation, or by obtaining a phase change curve by polynomial approximation and modulating it.

色信号処理クロック位相変調回路(第2のクロック位相
変調回路)10は、色信号処理クロック発生回路8の出
力を、時間軸誤差検出回路3の出力とTCI信号境界部
分時間軸誤差演算回路5の出力に応じて変調し、色信号
読み出しクロック17を発生する。すなわち、色信号読
み出しクロック17の位相は、メモリ読み出し開始時に
は無変調であり、色信号読み出しクロック17の位相を
徐々にシフトしながらメモリ12から色信号を読み出し
、TCI信号境界部分時間軸誤差演算回路5によって求
められた色信号の終了部分における時間軸誤差を補正す
るまで色信号読み出しクロック17の変調を行う。この
様子を第4図に示す。色信号読み出しクロック17の位
相変調は、位相変化を直線とみなし、直線近似によって
位相変調を行うか、もしくは、位相変化曲線を多項式近
似によって求め変調する。
A color signal processing clock phase modulation circuit (second clock phase modulation circuit) 10 converts the output of the color signal processing clock generation circuit 8 into the output of the time axis error detection circuit 3 and the TCI signal boundary portion time axis error calculation circuit 5. It modulates according to the output and generates a color signal readout clock 17. That is, the phase of the color signal readout clock 17 is not modulated at the start of memory readout, and the color signal is read out from the memory 12 while gradually shifting the phase of the color signal readout clock 17, and the TCI signal boundary portion time axis error calculation circuit The color signal readout clock 17 is modulated until the time axis error in the end portion of the color signal determined by step 5 is corrected. This situation is shown in FIG. The phase modulation of the color signal readout clock 17 is carried out either by regarding the phase change as a straight line and performing phase modulation by linear approximation, or by finding and modulating a phase change curve by polynomial approximation.

A/D変換回路11は、書込クロック発生回路4で発生
した書き込みクロック15で再生TCI信号1をA/D
変換し、A/D変換されたTCI信号は、メモリ12に
書き込まれる。そして、輝度信号は、輝度信号読み出し
クロック16でメモリ12から読み出され、輝度信号D
/A変換回路13によってD/A変換される。D/A変
換された輝度信号18は、−水平走査期間内において、
開始位相終了位相ともに正しく補正され、時間軸誤差が
除去されたものとなる。色信号は、色信号読み出しクロ
ック17でメモリ12から読み出され、色信号D/A変
換回路14によってD/A変換される。D/A変換され
た色信号19は、−水平走査期間内において、開始位相
、終了位相ともに正しく補正され、時間軸誤差が除去さ
れたものとなる。なお、TCI信号が第2図(A)に示
すような前半部分に色信号(第1の信号)が後半部分に
輝度信号(第2の信号)が多重されたTCI信号の場合
でも同様にして時間軸誤差を除去できることはいうまで
もない。この場合は、色信号と輝度信号の読み出しクロ
・ツクの補正方法が逆になるだけである。
The A/D conversion circuit 11 converts the reproduced TCI signal 1 into an A/D converter using the write clock 15 generated by the write clock generation circuit 4.
The converted and A/D converted TCI signal is written into the memory 12. Then, the luminance signal is read out from the memory 12 using the luminance signal readout clock 16, and the luminance signal D
D/A conversion is performed by the /A conversion circuit 13. The D/A converted luminance signal 18 is - within the horizontal scanning period,
Both the start phase and end phase are correctly corrected, and time axis errors are removed. The color signal is read out from the memory 12 using a color signal readout clock 17 and subjected to D/A conversion by a color signal D/A conversion circuit 14 . The D/A converted color signal 19 has both the start phase and the end phase corrected correctly within the -horizontal scanning period, and the time axis error is removed. Note that even if the TCI signal is a TCI signal as shown in Figure 2 (A) in which the color signal (first signal) is multiplexed in the first half and the luminance signal (second signal) is multiplexed in the second half, the same procedure can be applied. Needless to say, time axis errors can be removed. In this case, only the correction methods for the readout clocks for the chrominance signal and the luminance signal are reversed.

また、TCI信号が、第2図(C)に示すような前半部
に色信号のうち1種類(第1の信号)が、後半部に色信
号のうち1種類(第2の信号)が時間軸多重されたTC
I信号の場合も同様な方法により時間軸誤差が補正でき
、さらに複数個の色信号と輝度信号が複数種類時間軸圧
縮多重されたTCI信号の場合も、それぞれの信号の境
界部分の時間軸誤差を求めることにより、同様にして時
間軸誤差の補正が行えることも明らかである。
In addition, the TCI signal has one type of color signal (first signal) in the first half and one type (second signal) of the color signals in the second half as shown in FIG. 2(C). axis multiplexed TC
In the case of an I signal, the time axis error can be corrected using the same method, and in the case of a TCI signal in which multiple types of color signals and luminance signals are time axis compression multiplexed, the time axis error at the boundary portion of each signal can be corrected. It is also clear that the time axis error can be corrected in the same way by finding .

発明の効果 以上のように本発明は、再生映像信号がTCI信号であ
る場合、TCI信号の境界部分の時間軸誤差を演算によ
って求めることにより、各信号についての時間軸誤差を
正確に検出することが可能となり、時間軸補正が正確に
行え、時間軸誤差がほとんど除去された信号を得るこが
可能となった。
Effects of the Invention As described above, the present invention is capable of accurately detecting the time axis error of each signal by calculating the time axis error of the boundary portion of the TCI signal when the reproduced video signal is a TCI signal. This makes it possible to perform time axis correction accurately and obtain a signal with almost no time axis errors removed.

特に、テープとヘッドが接触するときに生じる大きな時
間軸変動を除去する場合に効果が大きい。
This is particularly effective in eliminating large time axis fluctuations that occur when the tape and head come into contact.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例における時間軸補正装置の構成
を示したブロック図、第2図(A)、  (B)。 (C)は同実施例におけるTCI信号の一例をボした波
形図、第3図は同実施例における時間軸誤差の一例を示
した特性図、第4図は同実施例における色信号読み出し
クロックの補正量の一例をボした特性図、第5図は同実
施例における輝度信号読み出しクロックの補正量の一例
を示した特性図、第6図は従来の時間軸補正装置の構成
を示したブロック図である。 3・・・時間軸誤差検出回路、  4・・・書込クロッ
ク発生回路、  5・・・TCI信号境界部分時間軸誤
差演算回路、  7・・・輝度信号処理クロック発生回
路、8・・・色信号処理クロック発生回路、  9・・
・輝度信号処理クロック位相変調回路、  10・・・
色信号処理クロック位相変調回路、  11・・・A/
D変換回路、  12・・・メモリ、  13・・・輝
度信号D/A変検回路、 4・・・色信号D/A変換回路。
FIG. 1 is a block diagram showing the configuration of a time axis correction device in an embodiment of the present invention, and FIGS. 2(A) and 2(B). (C) is a waveform diagram showing an example of the TCI signal in the same embodiment, FIG. 3 is a characteristic diagram showing an example of time axis error in the same embodiment, and FIG. 4 is a diagram of the color signal readout clock in the same embodiment. A characteristic diagram showing an example of the correction amount; FIG. 5 is a characteristic diagram showing an example of the correction amount of the luminance signal readout clock in the same embodiment; FIG. 6 is a block diagram showing the configuration of a conventional time axis correction device. It is. 3... Time axis error detection circuit, 4... Write clock generation circuit, 5... TCI signal boundary portion time axis error calculation circuit, 7... Luminance signal processing clock generation circuit, 8... Color Signal processing clock generation circuit, 9...
・Luminance signal processing clock phase modulation circuit, 10...
Color signal processing clock phase modulation circuit, 11...A/
D conversion circuit, 12... Memory, 13... Luminance signal D/A conversion circuit, 4... Color signal D/A conversion circuit.

Claims (3)

【特許請求の範囲】[Claims] (1)時間軸変動を含む、複数の色信号と輝度信号のう
ちの複数の種類の信号が時間軸圧縮多重されたTCI信
号から同期信号を分離する同期信号離回路と、 前記同期信号分離回路の出力から前記TCI信号の1水
平走査期間の時間長を検出し、時間軸誤差を検出する時
間軸誤差検出回路と、 前記時間軸誤差検出回路の出力から前記TCI信号の境
界部分の時間軸誤差を演算するTCI信号境界部分時間
軸誤差演算回路と、 前記同期信号分離回路の出力からメモリ書き込みクロッ
クを作る書込クロック発生回路と、外部から入力される
同期信号から前記TCI信号のうち第1の信号を処理す
る基準クロックを発生する第1のクロック発生回路と、 前記第1のクロック発生回路の出力あるいは外部から入
力される同期信号から前記TCI信号のうち第2の信号
を処理する基準クロックを発生する第2のクロック発生
回路と、 前記時間軸誤差検出回路の出力と前記TCI信号境界部
分時間軸誤差演算回路の出力によって前記第1のクロッ
ク発生回路の出力を位相変調する第1のクロック位相変
調回路と、前記時間軸誤差検出回路の出力と前記TCI
信号境界部分時間軸誤差演算回路の出力によって前記第
2のクロック発生回路の出力を位相変調する第2のクロ
ック位相変調回路と、前記書込クロック発生回路の出力
をクロックとして前記TCI信号をA/D変換するA/
D変換回路と、 前記A/D変換回路の出力を記憶するメモリと、前記第
1のクロック位相変調回路の出力をクロックとして前記
メモリから前記第1の信号を読み出した後、D/A変換
する第1のD/A変換回路と、 前記第2のクロック位相変調回路の出力をクロックとし
て前記メモリから前記第2の信号を読み出した後、D/
A変換する第2のD/A変換回路とを備えた時間軸補正
装置。
(1) a synchronization signal separation circuit that separates a synchronization signal from a TCI signal in which a plurality of types of signals among a plurality of color signals and luminance signals including time axis fluctuations are time-axis compression multiplexed; and the synchronization signal separation circuit. a time axis error detection circuit that detects the time length of one horizontal scanning period of the TCI signal from the output of the TCI signal and detects a time axis error; and a time axis error of the boundary portion of the TCI signal from the output of the time axis error detection circuit. a TCI signal boundary part time axis error calculation circuit that calculates the first TCI signal, a write clock generation circuit that generates a memory write clock from the output of the synchronization signal separation circuit, and a write clock generation circuit that generates a memory write clock from the output of the synchronization signal separation circuit; a first clock generation circuit that generates a reference clock for processing a signal; and a reference clock for processing a second signal of the TCI signal from an output of the first clock generation circuit or a synchronization signal input from the outside. a second clock generation circuit that generates a second clock, and a first clock phase that modulates the phase of the output of the first clock generation circuit by the output of the time axis error detection circuit and the output of the TCI signal boundary portion time axis error calculation circuit. a modulation circuit, an output of the time base error detection circuit, and the TCI
a second clock phase modulation circuit that phase modulates the output of the second clock generation circuit using the output of the signal boundary portion time axis error calculation circuit; D convert A/
a D-conversion circuit; a memory for storing the output of the A/D conversion circuit; and a D/A conversion after reading the first signal from the memory using the output of the first clock phase modulation circuit as a clock. After reading the second signal from the memory using the outputs of the first D/A conversion circuit and the second clock phase modulation circuit as a clock,
A time axis correction device including a second D/A conversion circuit that performs A conversion.
(2)TCI信号境界部分時間軸誤差演算回路は、直線
近似によってTCI信号の境界部分の時間軸誤差を演算
する請求項1記載の時間軸補正装置。
(2) The time axis correction device according to claim 1, wherein the TCI signal boundary portion time axis error calculation circuit calculates the time axis error of the boundary portion of the TCI signal by linear approximation.
(3)TCI信号境界部分時間軸誤差演算回路は、多項
式近似によってTCI信号の境界部分の時間軸誤差を演
算する請求項1記載の時間軸補正装置。
(3) The time axis correction device according to claim 1, wherein the TCI signal boundary portion time axis error calculation circuit calculates the time axis error of the boundary portion of the TCI signal by polynomial approximation.
JP2265656A 1990-10-02 1990-10-02 Time base correcting device Pending JPH04142191A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2265656A JPH04142191A (en) 1990-10-02 1990-10-02 Time base correcting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2265656A JPH04142191A (en) 1990-10-02 1990-10-02 Time base correcting device

Publications (1)

Publication Number Publication Date
JPH04142191A true JPH04142191A (en) 1992-05-15

Family

ID=17420167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2265656A Pending JPH04142191A (en) 1990-10-02 1990-10-02 Time base correcting device

Country Status (1)

Country Link
JP (1) JPH04142191A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190037520A (en) 2017-09-29 2019-04-08 주식회사 엘지화학 Coating composition for electrolysis cathode

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61162191A (en) * 1985-01-11 1986-07-22 Nitto Chem Ind Co Ltd Production of organic acid with bacterium
JPH02214289A (en) * 1989-02-14 1990-08-27 Toshiba Corp Time base correction device for color video signal

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61162191A (en) * 1985-01-11 1986-07-22 Nitto Chem Ind Co Ltd Production of organic acid with bacterium
JPH02214289A (en) * 1989-02-14 1990-08-27 Toshiba Corp Time base correction device for color video signal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190037520A (en) 2017-09-29 2019-04-08 주식회사 엘지화학 Coating composition for electrolysis cathode

Similar Documents

Publication Publication Date Title
US5045950A (en) Circuit for detecting and compensating for jitter produced by a recording/reproducing apparatus
JPH09200800A (en) Device and method for processing non-standard synchronizing signal at video signal processing system
JPS6169287A (en) Time base correcting device
JPH04142191A (en) Time base correcting device
US4920425A (en) Video signal recording and reproducing apparatus
JPH0666944B2 (en) Video signal playback device
JPH065944B2 (en) Magnetic recording / reproducing system
JPH0632467B2 (en) VTR recording / reproducing video signal jitter detection method
KR0129998B1 (en) Sync signal detection circuit
JPS6215983A (en) Signal processor for video signal
JPH01264492A (en) Jitter detector for vtr recording and reproducing video signal
JPS6015195B2 (en) Carrier color signal processing circuit
KR100223160B1 (en) Method and device for recording/detecting sync. signals of a digital vcr
JPH04176285A (en) Time axis correction device
JPS63234785A (en) Time base correcting device
JPS62269590A (en) Line identifying circuit
JPS62120187A (en) Picture information recording and reproducing device
JPS62281578A (en) Correction system for time axis error
JPH03274978A (en) Time axis correction device
JPH04286483A (en) Reference signal recording for time axis error correction and reproducing circuit
JPH04357794A (en) Time base error correction circuit and video signal processing unit
JPS6128269B2 (en)
JPS61214876A (en) Time base fluctuation correcting device
JPS63151287A (en) Video signal processor
JPH066745A (en) Magnetic recording/reproducing device