JPH04132434A - Atm通信システム - Google Patents
Atm通信システムInfo
- Publication number
- JPH04132434A JPH04132434A JP2251835A JP25183590A JPH04132434A JP H04132434 A JPH04132434 A JP H04132434A JP 2251835 A JP2251835 A JP 2251835A JP 25183590 A JP25183590 A JP 25183590A JP H04132434 A JPH04132434 A JP H04132434A
- Authority
- JP
- Japan
- Prior art keywords
- control
- cell
- node
- exchange
- vps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 38
- 238000012546 transfer Methods 0.000 claims abstract description 43
- 238000012545 processing Methods 0.000 claims abstract description 22
- 230000005540 biological transmission Effects 0.000 claims description 42
- 238000007493 shaping process Methods 0.000 claims description 34
- 230000000694 effects Effects 0.000 claims description 19
- 238000000926 separation method Methods 0.000 claims description 4
- 230000006870 function Effects 0.000 description 62
- 238000000034 method Methods 0.000 description 16
- 238000012544 monitoring process Methods 0.000 description 14
- 239000000872 buffer Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 238000005498 polishing Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、VP交換ノードおよびVC交換ノードより構
成されるA T M (Asynchronous T
ransfer Mode)通信システムにおけるセル
転送制御方式、帯域割り当て制御方式、およびトラヒッ
ク制御方式に関する。
成されるA T M (Asynchronous T
ransfer Mode)通信システムにおけるセル
転送制御方式、帯域割り当て制御方式、およびトラヒッ
ク制御方式に関する。
(従来の技術)
近年、高速かつ広帯域な情報通信を実現するB−ISD
N網及び広帯域企業統合網を実現する網アーキテクチャ
であるATM通信網の検討が進められている。ATM通
信網では、情報単位であるセルに対してヘッダとして、
エンドユーザ間のコネクションを識別するためのバーチ
ャルチャネル識別子(VCI)と、論理的な通信パスを
識別するためのバーチセルパス識別子(VPI)が付与
されて、これら識別子が網内の交換ノードで参照されて
当該セルが目的とする相手まで転送される。
N網及び広帯域企業統合網を実現する網アーキテクチャ
であるATM通信網の検討が進められている。ATM通
信網では、情報単位であるセルに対してヘッダとして、
エンドユーザ間のコネクションを識別するためのバーチ
ャルチャネル識別子(VCI)と、論理的な通信パスを
識別するためのバーチセルパス識別子(VPI)が付与
されて、これら識別子が網内の交換ノードで参照されて
当該セルが目的とする相手まで転送される。
ATM通信網を構成する交換ノードには、エンドユーザ
間の個々のコネクションであるVC毎の交換処理をVC
Iにもとづき行うVC交換ノードと、VC交換ノード間
の論理的なパスであるVP毎の交換処理をVPIにもと
づき行なうVP交換ノードとが存在する。VPはVC交
換ノード間に設定され、VP交換ノードをひとつまたは
複数経由することによりVC交換ノード間の論理的な直
通パスを構成している。VP交換ノードは個々のVCは
意識せずVPIのみを参照することによりVP単位の交
換処理を行ない、VC交換ノードはVPを終端しVPI
/VCIを参照することによりVC単位の交換処理を行
なう。VCの設定制御に関しては、受付は判定処理やル
ーティングテーブル書き換え処理等はVC交換ノードに
おいてのみ行われ、VP交換ノードではVC毎の処理に
は関与しない。
間の個々のコネクションであるVC毎の交換処理をVC
Iにもとづき行うVC交換ノードと、VC交換ノード間
の論理的なパスであるVP毎の交換処理をVPIにもと
づき行なうVP交換ノードとが存在する。VPはVC交
換ノード間に設定され、VP交換ノードをひとつまたは
複数経由することによりVC交換ノード間の論理的な直
通パスを構成している。VP交換ノードは個々のVCは
意識せずVPIのみを参照することによりVP単位の交
換処理を行ない、VC交換ノードはVPを終端しVPI
/VCIを参照することによりVC単位の交換処理を行
なう。VCの設定制御に関しては、受付は判定処理やル
ーティングテーブル書き換え処理等はVC交換ノードに
おいてのみ行われ、VP交換ノードではVC毎の処理に
は関与しない。
個々のVPおよびVCには、使用する容量(トラヒック
特性)の上限値を表わすパラメータが確定的または統計
的に規定されており、こうしたパラメータを用いてAT
M通信網ではVPの物理伝送路への割り当て制御、およ
びVCのVPへの割り当て制御(アトミッション制御)
が所定のセル転送品質(セル廃棄率、セル転送遅延など
)を満たすように行われることになる。ここで、もし実
際のセル転送中のVP毎、VC毎のセル流の特性が上記
規定されたパラメータに違反したものになっていると、
その違反したVP、VCのみならず一緒に統計多重され
ている他のVPやVCのセル転送品質が所定の要求値と
して保証されなくなる危険性がある。したがって、各V
P交換ノードでは対向するVC交換ノードから流入する
VP毎のセル流が規定された特性を守っているか否かを
監視するVPポリシング制御を行ない、また各VC交換
ノードでは、ユーザ側から入力されるVC毎のセル流が
規定された特性を守っているか否かを監視するVCポリ
シング制御を行ない、ともに違反して流入するセルに対
して廃棄するなどの規制処置を施すことが必要となる。
特性)の上限値を表わすパラメータが確定的または統計
的に規定されており、こうしたパラメータを用いてAT
M通信網ではVPの物理伝送路への割り当て制御、およ
びVCのVPへの割り当て制御(アトミッション制御)
が所定のセル転送品質(セル廃棄率、セル転送遅延など
)を満たすように行われることになる。ここで、もし実
際のセル転送中のVP毎、VC毎のセル流の特性が上記
規定されたパラメータに違反したものになっていると、
その違反したVP、VCのみならず一緒に統計多重され
ている他のVPやVCのセル転送品質が所定の要求値と
して保証されなくなる危険性がある。したがって、各V
P交換ノードでは対向するVC交換ノードから流入する
VP毎のセル流が規定された特性を守っているか否かを
監視するVPポリシング制御を行ない、また各VC交換
ノードでは、ユーザ側から入力されるVC毎のセル流が
規定された特性を守っているか否かを監視するVCポリ
シング制御を行ない、ともに違反して流入するセルに対
して廃棄するなどの規制処置を施すことが必要となる。
さらにVC交換ノードでは、上述した対向するVP交換
ノード(またはVC交換ノード)で行なう■Pボリシン
グ制御(またはVCポリシング制御)によりセルが廃棄
されることを極力防ぐために、流出するセル流をVP単
位(またはVC単位)に規定されたパラメータを守った
形になるように、トラヒックを整形する(以下ではシェ
イピング制御と呼ぶ)方式も提案されている。このシェ
イピング制御およびボリシング制御を適切に行うことに
より各ノードにおけるセル転送品質の推定を、あらかじ
めVCやVPに規定されている特性のみを用いて(ノー
ドを経由することによるトラヒックの揺らぎなどの影響
を無視して)行うことができる。
ノード(またはVC交換ノード)で行なう■Pボリシン
グ制御(またはVCポリシング制御)によりセルが廃棄
されることを極力防ぐために、流出するセル流をVP単
位(またはVC単位)に規定されたパラメータを守った
形になるように、トラヒックを整形する(以下ではシェ
イピング制御と呼ぶ)方式も提案されている。このシェ
イピング制御およびボリシング制御を適切に行うことに
より各ノードにおけるセル転送品質の推定を、あらかじ
めVCやVPに規定されている特性のみを用いて(ノー
ドを経由することによるトラヒックの揺らぎなどの影響
を無視して)行うことができる。
また一般にATM通信網では、VCによりセル廃棄率や
転送遅延時間などのセル転送品質の許容値が異なること
が予想される。ATM通信網ではそうした異なるセル転
送品質要求を満たすためのひとつの方法として網内の交
換ノードでセルの転送に関する優先制御を行なうことが
、もうひとつの方法として最も厳しい転送品質要求をす
べてのセルに統一して実現することが考えられる。これ
ら二つの方法は、優先制御を行なうことにより伝送路や
ノード内のバッファなどの網内リソースの効率的な運用
が期待できること、優先制御を行なうことによりセルの
転送処理や帯域割り当て制御のアルゴリズムが複雑化す
ることによる制御コストの増加が予想できること、とい
うトレードオフの要因を考慮して取捨選択する必要があ
る。また、ATM網では論理的にはVCのVPへの多重
化、VPの物理伝送路への多重化という2階層の多重化
構造をなしており、こうした階層的多重化構造を考慮し
てどのようなセル転送処理をVP交換ノードおよびVC
交換ノードで行うかという問題も含めて、優先制御の是
非および実現法を検討する必要がある。
転送遅延時間などのセル転送品質の許容値が異なること
が予想される。ATM通信網ではそうした異なるセル転
送品質要求を満たすためのひとつの方法として網内の交
換ノードでセルの転送に関する優先制御を行なうことが
、もうひとつの方法として最も厳しい転送品質要求をす
べてのセルに統一して実現することが考えられる。これ
ら二つの方法は、優先制御を行なうことにより伝送路や
ノード内のバッファなどの網内リソースの効率的な運用
が期待できること、優先制御を行なうことによりセルの
転送処理や帯域割り当て制御のアルゴリズムが複雑化す
ることによる制御コストの増加が予想できること、とい
うトレードオフの要因を考慮して取捨選択する必要があ
る。また、ATM網では論理的にはVCのVPへの多重
化、VPの物理伝送路への多重化という2階層の多重化
構造をなしており、こうした階層的多重化構造を考慮し
てどのようなセル転送処理をVP交換ノードおよびVC
交換ノードで行うかという問題も含めて、優先制御の是
非および実現法を検討する必要がある。
(発明が解決しようとする課題)
以上述べたように、ATM通信網では、ユーザにより異
なる許容セル転送品質を要求することが予想されるが、
そうした要求に対して網内のVP交換ノードおよびVC
交換ノードの各々でどのようなセル転送処理機能を実現
するかは、上述したようなトレードオフの要因を考慮し
たうえで適切な方法を選択する必要がある。特に、VC
のVPへの多重化、VPの物理伝送路への多重化という
2階層の多重化構造を考慮した各々のノードでの最適な
セル転送機能配備を行う必要がある。しかしながら現在
のところ、VP/VC交換ノードにおいて効率、コスト
などの要因を考慮したうえでどのようなセル転送処理を
行なうことが適切なのかについては明らかになっていな
い。また、VP交換ノードやVC交換ノードにおける帯
域割り当て(VPの物理伝送路への割り当て、VCのV
Pへの割り当て)アルゴリズムは上記セル転送処理を反
映し、かつ網内リソースを効率良く利用できるものであ
ることが望ましいが、現在のところ各々のノードにおけ
る帯域割り当ての考え方は明らかにされていない。また
、VPやVCのトラヒック特性を規定するパラメータは
そうした帯域割り当て制御の方法に適合したパラメータ
であることが必要である。VP交換ノードで行なうVP
ポリシング制御やVC交換ノードにおいて行なうVCボ
リシング制御、VPシェイピング制御、およびVCシェ
イピング制御は、それらパラメータが実際の通信中に守
られているかどうかを監視・規制したり、守られるよう
にセル流の整形を行なったりするものであるが、各々の
交換ノードでどのようなパラメータを監視・制御するか
を明らかにする必要がある。
なる許容セル転送品質を要求することが予想されるが、
そうした要求に対して網内のVP交換ノードおよびVC
交換ノードの各々でどのようなセル転送処理機能を実現
するかは、上述したようなトレードオフの要因を考慮し
たうえで適切な方法を選択する必要がある。特に、VC
のVPへの多重化、VPの物理伝送路への多重化という
2階層の多重化構造を考慮した各々のノードでの最適な
セル転送機能配備を行う必要がある。しかしながら現在
のところ、VP/VC交換ノードにおいて効率、コスト
などの要因を考慮したうえでどのようなセル転送処理を
行なうことが適切なのかについては明らかになっていな
い。また、VP交換ノードやVC交換ノードにおける帯
域割り当て(VPの物理伝送路への割り当て、VCのV
Pへの割り当て)アルゴリズムは上記セル転送処理を反
映し、かつ網内リソースを効率良く利用できるものであ
ることが望ましいが、現在のところ各々のノードにおけ
る帯域割り当ての考え方は明らかにされていない。また
、VPやVCのトラヒック特性を規定するパラメータは
そうした帯域割り当て制御の方法に適合したパラメータ
であることが必要である。VP交換ノードで行なうVP
ポリシング制御やVC交換ノードにおいて行なうVCボ
リシング制御、VPシェイピング制御、およびVCシェ
イピング制御は、それらパラメータが実際の通信中に守
られているかどうかを監視・規制したり、守られるよう
にセル流の整形を行なったりするものであるが、各々の
交換ノードでどのようなパラメータを監視・制御するか
を明らかにする必要がある。
本発明は以上のような事情に鑑みてなされたもので、端
子あたりのコストの高いVC交換ノードはできるだけ効
率良く利用でき、一方VP交換ノードは効率よりは処理
コストの低減が図れるようなセル転送処理を行なうこと
により、網リソースの効率的利用と処理コストの低減と
の両立を考慮したセルの転送制御機能配分を実現するこ
とを目的とする。また、VP交換ノードとVC交換ノー
ドでの上記セル転送制御機能配分に対応した各々での帯
域割り当て制御方法を提案することを目的とする。また
、VP交換ノードで行なう■Pポリシング制御やVC交
換ノードにおいて行なう■Cポリシング制御、VPシェ
イピング制御、およびVCシェイピング制御については
、上記帯域割り当て制御法に利用されるトラヒックパラ
メータに対応した特性のみを監視、あるいは整形するこ
とで最小の処理コストでこれらの制御を実現することを
目的とする。
子あたりのコストの高いVC交換ノードはできるだけ効
率良く利用でき、一方VP交換ノードは効率よりは処理
コストの低減が図れるようなセル転送処理を行なうこと
により、網リソースの効率的利用と処理コストの低減と
の両立を考慮したセルの転送制御機能配分を実現するこ
とを目的とする。また、VP交換ノードとVC交換ノー
ドでの上記セル転送制御機能配分に対応した各々での帯
域割り当て制御方法を提案することを目的とする。また
、VP交換ノードで行なう■Pポリシング制御やVC交
換ノードにおいて行なう■Cポリシング制御、VPシェ
イピング制御、およびVCシェイピング制御については
、上記帯域割り当て制御法に利用されるトラヒックパラ
メータに対応した特性のみを監視、あるいは整形するこ
とで最小の処理コストでこれらの制御を実現することを
目的とする。
[発明の構成]
(課題を解決するための手段)
以上の課題を解決するために、本願第1の発明では、A
TM通信網において、VP交換ノードでは異なる72間
のセルの転送に関する優先制御は行なわずすべてのセル
を同等に扱い、VC交換ノードでは異なるVC間のセル
の転送に関する優先制御を行なうことで種々のセル転送
品質を実現することを特徴とする。また、本願第2の発
明では、VP交換ノードにおけるVPの物理伝送路への
割り当て制御はひとつの物理伝送路内における複数の7
2間の統計的多重化効果を見込まないで安全側の立場に
たって行い、VC交換ノードにおけるVCのVPへの割
り当て制御はひとつのVP内における複数のVC間の統
計的多重化効果を考慮して(効率を高めるように)行う
ことを特徴とする。
TM通信網において、VP交換ノードでは異なる72間
のセルの転送に関する優先制御は行なわずすべてのセル
を同等に扱い、VC交換ノードでは異なるVC間のセル
の転送に関する優先制御を行なうことで種々のセル転送
品質を実現することを特徴とする。また、本願第2の発
明では、VP交換ノードにおけるVPの物理伝送路への
割り当て制御はひとつの物理伝送路内における複数の7
2間の統計的多重化効果を見込まないで安全側の立場に
たって行い、VC交換ノードにおけるVCのVPへの割
り当て制御はひとつのVP内における複数のVC間の統
計的多重化効果を考慮して(効率を高めるように)行う
ことを特徴とする。
また、本願第3の発明では、■P交換ノード内でVP毎
の入力セル流があらかじめ規定された特性以内になって
いるか否かを監視するポリシング制御を行う際に、各■
Pの入力セル流のピーク速度に相当する特性のみを監視
し、VC交換ノード内のVC毎の入力セル流があらかじ
め規定された特性以内になっているか否かを監視するポ
リシング制御を行う際に、各VCの入力セル流のピーク
速度に相当する特性と平均速度に相当する特性の両方を
監視することを特徴とする。また、本願第4の発明では
、VC交換ノードにおいてVC毎あるいはVP毎の出力
セル流をあらかじめ規定された特性以内におさまるよう
にトラヒックの整形(シェイピング制御)を行う際に、
各VCの出力セル流はピーク速度に相当する特性と平均
速度に相当する特性の両方を整形し、各VPの出力セル
流はピーク速度に相当する特性のみを整形することを特
徴とする。
の入力セル流があらかじめ規定された特性以内になって
いるか否かを監視するポリシング制御を行う際に、各■
Pの入力セル流のピーク速度に相当する特性のみを監視
し、VC交換ノード内のVC毎の入力セル流があらかじ
め規定された特性以内になっているか否かを監視するポ
リシング制御を行う際に、各VCの入力セル流のピーク
速度に相当する特性と平均速度に相当する特性の両方を
監視することを特徴とする。また、本願第4の発明では
、VC交換ノードにおいてVC毎あるいはVP毎の出力
セル流をあらかじめ規定された特性以内におさまるよう
にトラヒックの整形(シェイピング制御)を行う際に、
各VCの出力セル流はピーク速度に相当する特性と平均
速度に相当する特性の両方を整形し、各VPの出力セル
流はピーク速度に相当する特性のみを整形することを特
徴とする。
(作用)
本願第1の発明では、VC交換ノードでのみセルの転送
に関するVC単位の優先制御を行ない、一方VP交換ノ
ードではすべてのセルを同一ニ扱い優先制御は行なって
いない。したがって、端子コストの比較的高価なVC交
換ノードのリソースを高効率に運用することができ、ま
たVP交換ノードは優先処理を省くことによる低コスト
化を実現することができる。また、本願第2の発明では
、VP交換ノードにおけるVPの伝送路への割り当ては
統計的多重化効果を考慮せずに十分安全側に立って行な
い、VC交換ノードにおけるVCのVPへの割り当ては
統計的多重化効果を考慮して高効率にリソースを利用で
きるように行なっている。
に関するVC単位の優先制御を行ない、一方VP交換ノ
ードではすべてのセルを同一ニ扱い優先制御は行なって
いない。したがって、端子コストの比較的高価なVC交
換ノードのリソースを高効率に運用することができ、ま
たVP交換ノードは優先処理を省くことによる低コスト
化を実現することができる。また、本願第2の発明では
、VP交換ノードにおけるVPの伝送路への割り当ては
統計的多重化効果を考慮せずに十分安全側に立って行な
い、VC交換ノードにおけるVCのVPへの割り当ては
統計的多重化効果を考慮して高効率にリソースを利用で
きるように行なっている。
したがって、VP交換ノードでは要求品質に応じたVP
単位の優先制御を行なわなくても十分に高品質なセル転
送を(種々の品質要求のうち最も高い要求品質を統一的
に)実現することができ、またVC交換ノードでは統計
多重および優先制御の効果を考慮した高効率な網リソー
スの運用および種々の品質要求に応じたセル転送品質の
実現が可能となる。また、本願第3および第4の発明で
は、VP交換ノードにおけるVPのポリシング制御、V
C交換ノードにおけるVCのポリシング制御、VP/V
Cのシェイピング制御を行なう際に、VPのボリシング
およびシェイピング制御はトラヒック特性のうちのピー
ク速度に相当する特性のみを監視および整形し、VCの
ボリシングおよびシェイピング制御はトラヒック特性の
うちのピーク速度および平均速度に相当する特性を監視
および整形している。したがって、VP交換ノードおよ
びVC交換ノードにおけるボリシング制御、シェイピン
グ制御機能を必要最小限のハードウェアで実現すること
ができる。
単位の優先制御を行なわなくても十分に高品質なセル転
送を(種々の品質要求のうち最も高い要求品質を統一的
に)実現することができ、またVC交換ノードでは統計
多重および優先制御の効果を考慮した高効率な網リソー
スの運用および種々の品質要求に応じたセル転送品質の
実現が可能となる。また、本願第3および第4の発明で
は、VP交換ノードにおけるVPのポリシング制御、V
C交換ノードにおけるVCのポリシング制御、VP/V
Cのシェイピング制御を行なう際に、VPのボリシング
およびシェイピング制御はトラヒック特性のうちのピー
ク速度に相当する特性のみを監視および整形し、VCの
ボリシングおよびシェイピング制御はトラヒック特性の
うちのピーク速度および平均速度に相当する特性を監視
および整形している。したがって、VP交換ノードおよ
びVC交換ノードにおけるボリシング制御、シェイピン
グ制御機能を必要最小限のハードウェアで実現すること
ができる。
以下余白
(実施例)
以下、図面を参照して本発明の詳細な説明する。第1図
は、本発明に係るATM通信網の一例が示されている。
は、本発明に係るATM通信網の一例が示されている。
ATM通信網には複数の端末1.7が接続されている。
まずATM通信網には、企業などのユーザが所有する構
内ATM通信網9.9′と、通信業者の所有する公衆A
TM通信網8とが存在する。第1図は構内ATM通信網
9に接続された端末1と構内ATM通信網9′に接続さ
れた端末7との通信を例にしたものである。また、AT
M通信網はVP交換ノードとVC交換ノードとから構成
される。VP交換ノードはVP単位のセルの交換動作を
行なうと同時に、VP単位でそれらのセル流を伝送路へ
多重・分離している。VC交換ノードはVC単位のセル
の交換動作を行なうと同時に、VCi1位でそれらのセ
ル流をVPへ多重・分離し、さらにVP単位でそれらの
セル流を伝送路へ多重・分離している。本図の例では、
構内ATM通信網はVC交換ノードのみにより構成され
ている。VPの容量設計を含めた伝送路へのVPの割り
当て制御は、長期的あるいは短期的なトラヒック需要を
もとにした半固定的な制御であり、ユーザからのVCの
設定要求のたびに行われるVCのVPへの割り当て制御
とは独立に行われる。ここでATM通信網の構成をもう
少し具体的に説明する。まず、端末1に接続されている
VC交換ノード2は、端末7に接続されているVC交換
ノード2゛と同じものであり、前述したように構内AT
M交換網を構成している。次に、このVC交換ノード2
に接続されるVP交換ノード3は、VC交換ノード2−
に接続されるVP交換ノード3″と同じものであり、複
数の加入者(本図では構内ATM交換網)からのVPの
集線/分離機能を実現している。このVP交換ノード3
に接続されるVC交換ノード4は、VP交換ノード3′
に接続されるVC交換ノード4−と同じものであり、前
述したVP交換ノード3および後述するVP交換ノード
5からのVPの終端機能、VC単位の交換機能を実現す
る加入者交換機である。このVC交換ノード4に接続さ
れるVP交換ノード5はVC交換ノード4゛に接続され
るVP交換ノード5゛と同じものであり、前述したVC
交換ノード4から受は取ったセルをVP単位に他のVP
交換ノードへ転送したり、後述する■P交換ノード6か
ら受は取ったセルをVP単位に図示されない他のVP交
換ノードへ中継転送したりする機能をもつ。VP交換ノ
ード6は、前述した■P交換ノード5から受は取ったセ
ルをVP単位にVP交換ノード5′や図示されない他の
VP交換ノードへ中継転送する機能を実現する。通常、
VP交換ノード3.VC交換ノード4.VP交換ノード
5が同一の加入者交換局に、VP交換ノード3′VC交
換/−ド4−、vp交換ノード5′が同一の加入者交換
局に配置されるものと考えられる。
内ATM通信網9.9′と、通信業者の所有する公衆A
TM通信網8とが存在する。第1図は構内ATM通信網
9に接続された端末1と構内ATM通信網9′に接続さ
れた端末7との通信を例にしたものである。また、AT
M通信網はVP交換ノードとVC交換ノードとから構成
される。VP交換ノードはVP単位のセルの交換動作を
行なうと同時に、VP単位でそれらのセル流を伝送路へ
多重・分離している。VC交換ノードはVC単位のセル
の交換動作を行なうと同時に、VCi1位でそれらのセ
ル流をVPへ多重・分離し、さらにVP単位でそれらの
セル流を伝送路へ多重・分離している。本図の例では、
構内ATM通信網はVC交換ノードのみにより構成され
ている。VPの容量設計を含めた伝送路へのVPの割り
当て制御は、長期的あるいは短期的なトラヒック需要を
もとにした半固定的な制御であり、ユーザからのVCの
設定要求のたびに行われるVCのVPへの割り当て制御
とは独立に行われる。ここでATM通信網の構成をもう
少し具体的に説明する。まず、端末1に接続されている
VC交換ノード2は、端末7に接続されているVC交換
ノード2゛と同じものであり、前述したように構内AT
M交換網を構成している。次に、このVC交換ノード2
に接続されるVP交換ノード3は、VC交換ノード2−
に接続されるVP交換ノード3″と同じものであり、複
数の加入者(本図では構内ATM交換網)からのVPの
集線/分離機能を実現している。このVP交換ノード3
に接続されるVC交換ノード4は、VP交換ノード3′
に接続されるVC交換ノード4−と同じものであり、前
述したVP交換ノード3および後述するVP交換ノード
5からのVPの終端機能、VC単位の交換機能を実現す
る加入者交換機である。このVC交換ノード4に接続さ
れるVP交換ノード5はVC交換ノード4゛に接続され
るVP交換ノード5゛と同じものであり、前述したVC
交換ノード4から受は取ったセルをVP単位に他のVP
交換ノードへ転送したり、後述する■P交換ノード6か
ら受は取ったセルをVP単位に図示されない他のVP交
換ノードへ中継転送したりする機能をもつ。VP交換ノ
ード6は、前述した■P交換ノード5から受は取ったセ
ルをVP単位にVP交換ノード5′や図示されない他の
VP交換ノードへ中継転送する機能を実現する。通常、
VP交換ノード3.VC交換ノード4.VP交換ノード
5が同一の加入者交換局に、VP交換ノード3′VC交
換/−ド4−、vp交換ノード5′が同一の加入者交換
局に配置されるものと考えられる。
第2図は、ATM通信網における通信情報単位であるセ
ルのユーザ・網インタフエース(UNI)および網内イ
ンタフェース(NNI)におけるフォーマットを示した
ものである。情報フィールド48バイトの先にヘッダ情
報としてver(バーチャルチャネル識別子)、VPI
(バーチセルパス識別子)、PT(ペイロードタイプ)
、CLP(セル廃棄優先度)、HEC(ヘッダ誤り制
御)、モしてUNIの場合にはこれ以外にGFC(一般
フロー制御用)が含まれる。
ルのユーザ・網インタフエース(UNI)および網内イ
ンタフェース(NNI)におけるフォーマットを示した
ものである。情報フィールド48バイトの先にヘッダ情
報としてver(バーチャルチャネル識別子)、VPI
(バーチセルパス識別子)、PT(ペイロードタイプ)
、CLP(セル廃棄優先度)、HEC(ヘッダ誤り制
御)、モしてUNIの場合にはこれ以外にGFC(一般
フロー制御用)が含まれる。
第3図は、第1図に示したATM通信網のなかのVC交
換ノード4およびVP交換ノード3.5の機能構成図を
表わしたものである。■P交換ノード3は、加入者伝送
路31を収容する加入者インタフェース部32、VC交
換ノード4へ接続される局内伝送路34−1を収容する
局内インタフェース部33−1、ATMスイッチ37−
1、および図示されていない制御部等から構成される。
換ノード4およびVP交換ノード3.5の機能構成図を
表わしたものである。■P交換ノード3は、加入者伝送
路31を収容する加入者インタフェース部32、VC交
換ノード4へ接続される局内伝送路34−1を収容する
局内インタフェース部33−1、ATMスイッチ37−
1、および図示されていない制御部等から構成される。
同様に■P交換ノード5は、局間伝送路36を収容する
局間インタフェース部35、VC交換ノード4へ接続さ
れる局内伝送路34−2を収容する局内インタフェース
部33−4、ATMスイッチ37−3、および図示され
ていない制御部等から構成される。またVC交換ノード
4は、VP交換ノード3へ接続される局内伝送路34−
1を収容する局内インタフェース部33−2、VP交換
ノード5へ接続される局内伝送路34−2を収容する局
内インタフェース部33−3、ATMスイッチ37−2
、および図示されていない制御部等から構成される。本
図において各種インタフェース部は、入力インタフェー
ス機能、出力インタフェース機能の両方を含んだものと
する。VP交換ノード3の加、大音インタフェース部3
2、局内インタフェース部33−1、およびVP交換ノ
ード5の局内インタフェース部33−4、局間インタフ
ェース部35では、入力されたセルのVPIをもとにヘ
ッダ変換テーブル参照することにより書き換えるべきV
PIおよび出力すべきインタフェース番号をヘッダに付
加する。ATMスイッチ371および37−3では、出
力インタフェース番号をもとにセルを所望の出力インタ
フェースまでハードウェア転送する。一般にひとつの入
力インタフェースからは異なるVPに属するセルが多重
化されて入力され、ひとつの出力インタフェースにも異
なるVPに属するセルが多重化されて出力されるが、後
述するように、VP交換ノードでは異なるQp間−でセ
ルの転送に関する優先制御は行わず、すべて対等に扱う
ものとする。次に、VC交換ノード4の局内インタフェ
ース部33−2および33−3 (ここでは入力インタ
フェースを示す)では、入力されたセルのVPI/VC
Iをもとにヘッダ変換テーブルを参照することにより書
き換えるべきVPI/VCIおよび出力すべきインタフ
ェース番号をヘッダに付加する。ATMスイッチ37−
2では、出力インタフェース番号をもとにセルを所望の
出力インタフェースまで71−ドウエア転送する。一般
にひとつの入力インタフェースからは異なるVPに属す
るセルが多重化されて入力され、さらにひとつのVPに
は異なるVCに属するセルが多重化されている。また、
ひとつの出力インタフェースにも異なるVPに属するセ
ルが多重化されて出力され、さらにひとつのVPには異
なるVCに属するセルが多重化されている。この出力イ
ンタフェースの構成としては、ATMスイッチ部37−
2から受信した複数のVCのセル流をひとつのVPに多
重化するための機構、オヨヒ複数のVPのセル流を局内
伝送路へ多重化するための機構が縦続して存在する場合
(第4図に示す)と、ATMスイッチ[37−2から受
信した複数のVCのセル流を直接(VPという単位は意
識せずに)局内伝送路へ多重化するための機構のみが存
在する場合とが考えられる。 第4図は、第3図におけ
るVC交換ノードの局内インタフェース部33−2のト
ラヒック制御の観点から見た機能構成の一例を示したも
のである。なおここでは、ATMスイッチは十分速い速
度で動作しており、入力インタフェース部、ATMスイ
ッチ内部でのセル転送品質の劣化は十分に小さい場合を
例として考える。局内インタフェース部33−2は入力
インタフェース機能41、出力インタフェース機能42
より構成される。入力インタフェース機能41は、加入
者から送信された各VCのセル流があらかじめ規定され
た特性以内になっているか否かを監視し、違反している
場合にはそのセルを廃棄するなどの処置を施すVCポリ
シング制御機能43を有する。ただし、これは加入者へ
つながる局内インタフェース33−2の場合であり、網
内の他のノードへつながる局内インタフェース33−3
にはVCポリシング機能は持たない。
局間インタフェース部35、VC交換ノード4へ接続さ
れる局内伝送路34−2を収容する局内インタフェース
部33−4、ATMスイッチ37−3、および図示され
ていない制御部等から構成される。またVC交換ノード
4は、VP交換ノード3へ接続される局内伝送路34−
1を収容する局内インタフェース部33−2、VP交換
ノード5へ接続される局内伝送路34−2を収容する局
内インタフェース部33−3、ATMスイッチ37−2
、および図示されていない制御部等から構成される。本
図において各種インタフェース部は、入力インタフェー
ス機能、出力インタフェース機能の両方を含んだものと
する。VP交換ノード3の加、大音インタフェース部3
2、局内インタフェース部33−1、およびVP交換ノ
ード5の局内インタフェース部33−4、局間インタフ
ェース部35では、入力されたセルのVPIをもとにヘ
ッダ変換テーブル参照することにより書き換えるべきV
PIおよび出力すべきインタフェース番号をヘッダに付
加する。ATMスイッチ371および37−3では、出
力インタフェース番号をもとにセルを所望の出力インタ
フェースまでハードウェア転送する。一般にひとつの入
力インタフェースからは異なるVPに属するセルが多重
化されて入力され、ひとつの出力インタフェースにも異
なるVPに属するセルが多重化されて出力されるが、後
述するように、VP交換ノードでは異なるQp間−でセ
ルの転送に関する優先制御は行わず、すべて対等に扱う
ものとする。次に、VC交換ノード4の局内インタフェ
ース部33−2および33−3 (ここでは入力インタ
フェースを示す)では、入力されたセルのVPI/VC
Iをもとにヘッダ変換テーブルを参照することにより書
き換えるべきVPI/VCIおよび出力すべきインタフ
ェース番号をヘッダに付加する。ATMスイッチ37−
2では、出力インタフェース番号をもとにセルを所望の
出力インタフェースまで71−ドウエア転送する。一般
にひとつの入力インタフェースからは異なるVPに属す
るセルが多重化されて入力され、さらにひとつのVPに
は異なるVCに属するセルが多重化されている。また、
ひとつの出力インタフェースにも異なるVPに属するセ
ルが多重化されて出力され、さらにひとつのVPには異
なるVCに属するセルが多重化されている。この出力イ
ンタフェースの構成としては、ATMスイッチ部37−
2から受信した複数のVCのセル流をひとつのVPに多
重化するための機構、オヨヒ複数のVPのセル流を局内
伝送路へ多重化するための機構が縦続して存在する場合
(第4図に示す)と、ATMスイッチ[37−2から受
信した複数のVCのセル流を直接(VPという単位は意
識せずに)局内伝送路へ多重化するための機構のみが存
在する場合とが考えられる。 第4図は、第3図におけ
るVC交換ノードの局内インタフェース部33−2のト
ラヒック制御の観点から見た機能構成の一例を示したも
のである。なおここでは、ATMスイッチは十分速い速
度で動作しており、入力インタフェース部、ATMスイ
ッチ内部でのセル転送品質の劣化は十分に小さい場合を
例として考える。局内インタフェース部33−2は入力
インタフェース機能41、出力インタフェース機能42
より構成される。入力インタフェース機能41は、加入
者から送信された各VCのセル流があらかじめ規定され
た特性以内になっているか否かを監視し、違反している
場合にはそのセルを廃棄するなどの処置を施すVCポリ
シング制御機能43を有する。ただし、これは加入者へ
つながる局内インタフェース33−2の場合であり、網
内の他のノードへつながる局内インタフェース33−3
にはVCポリシング機能は持たない。
出力インタフェース機能42では、まずATMスイッチ
37−2から受は取ったセルのVPI値、VCI値(厳
密にはVCI値にインプリジットにマツピングされたセ
ル転送品質クラス情報)をもとにVP分離機能44およ
びクラス分離機能45により、VP毎、クラス毎に少な
くとも論理的に分割してバッファに蓄積する。次に、論
理的にVP単位に分割されたセル流は、対応した優先制
御機能付きVPシェイピング機能46に入力される。
37−2から受は取ったセルのVPI値、VCI値(厳
密にはVCI値にインプリジットにマツピングされたセ
ル転送品質クラス情報)をもとにVP分離機能44およ
びクラス分離機能45により、VP毎、クラス毎に少な
くとも論理的に分割してバッファに蓄積する。次に、論
理的にVP単位に分割されたセル流は、対応した優先制
御機能付きVPシェイピング機能46に入力される。
ここでは、局内伝送路34−1上に多重化される個々の
VPが各々にあらかじめ規定されたトラヒック特性に違
反しないように、セルのクラス別バッファからのセルの
引き抜き速度を制御する機能(VPシェイピング機能)
と各VP用のクラス別バッファからのセルの引き抜きを
上位クラスを優先的に行う機能(優先制御機能)をあわ
せもっている。各VPに対応した優先制御機能付き■P
シェイピング機能46がバッファから抜き出したセルは
、VP多重化機能47により局内伝送路34−1へ送信
される。ここで、複数のVPのセル流を局内伝送路34
−1へ多重化する際には異なる72間での優先制御は行
わずすべて平等に扱う。
VPが各々にあらかじめ規定されたトラヒック特性に違
反しないように、セルのクラス別バッファからのセルの
引き抜き速度を制御する機能(VPシェイピング機能)
と各VP用のクラス別バッファからのセルの引き抜きを
上位クラスを優先的に行う機能(優先制御機能)をあわ
せもっている。各VPに対応した優先制御機能付き■P
シェイピング機能46がバッファから抜き出したセルは
、VP多重化機能47により局内伝送路34−1へ送信
される。ここで、複数のVPのセル流を局内伝送路34
−1へ多重化する際には異なる72間での優先制御は行
わずすべて平等に扱う。
ここでは後述するように、VPの局内伝送路への割り当
ては72間の統計多重効果を見込まずに十分余裕をもっ
て行っているものとするため、VP多重化機能47では
優先制御を行わなくても品質劣化の少ない多重化が可能
である。なお、第4図の実施例では、VC交換ノードの
出力インタフェースにおけるVP毎のシェイピング制御
を行った場合の優先制御の実現方法を示したが、VPの
シェイピング制御を行わない場合も考えられ、その場合
には第4図からVP分離機能44、VP多重化機能47
を取り除き、優先制御機能付きVPシェイピング機能4
6を単なる優先制御機能(優先度の高いクラスのバッフ
ァから優先的にセルの送出を行う機能)に置き換えたも
のとして、出力インタフェース機能が構成されるであろ
う。
ては72間の統計多重効果を見込まずに十分余裕をもっ
て行っているものとするため、VP多重化機能47では
優先制御を行わなくても品質劣化の少ない多重化が可能
である。なお、第4図の実施例では、VC交換ノードの
出力インタフェースにおけるVP毎のシェイピング制御
を行った場合の優先制御の実現方法を示したが、VPの
シェイピング制御を行わない場合も考えられ、その場合
には第4図からVP分離機能44、VP多重化機能47
を取り除き、優先制御機能付きVPシェイピング機能4
6を単なる優先制御機能(優先度の高いクラスのバッフ
ァから優先的にセルの送出を行う機能)に置き換えたも
のとして、出力インタフェース機能が構成されるであろ
う。
第5図は、第3図におけるVP交換ノード3の加入者イ
ンタフェース部32または局内インタフェース部33−
1、あるいはVP交換ノード5の局内インタフェース部
33−4のトラヒック制御の観点から見た機能構成の一
例を示したものである。局内インタフェース部33−1
.33−4または加入者インタフェース部32は、入力
インタフェース機能51および出力インタフェース機能
52より構成される。入力インタフェース機能51は、
VC交換ノード4あるいは加入者から送信された各VP
のセル流があらかじめ規定された特性以内になっている
か否かを監視し、違反している場合にはそのセルを廃棄
するなどの処置を施すVPポリシング制御機能53を有
する。このVPボリシング機能は他のV−P交換ノード
とのインタフェースをとっている局間インタフェース部
には持たなくてもよい。出力インタフェース機能52は
、図からもわかるように優先制御やVPシェイピング制
御などのトラヒック制御に関する機能は特に持たない。
ンタフェース部32または局内インタフェース部33−
1、あるいはVP交換ノード5の局内インタフェース部
33−4のトラヒック制御の観点から見た機能構成の一
例を示したものである。局内インタフェース部33−1
.33−4または加入者インタフェース部32は、入力
インタフェース機能51および出力インタフェース機能
52より構成される。入力インタフェース機能51は、
VC交換ノード4あるいは加入者から送信された各VP
のセル流があらかじめ規定された特性以内になっている
か否かを監視し、違反している場合にはそのセルを廃棄
するなどの処置を施すVPポリシング制御機能53を有
する。このVPボリシング機能は他のV−P交換ノード
とのインタフェースをとっている局間インタフェース部
には持たなくてもよい。出力インタフェース機能52は
、図からもわかるように優先制御やVPシェイピング制
御などのトラヒック制御に関する機能は特に持たない。
これは、後述するようにVPの伝送路(局間1局内)へ
の割り当ては、統計多重化効果を考慮しないで十分な余
裕を持たせて行うことを前提としているため、出力イン
タフェース部でのセルの蓄積によるセル廃棄や遅延は十
分小さく押さえられると予想されることに起因している
。
の割り当ては、統計多重化効果を考慮しないで十分な余
裕を持たせて行うことを前提としているため、出力イン
タフェース部でのセルの蓄積によるセル廃棄や遅延は十
分小さく押さえられると予想されることに起因している
。
上述したポリシング制御機能とシェイピング制御機能の
基本動作をブロック図を用いて以下に説明する。第6図
は、ポリシング制御機能のブロック図を示したものであ
る。ここでは、VPまたはVCのトラヒック特性を表わ
すパラメータとしてピーク速度相当の特性を最小セル到
着時間間隔TOで、平均速度相当の特性をある一定の時
間T1内における最大到着セル数N1を用いた場合の例
を示す。図中、セルは太い矢印で示した方向に伝送され
るものとする。セルの到着が流量監視部61に通知され
ると、さらにセル流量監視部61内の最小セル到着時間
間隔監視部62とセルの個数カウンタ63へ通知される
。最小セル到着時間間隔監視部62には、VP毎または
VC毎の規定された最小セル到着時間間隔が記憶されて
いる。ここで、セルの到着が最小セル到着時間間隔監視
部62に通知されると、セルが入力されたことが制御部
64に伝えられ、制御部64がタイマ65を始動させる
。タイマ65値が0になる前に次のセルの到着が通知さ
れた場合には、このことが制御部64に伝えられ、制御
部64ではセル廃棄処理部66を動作させてこのセルを
廃棄させる。個数カウンタ63にセルの到着が通知され
ると、このことが制御部64に伝えられる。制御部64
ではタイマ67をこれと同時に始動させる。個数カウン
タ63では、メモリ68に記憶されている時間まで入力
セル数をカウントする。メモリ68に記憶されている時
間T1と対に記憶されている規定されたセル数N1を読
み出してこの入力されたセル数のカウント値との比較を
行う。この結果、入力されたセルのカウント数がメモリ
68に記憶されているセルの個数に到達したらそのこと
を制御部64に伝え、制御部64はセル廃棄処理部66
を動作させてこれ以降に到着したセルを廃棄させる。T
1時間経過するとタイマ値、セルのカウント数はリセッ
トされる。
基本動作をブロック図を用いて以下に説明する。第6図
は、ポリシング制御機能のブロック図を示したものであ
る。ここでは、VPまたはVCのトラヒック特性を表わ
すパラメータとしてピーク速度相当の特性を最小セル到
着時間間隔TOで、平均速度相当の特性をある一定の時
間T1内における最大到着セル数N1を用いた場合の例
を示す。図中、セルは太い矢印で示した方向に伝送され
るものとする。セルの到着が流量監視部61に通知され
ると、さらにセル流量監視部61内の最小セル到着時間
間隔監視部62とセルの個数カウンタ63へ通知される
。最小セル到着時間間隔監視部62には、VP毎または
VC毎の規定された最小セル到着時間間隔が記憶されて
いる。ここで、セルの到着が最小セル到着時間間隔監視
部62に通知されると、セルが入力されたことが制御部
64に伝えられ、制御部64がタイマ65を始動させる
。タイマ65値が0になる前に次のセルの到着が通知さ
れた場合には、このことが制御部64に伝えられ、制御
部64ではセル廃棄処理部66を動作させてこのセルを
廃棄させる。個数カウンタ63にセルの到着が通知され
ると、このことが制御部64に伝えられる。制御部64
ではタイマ67をこれと同時に始動させる。個数カウン
タ63では、メモリ68に記憶されている時間まで入力
セル数をカウントする。メモリ68に記憶されている時
間T1と対に記憶されている規定されたセル数N1を読
み出してこの入力されたセル数のカウント値との比較を
行う。この結果、入力されたセルのカウント数がメモリ
68に記憶されているセルの個数に到達したらそのこと
を制御部64に伝え、制御部64はセル廃棄処理部66
を動作させてこれ以降に到着したセルを廃棄させる。T
1時間経過するとタイマ値、セルのカウント数はリセッ
トされる。
以上がポリシング機能の基本動作であるが、これは監視
制御の対象がVCである場合(VC交換ノードの入力イ
ンタフェース部)の動作を説明したものである。後述す
るように、VCをVPに対して割り当てる場合にはVC
間の統計多重効果を考慮して行うことを前提としている
ためVCのトラヒック特性パラメータはピーク速度相当
のものと平均速度相当のものの両方を定義する必要があ
ると考えられる。したがって、ポリシングを行う際の監
視項目にもピーク速度および平均速度の両方に相当する
パラメータを監視する必要がある。
制御の対象がVCである場合(VC交換ノードの入力イ
ンタフェース部)の動作を説明したものである。後述す
るように、VCをVPに対して割り当てる場合にはVC
間の統計多重効果を考慮して行うことを前提としている
ためVCのトラヒック特性パラメータはピーク速度相当
のものと平均速度相当のものの両方を定義する必要があ
ると考えられる。したがって、ポリシングを行う際の監
視項目にもピーク速度および平均速度の両方に相当する
パラメータを監視する必要がある。
これに対して監視制御の対象がVPである場合(VP交
換ノードの入力インタフェース部)には、後述するよう
にVPは物理伝送路に対して72間の統計多重効果を期
待しないで最も安全側にたって行うことを前提としてい
るためVPのトラヒック特性パラメータはピーク速度相
当のものだけで十分であると考えられる。したがって、
ボリシング制御を行う際の監視項目もピーク速度相当の
バラメータのみでよいため、第6図におけるセルの個数
カウンタ63、メモリ68、タイマ67はVPボリシン
グ制御機能からは除去することができる。
換ノードの入力インタフェース部)には、後述するよう
にVPは物理伝送路に対して72間の統計多重効果を期
待しないで最も安全側にたって行うことを前提としてい
るためVPのトラヒック特性パラメータはピーク速度相
当のものだけで十分であると考えられる。したがって、
ボリシング制御を行う際の監視項目もピーク速度相当の
バラメータのみでよいため、第6図におけるセルの個数
カウンタ63、メモリ68、タイマ67はVPボリシン
グ制御機能からは除去することができる。
第7図は、第4図に示した優先制御機能付きVPシェイ
ピング制御機能のブロック構成図を示したものである。
ピング制御機能のブロック構成図を示したものである。
この機能ブロックは論理的にはVP毎に存在するもので
ある。セル送信制御11部71は、単位セル時間(物理
伝送路のペイロード容量をセル長で割った時間長)毎に
セル転送品質(例えば遅延時間揺らぎ)に関する優先ク
ラス別バッファに対して優先度の高いものから順にセル
の有無を調べ、バッファ内にセルが存在する場合には流
量監視部61に対してそれを通知する。流量監視[61
では上で説明したポリシング制御とまった(同じ動作に
より、その時刻にセルを送出してもVPに規定されたト
ラヒック特性に違反しないかどうかをチエツクし、その
結果をセル送信制御部71に通知する。後述するように
、VPは伝送路に対して統計多重効果を見積もらないで
安全サイドで割り当てるため、特性の表現パラメータは
VPシェイピングの場合には、ピーク速度相当のパラメ
ータ(最小セル到着間隔TOなど)のみでよい。セル送
信制御部71は、もし到着セルが規定されたパラメータ
に違反していると通知された場合にはその時刻にはVP
多重化機能47ヘセルを送信せず、次のセル時間で再び
流量監視部61に送信の可否を問い合わせる。そして違
反していないと判定された時点で初めてそのセルをVP
多重化機能47へ向けて送信することになる。そして、
次のセル時間から再びクラス別バッファのセルの有無の
チエツク、違反のチエツク等を繰り返す。
ある。セル送信制御11部71は、単位セル時間(物理
伝送路のペイロード容量をセル長で割った時間長)毎に
セル転送品質(例えば遅延時間揺らぎ)に関する優先ク
ラス別バッファに対して優先度の高いものから順にセル
の有無を調べ、バッファ内にセルが存在する場合には流
量監視部61に対してそれを通知する。流量監視[61
では上で説明したポリシング制御とまった(同じ動作に
より、その時刻にセルを送出してもVPに規定されたト
ラヒック特性に違反しないかどうかをチエツクし、その
結果をセル送信制御部71に通知する。後述するように
、VPは伝送路に対して統計多重効果を見積もらないで
安全サイドで割り当てるため、特性の表現パラメータは
VPシェイピングの場合には、ピーク速度相当のパラメ
ータ(最小セル到着間隔TOなど)のみでよい。セル送
信制御部71は、もし到着セルが規定されたパラメータ
に違反していると通知された場合にはその時刻にはVP
多重化機能47ヘセルを送信せず、次のセル時間で再び
流量監視部61に送信の可否を問い合わせる。そして違
反していないと判定された時点で初めてそのセルをVP
多重化機能47へ向けて送信することになる。そして、
次のセル時間から再びクラス別バッファのセルの有無の
チエツク、違反のチエツク等を繰り返す。
なお、シェイピング制御機能に関しては、第1図のVC
交換ノード4(および4−)におけるVPシェイピング
機能についてのみ述べたが、ATM構内網として位置付
けられるVC交換ノー ド2(および2′)においては
、VPシェイピング制御機能に加えてVC単位のシェイ
ピング制御機能も持つ可能性がある。これは、ユーザの
設備である■C交換ノード2が公衆ATM通信網8へ向
けてセル流を送信する際に、公衆ATM通信網内のVP
交換ノード3で行われるVPポリシング制御およびVC
交換ノード4で行われるVCポリシング制御によりセル
が廃棄されることを未然に防ぐために、各■PおよびV
Cにあらかじめ規定されたトラヒックパラメータを守る
ようにする必要があるためである。ここで行う■Pシェ
イピング制御機能については第7図に示したものとまっ
たく同じ方法で実現すればよいが、VCシェイピング制
御機能については各VCはVPの場合と異なりピーク速
度相当の特性以外に平均速度相当の特性も定義されてい
る必要があるため、シェイピング機能のパラメータとし
てもこれら2種類のパラメータを用いる必要がある。
交換ノード4(および4−)におけるVPシェイピング
機能についてのみ述べたが、ATM構内網として位置付
けられるVC交換ノー ド2(および2′)においては
、VPシェイピング制御機能に加えてVC単位のシェイ
ピング制御機能も持つ可能性がある。これは、ユーザの
設備である■C交換ノード2が公衆ATM通信網8へ向
けてセル流を送信する際に、公衆ATM通信網内のVP
交換ノード3で行われるVPポリシング制御およびVC
交換ノード4で行われるVCポリシング制御によりセル
が廃棄されることを未然に防ぐために、各■PおよびV
Cにあらかじめ規定されたトラヒックパラメータを守る
ようにする必要があるためである。ここで行う■Pシェ
イピング制御機能については第7図に示したものとまっ
たく同じ方法で実現すればよいが、VCシェイピング制
御機能については各VCはVPの場合と異なりピーク速
度相当の特性以外に平均速度相当の特性も定義されてい
る必要があるため、シェイピング機能のパラメータとし
てもこれら2種類のパラメータを用いる必要がある。
これまで述べてきたように本発明では、VP交換ノード
は物理伝送路リソースの利用効率よりは処理および制御
の簡素化を重視し、VC交換ノードは優先制御等を行う
ことによりVPリソースの利用効率の向上を図ることを
前提としている。したがって、帯域の割り当て制御につ
いてもVP交換ノードとVC交換ノードとではその方法
が異なる。VP交換ノードにおけるVPの物理伝送路(
局内、局間、加入者)への割り当ては、VP交換ノード
内(例えば出力インタフェース部)で優先制御などの特
別な処理を行わなくてもすべてのセル流に対して統一的
に高いセル転送品質が保証されるように、余裕を持って
行う。これは例えば、ある伝送路へ多重化されるVPの
各々に規定されたピーク速度の和が、伝送路の速度以内
であり、かつ、出力バッファ形のスイッチの場合には入
力インタフェースの本数分のバッファが出力部に少なく
とも存在することなどの条件を満たすことに対応する。
は物理伝送路リソースの利用効率よりは処理および制御
の簡素化を重視し、VC交換ノードは優先制御等を行う
ことによりVPリソースの利用効率の向上を図ることを
前提としている。したがって、帯域の割り当て制御につ
いてもVP交換ノードとVC交換ノードとではその方法
が異なる。VP交換ノードにおけるVPの物理伝送路(
局内、局間、加入者)への割り当ては、VP交換ノード
内(例えば出力インタフェース部)で優先制御などの特
別な処理を行わなくてもすべてのセル流に対して統一的
に高いセル転送品質が保証されるように、余裕を持って
行う。これは例えば、ある伝送路へ多重化されるVPの
各々に規定されたピーク速度の和が、伝送路の速度以内
であり、かつ、出力バッファ形のスイッチの場合には入
力インタフェースの本数分のバッファが出力部に少なく
とも存在することなどの条件を満たすことに対応する。
VPに対して規定するパラメータも平均速度などの統計
的な特性は用いずに、ピーク速度相当のものだけを用い
、統計多重効果は期待しない。一方、VC交換ノードに
おけるVCのVPへの割り当ては、VC間の統計多重効
果を考慮し、かつ実際のセル転送中に異なる品質クラス
のVC間の優先制御を行うことを考慮して、各クラスの
VCの要求品質を満たせる範囲でできるだけ高効率でV
Pを運用できるように行う。■C間の統計多重効果を考
慮した帯域の割り当て方法には例えば、特開平2−10
402があげられる。
的な特性は用いずに、ピーク速度相当のものだけを用い
、統計多重効果は期待しない。一方、VC交換ノードに
おけるVCのVPへの割り当ては、VC間の統計多重効
果を考慮し、かつ実際のセル転送中に異なる品質クラス
のVC間の優先制御を行うことを考慮して、各クラスの
VCの要求品質を満たせる範囲でできるだけ高効率でV
Pを運用できるように行う。■C間の統計多重効果を考
慮した帯域の割り当て方法には例えば、特開平2−10
402があげられる。
[発明の効果]
以上詳述してきたように、本発明によれば、VC交換ノ
ードではセルの転送に関する優先制御を行い、VP交換
ノードではすべてのセルを同一に扱い優先制御は行わな
い。そして帯域の割り当ても、VP交換ノードでのVP
の伝送路への割り当ては統計多重効果を期待せずに十分
安全側に立って行い、一方VC交換ノードにおけるVC
のVPへの割り当ては統計多重効果をできるだけ見積も
って効率を向上できるように行っている。したがって、
端子コストの比較的高任なVC交換ノードのリソースを
高効率に運用できる可能性があり、一方VP交換ノード
はセル転送処理の簡素化によるよりいっそうの低コスト
化を実現できる可能性がある。
ードではセルの転送に関する優先制御を行い、VP交換
ノードではすべてのセルを同一に扱い優先制御は行わな
い。そして帯域の割り当ても、VP交換ノードでのVP
の伝送路への割り当ては統計多重効果を期待せずに十分
安全側に立って行い、一方VC交換ノードにおけるVC
のVPへの割り当ては統計多重効果をできるだけ見積も
って効率を向上できるように行っている。したがって、
端子コストの比較的高任なVC交換ノードのリソースを
高効率に運用できる可能性があり、一方VP交換ノード
はセル転送処理の簡素化によるよりいっそうの低コスト
化を実現できる可能性がある。
また、VP交換ノードにおけるVPのポリシング制御、
VC交換ノードにおけるVCのボリシング制御とVP/
VCのシェイピング制御を行う際に、VPのポリシング
およびシェイピング制御はピーク速度に相当する特性の
みを監視および整形し、VCのボリシングおよびシェイ
ピング制御はピーク速度および平均速度に相当する特性
を監視および整形している。したがって、VP交換ノー
ドおよびVC交換ノードにおけるボリシング制御、シェ
イピング制御機能を必要最低限のハードウェアで実現す
ることができる。
VC交換ノードにおけるVCのボリシング制御とVP/
VCのシェイピング制御を行う際に、VPのポリシング
およびシェイピング制御はピーク速度に相当する特性の
みを監視および整形し、VCのボリシングおよびシェイ
ピング制御はピーク速度および平均速度に相当する特性
を監視および整形している。したがって、VP交換ノー
ドおよびVC交換ノードにおけるボリシング制御、シェ
イピング制御機能を必要最低限のハードウェアで実現す
ることができる。
第1図は、本発明のATV通信網の一例を示した図、第
2図は、ATMセルフオーマットを示した図、第3図は
、VC交換ノードおよびVP交換ノードの機能構成例を
示した図、第4v!Jは、VC交換ノードの局内インタ
フェース部のトラヒック制御の観点からみた機能構成の
一例を示した図。 第5図は、VP交換ノードの加入者インタフェース部ま
たは局内インタフェース部またはVP交換ノードの局内
インタフェース部のトラヒック制御の観点からみた機能
構成の一例を示した図、第6図は、ボリシング制御機能
のブロック構成例を示した図、第7図は、優先制御機能
付きVPシェイピング制御機能のブロック構成例を示し
た図である。
2図は、ATMセルフオーマットを示した図、第3図は
、VC交換ノードおよびVP交換ノードの機能構成例を
示した図、第4v!Jは、VC交換ノードの局内インタ
フェース部のトラヒック制御の観点からみた機能構成の
一例を示した図。 第5図は、VP交換ノードの加入者インタフェース部ま
たは局内インタフェース部またはVP交換ノードの局内
インタフェース部のトラヒック制御の観点からみた機能
構成の一例を示した図、第6図は、ボリシング制御機能
のブロック構成例を示した図、第7図は、優先制御機能
付きVPシェイピング制御機能のブロック構成例を示し
た図である。
Claims (4)
- (1)バーチャルパス(VP)単位の交換処理を行うと
ともに物理伝送路へのVPの多重・分離を行うVP交換
ノードと、バーチャルチャネル(VC)単位の交換処理
を行うとともにVPへのVCの多重・分離を行うVC交
換ノードの2種類のノードから構成されるATM通信網
において、VP交換ノードでは異なるVP間のセルの転
送に関する優先制御は行わずすべてのVPを同等に扱い
、VC交換ノードでは異なるVC間のセルの転送に関す
る優先制御を行うことにより異なるセル転送品質を実現
することを特徴とするATM通信システム。 - (2)VP交換ノードにおけるVPの物理伝送路への割
り当て制御はひとつの物理伝送路内における複数のVP
間の統計的多重化効果を見込まないで行い、VC交換ノ
ードにおけるVCのVPへの割り当て制御はひとつのV
P内における複数のVC間の統計的多重化効果を見込ん
で行うことを特徴とする請求項(1)に記載のATM通
信システム。 - (3)VP交換ノード内でVP毎の入力セル流があらか
じめ規定された特性以内になっているか否かを監視する
ポリシング制御を行う際に、各VPの入力セル流のピー
ク速度に相当する特性のみを監視し、VC交換ノード内
のVC毎の入力セル流があらかじめ規定された特性以内
になっているか否かを監視するポリシング制御を行う際
に、各VCの入力セル流のピーク速度に相当する特性お
よび平均速度に相当する特性を監視することを特徴とす
る請求項(1)に記載のATM通信システム。 - (4)VC交換ノードにおいてVC毎あるいはVP毎の
出力セル流をあらかじめ規定された特性以内におさまる
ようにトラヒックの整形(シェイピング制御)を行う際
に、各VCの出力セル流はピーク速度に相当する特性お
よび平均速度に相当する特性を整形し、各VPの出力セ
ル流はピーク適度に相当する特性のみを整形することを
特徴とする請求項(1)に記載のATM通信システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2251835A JPH04132434A (ja) | 1990-09-25 | 1990-09-25 | Atm通信システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2251835A JPH04132434A (ja) | 1990-09-25 | 1990-09-25 | Atm通信システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04132434A true JPH04132434A (ja) | 1992-05-06 |
Family
ID=17228638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2251835A Pending JPH04132434A (ja) | 1990-09-25 | 1990-09-25 | Atm通信システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04132434A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08163145A (ja) * | 1994-12-08 | 1996-06-21 | Nec Corp | Atm交換機のトラフィックシェーピング方法とその装置 |
-
1990
- 1990-09-25 JP JP2251835A patent/JPH04132434A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08163145A (ja) * | 1994-12-08 | 1996-06-21 | Nec Corp | Atm交換機のトラフィックシェーピング方法とその装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6687228B1 (en) | Method and system in a packet switching network for dynamically sharing the bandwidth of a virtual path connection among different types of connections | |
US6690678B1 (en) | Method and system in a packet switching network for dynamically adjusting the bandwidth of a continuous bit rate virtual path connection according to the network load | |
US6594265B1 (en) | Method and system in an asynchronous transfer mode (ATM) network for providing an available bit rate interface to a continuous bit rate virtual path connection with adjustable bandwidth | |
USRE41970E1 (en) | Method for the control of flows within an ATM switch with distributed architecture | |
US5453981A (en) | Method of controlling communication network incorporating virtual channels exchange nodes and virtual paths exchange nodes | |
US6438106B1 (en) | Inter-class schedulers utilizing statistical priority guaranteed queuing and generic cell-rate algorithm priority guaranteed queuing | |
US6038217A (en) | Rate shaping in per-flow output queued routing mechanisms for available bit rate (ABR) service in networks having segmented ABR control loops | |
Kim et al. | ATM network: goals and challenges | |
US6643293B1 (en) | Virtual connection shaping with hierarchial arbitration | |
CA2246514C (en) | Virtual path shaping | |
WO2000076153A1 (en) | Method and system for allocating bandwidth and buffer resources to constant bit rate (cbr) traffic | |
US7508761B2 (en) | Method, communication arrangement, and communication device for transmitting message cells via a packet-oriented communication network | |
US7088724B2 (en) | Communication system interfacing control of quality of service (QOS) of asynchronous transfer mode (ATM) and internet protocol (IP) | |
US5956322A (en) | Phantom flow control method and apparatus | |
EP0817433A2 (en) | Packet switched communication system and traffic shaping process | |
US5978357A (en) | Phantom flow control method and apparatus with improved stability | |
Briem et al. | Traffic management for an ATM switch with per-VC queuing: Concept and implementation | |
Chan et al. | Fair packet discarding for controlling ABR traffic in ATM networks | |
US6430189B1 (en) | Internal traffic in a telecommunications node | |
JPH04151933A (ja) | 通信網制御方式 | |
WO1998037730A1 (en) | Resource reservation in atm networks | |
Lee et al. | Improved dynamic weighted cell scheduling algorithm based on Earliest Deadline First scheme for various traffics of ATM switch | |
JPH04132434A (ja) | Atm通信システム | |
Zukerman et al. | Fairness in ATM networks | |
Bonjour et al. | Design and applications of ATM LAN/WAN adapters |