JPH04130649A - Method of producing and testing integrated circuit - Google Patents

Method of producing and testing integrated circuit

Info

Publication number
JPH04130649A
JPH04130649A JP25251990A JP25251990A JPH04130649A JP H04130649 A JPH04130649 A JP H04130649A JP 25251990 A JP25251990 A JP 25251990A JP 25251990 A JP25251990 A JP 25251990A JP H04130649 A JPH04130649 A JP H04130649A
Authority
JP
Japan
Prior art keywords
circuit
cut
protection element
integrated circuit
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25251990A
Other languages
Japanese (ja)
Inventor
Takashi Iwai
崇 岩井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP25251990A priority Critical patent/JPH04130649A/en
Publication of JPH04130649A publication Critical patent/JPH04130649A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To shorten a developing period from the designing to the production by providing wiring whose energizing path is cut by a cut part provided through a mask layer and is mainly constituted by a protecting element. CONSTITUTION:Wiring 4, whose energizing path is cut by a cut part 6 provided through a mask layer and is mainly constituted by a protecting element 3, is provided. Since the cut of the energizing path of the wiring 4 is carried out only through the mask layer, the final selection of the protecting element can be well performed by the final step at which the characteristic of an internal circuit is confirmed and the internal circuits and circuit parts can be independently tested. Since the mask layer for the wiring cut is a simple layer which can be produced easily in a short time, a period required for the development from the designing to the product delivery is permitted to be short.

Description

【発明の詳細な説明】 [概要] 集積回路に関し。[Detailed description of the invention] [overview] Regarding integrated circuits.

回路設計から製品化までの所要期間の短縮化と信頼性の
維持とを目的とし。
The purpose is to shorten the time required from circuit design to commercialization and maintain reliability.

マスク層を介して作られたカット部によって通電路を遮
断され、主として保護素子から構成される配線部分を備
えるように。
The current-carrying path is interrupted by a cut portion made through the mask layer, and the wiring portion is mainly composed of a protection element.

又は、主として保護素子又は保護素子バイパス経路から
構成されており、マスク層を介して作られたカット部に
よって少くとも一つが選択的に通電路を遮断される複数
の回路部分を備えるように構成する。
Alternatively, it is configured to include a plurality of circuit parts that are mainly composed of a protection element or a protection element bypass path, and at least one of which is selectively cut off from the current-carrying path by a cut portion made through a mask layer. .

[産業上の利用分野1 本発明は、集積回路、並びにその製造方法及び試験方法
に関し、特にこの集積回路、並びにその製造方法及び試
験方法は、入出力端子部における内部回路の保護素子の
選定に好適である。
[Industrial Application Field 1] The present invention relates to an integrated circuit, and its manufacturing method and testing method. In particular, this integrated circuit, its manufacturing method, and testing method are applicable to the selection of protection elements for internal circuits in input/output terminal sections. suitable.

集積回路では、一般に回路素子及び配線は。In integrated circuits, circuit elements and wiring are generally

マスクを介してウェハー上に転写されたマスクパターン
に従って各チップに配列され、これによって所望の集積
回路が製作される。マスクパターンは、近年のチップ面
積の縮小化のため線幅がきわめて狭くなっており、この
製作にあたっては多大な労力と長時間とを必要とする。
Each chip is arranged according to a mask pattern transferred onto a wafer through a mask, thereby manufacturing a desired integrated circuit. The line width of the mask pattern has become extremely narrow due to the recent reduction in chip area, and its production requires a great deal of labor and time.

[従来技術] 集積回路を新規に開発するにあたっては、設計段階にお
いて必ずしも当初から全てに亘って確定できない場合が
ある。このような例として、入出力端子部において内部
回路を静電気等から保護するための保護素子として使用
される抵抗、ダイオード又はダイオードと同様な目的で
使用されるトランジスタ等が挙げられる。保護素子が確
定できないのは1例えば入出力端子部にあっては。
[Prior Art] When developing a new integrated circuit, it may not be possible to determine everything from the beginning at the design stage. Examples of such a resistor include a resistor used as a protection element for protecting an internal circuit from static electricity or the like in an input/output terminal section, a diode, or a transistor used for the same purpose as a diode. For example, the protection element cannot be determined at the input/output terminal section.

その保護素子の種類及び定格等は、保護されるべき内部
回路の特性との関係から定まるものであるが、内部回路
自体が多数の回路素子・配線部分から構成されるため、
設計段階ではその特性が明確にできないためである。
The type and rating of the protection element are determined by the relationship with the characteristics of the internal circuit to be protected, but since the internal circuit itself is composed of many circuit elements and wiring sections,
This is because its characteristics cannot be clearly defined at the design stage.

上記理由のため、保護素子は設計段階では一其経験的に
選定されることが多く、このようにして選定された保護
素子を有する集積回路では、製造プロセスを経て実際に
試作品として出来上った集積回路について、集積回路で
一般的に行われる静電気耐圧試験によって、静電気耐圧
値が測定される。この静電気耐圧値が初期の期待値に達
しない場合には、再び設計に戻されて保護素子の選定見
直しが行われ、再選定された保護素子を備える集積回路
によって、再度マスクパターンの製作を含む製造プロセ
スが実施される。このようにして、所望の性能が発揮で
きるまで繰返しトライアンドレビューが行われる。
For the above reasons, protection elements are often selected empirically at the design stage, and integrated circuits with protection elements selected in this way are not actually completed as prototypes through the manufacturing process. The electrostatic withstand voltage value of the integrated circuit is measured by an electrostatic withstand voltage test that is commonly performed on integrated circuits. If this electrostatic withstand voltage value does not reach the initial expected value, the design is returned to and the protection element selection is reviewed, and the mask pattern is fabricated again using the integrated circuit equipped with the reselected protection element. A manufacturing process is carried out. In this way, trial and review is repeated until the desired performance is achieved.

[発明が解決しようとする課題] 近年の製品ライフサイクルの短縮化に伴い、新規製品の
開発にあたってはますます迅速性が要求され、設計から
試作、試験及び製品化までの間に迅速でかつフレキシブ
ルな対応が望まれるようになってきた。しかし保a素子
の選定に際して従来のトライアンドレビュ一方式を採用
すると、長時間を要するマスクパターンの製作等を繰返
し行うこととなり、迅速性及びフレキシブルな対応に関
する要求を満たすことができないという問題がある。
[Problems to be solved by the invention] With the shortening of product life cycles in recent years, there is an increasing need for speed in the development of new products. There is a growing need for a more effective response. However, if the conventional trial-and-review method is used to select an a-container element, the process of manufacturing a mask pattern, etc., which takes a long time, will be repeated, and there is a problem in that it is not possible to meet the demands for promptness and flexible response. .

また、別の集積回路の将来の製品化における設計データ
入手のために、内部回路と保護素子の特性を個別に測定
したい場合があり、この場合多数個の同種類の集積回路
の内部回路又は保護素子を全て遮断できれば便宜である
が、従来の集積回路の場合、製品にこのような配慮がな
されていないため、夫々を別に製作しなければならない
という問題もある。
In addition, in order to obtain design data for future commercialization of other integrated circuits, there may be cases where it is desired to measure the characteristics of internal circuits and protection elements individually. It would be convenient if all the elements could be shut off, but in the case of conventional integrated circuits, this kind of consideration is not taken into consideration in the product, so there is a problem in that each element must be manufactured separately.

本発明は、集積回路の特に保護素子の選定についての上
記問題を解決し、設計から製品化までの間の開発期間の
短縮が可能で、信頼性も高くかつ量産性の高い集積回路
の提供を目的とする。
The present invention solves the above-mentioned problems regarding the selection of protection elements in integrated circuits, and provides integrated circuits that can shorten the development period from design to commercialization, are highly reliable, and are highly mass-producible. purpose.

更に本発明は、同様に新規製品の開発期間の短縮化に対
応可能で、信頼性も高く且つ量産性の高い集積回路の製
造方法及び試験方法の提供をも目的とする。
A further object of the present invention is to provide a method for manufacturing and testing an integrated circuit, which is also capable of shortening the development period for new products, has high reliability, and is highly mass-producible.

[課題を解決するための手段] 第1図は本発明の集積回路の原理図である。同図におい
て2はこの集積回路の内部回路、3は保護素子、4は通
電路を遮断された配線部分、6はカット部、6Aはカッ
ト部として使用可能な部分である。
[Means for Solving the Problems] FIG. 1 is a diagram showing the principle of an integrated circuit according to the present invention. In the figure, 2 is an internal circuit of this integrated circuit, 3 is a protection element, 4 is a wiring portion whose current path is cut off, 6 is a cut portion, and 6A is a portion that can be used as a cut portion.

前記目的を達成するため1本発明の集積回路では、マス
ク層を介して作られたカット部6によって通電路を遮断
され、主として保護素子3から構成される配線部分4を
備えるように構成する。
In order to achieve the above-mentioned object, the integrated circuit of the present invention is configured to include a wiring portion 4 mainly composed of a protection element 3, in which a current-carrying path is interrupted by a cut portion 6 made through a mask layer.

この原理図に示した集積回路の場合、試作品段階におい
て一種類の集積回路として製作された試作品について2
 レーザ等を介してカット部6又はカット部として使用
可能な部分6Aのいずれかで通電路を遮断して、又はカ
ット部なしの全体について、夫々試験を行う。試験の結
果良好が確認された集積回路を製作するために、最終製
品を製作する時点で追加されるマスクパターンを介して
カット部6を作り通電路を遮断する。このため回路素子
として不要となった保護素子3は内部回路に接続される
ことなく残される。
In the case of the integrated circuit shown in this principle diagram, 2.
The test is conducted by cutting off the energizing path using a laser or the like at either the cut portion 6 or the portion 6A that can be used as the cut portion, or by testing the entire portion without the cut portion. In order to manufacture an integrated circuit that has been confirmed to be good as a result of the test, a cut portion 6 is made through a mask pattern that is added at the time of manufacturing the final product to interrupt the current-carrying path. Therefore, the protection element 3 that is no longer needed as a circuit element is left without being connected to the internal circuit.

また、上記目的の他に、これら試験データは別の集積回
路の製品化のためのデータとして残される。この場合に
は、該データ収集のために内部回路又は保護素子を個別
に製作する必要がない。
In addition to the above purpose, these test data are left as data for commercializing another integrated circuit. In this case, there is no need to separately fabricate internal circuits or protection elements for the data collection.

第2図の本発明の集積回路の一実施例にて示したように
2本発明の集積回路の試験方法では、所定の機能を有す
る内部回路(2)と。
As shown in the embodiment of the integrated circuit of the present invention in FIG. 2, in the integrated circuit testing method of the present invention, two internal circuits (2) having a predetermined function are used.

該内部回路(2)と接続して該内部回路(2)を保護す
るための回路部分であって、保護素子又は保護素子バイ
パス経路を含み9通電路により互いに並列に接続された
性能の異なる複数の回路部分(41〜44.81〜83
)とを存する集積回路を形成し。
A circuit part for connecting with the internal circuit (2) to protect the internal circuit (2), including a protection element or a protection element bypass path, and connected in parallel to each other by nine current-carrying paths, each having a different performance. circuit part (41-44.81-83
) to form an integrated circuit consisting of

前記通電路を選択的に遮断することにより、該回路部分
の該内部回路(2)に対する適性試験を行なうように構
成する。
By selectively cutting off the energizing path, a suitability test for the internal circuit (2) of the circuit portion is performed.

更に本発明の集積回路の製造方法では、所定の機能を有
する内部回路(2)と。
Furthermore, in the integrated circuit manufacturing method of the present invention, an internal circuit (2) having a predetermined function.

該内部回路(2)と通電路により接続して該内部回路(
2)を保護するための回路部分であって、保護素子又は
保護素子バイパス経路を含む回路部分(41〜44.8
1〜83)とを形成した後。
The internal circuit (2) is connected to the internal circuit (2) by a current-carrying path.
2), which includes a protection element or a protection element bypass path (41 to 44.8
1 to 83).

マスクを介して作られたカット部によって該通電路を遮
断する工程を含むように構成する。
The method is configured to include a step of interrupting the current-carrying path by a cut portion made through a mask.

従来、試験等で発見された不具合いをなくすための配線
変更に際して、最終製品が完成した段階において不要配
線をレーザ等により他の回路部分から切離す等の冗長配
線の例が知られている。しかし1本発明の集積回路及び
その製造方法では。
Conventionally, when wiring is changed to eliminate defects found during testing, etc., an example of redundant wiring is known, such as separating unnecessary wiring from other circuit parts using a laser or the like when the final product is completed. However, in the integrated circuit and manufacturing method thereof of the present invention.

設計段階で選択的に通電路を遮断する配線部分を予め想
定しくかつ試作して試験を行い)、製品段階では不要と
なる配線部分を、マスク層を介して作られたカット部に
よって通電路を遮断する構成を採用しているので、冗長
回路の例とは異なり。
At the design stage, we test wiring parts that will selectively interrupt current-carrying paths in advance), and at the product stage, we cut unnecessary wiring parts to cut off current-carrying paths through the mask layer. Unlike the example of a redundant circuit, it uses a configuration that shuts off the circuit.

製品としての信頼性に欠ける等の問題がなく、また量産
性に欠けることもない。なおマスク層を介してのカット
部(ないしカットしない場合にもその特定部)は、マス
ク容易な部位ないしは層に配設することが好ましい。
There are no problems such as lack of reliability as a product, and there is no lack of mass production. Note that it is preferable that the cut portion through the mask layer (or its specific portion even if no cut is made) be provided in a region or layer that can be easily masked.

[作用] 本発明の集積回路では、マスク層を介して作られるカッ
ト部6によって通電路を遮断され、主として保護素子3
から構成される配線部分4を備えており、配線部分4の
通電路遮断は単にマスク層を介して行うことができるた
め、保護素子の最終選定は内部回路の特性が確定できる
最終段階までに行うことで足り、或いは各内部回路及び
回路部分を単独で試験することが可能となり、配線カッ
トのためのマスク層は、簡単なもので済み短時間に且つ
容易に製作できるので、設計から製品出荷までの開発所
要期間が短かくて済む。
[Function] In the integrated circuit of the present invention, the current-carrying path is interrupted by the cut portion 6 made through the mask layer, and the protective element 3 is
Since the current-carrying path of the wiring portion 4 can be cut off simply through the mask layer, the final selection of the protective element should be made at the final stage when the characteristics of the internal circuit can be determined. Or each internal circuit and circuit part can be tested individually, and the mask layer for cutting wiring can be simple and can be manufactured in a short time and easily, so it can be easily manufactured from design to product shipment. The development period required is short.

また本発明の集積回路の製造方法では、最終製品におけ
る通電路遮断のために試作品の試験後製造工程において
追加されるマスクパターンは、簡単な配線カット用のマ
スクパターンのみで済み。
Further, in the integrated circuit manufacturing method of the present invention, the mask pattern added in the manufacturing process after testing the prototype in order to interrupt the current-carrying path in the final product is only a simple mask pattern for cutting wiring.

他のマスクはそのまま使用できるので、保護素子の選定
に際してトライアンドレビューを繰り返す必要がないた
め、設計から製品出荷までの期間が短縮できる。
Since other masks can be used as is, there is no need to repeat trial and review when selecting a protective element, and the period from design to product shipment can be shortened.

更に1本発明の集積回路の試験方法では、同一品として
製作された多数の集積回路について試験に先立って必要
でない配線部分の通電路を予め選択的に遮断するのみで
(或いは必要に応じ遮断を施さない場合も含め)、設計
段階で想定された全ての保護素子の場合について並行し
て回路試験を行うことができ、トライアンドレビューを
縁り返す必要がないため試験期間が短縮できる。
Furthermore, in the integrated circuit testing method of the present invention, prior to testing a large number of integrated circuits manufactured as the same product, the conductive paths of unnecessary wiring portions are only selectively cut off (or cut off as necessary). It is possible to perform circuit tests in parallel for all cases of protection elements assumed at the design stage (including cases where protection elements are not applied), and the test period can be shortened because there is no need to repeat trial and review.

また、一つの集積回路に多数の内部回路を含み、夫々対
応した保護素子を配設する場合には。
Also, when one integrated circuit includes a large number of internal circuits and a corresponding protection element is provided for each one.

本発明の利点はさらに顕著になる。ある内部回路(21
)に属する保護素子(3+)、他のいくつかの内部回路
(22・・・2n)に属する夫々の保護素子(32・・
・3.)等について同様なことが成立するからである。
The advantages of the invention become even more pronounced. An internal circuit (21
), and each protection element (32...2n) belonging to some other internal circuits (22...2n).
・3. ), etc., the same thing holds true.

[実施例] 図面に基いて本発明をさらに説明する。第2図は1本発
明の第一の実施例の集積回路、並びに本発明の第一の実
施例の集積回路の製造・試験方法で、製造され或いは試
験される集積回路の回路略図である。同図においてこの
集積回路20は、互いに異なる種類又は異なる定格値を
有する保護素子31〜34を夫々含む四つの回路部分4
1〜44を備えている。四つの回路部分は、互いに並列
に接続され又はカット予定部61〜68のいずれかを介
して選択的に切離し可能であり、従って各回路部分41
〜44は、内部回路2に対して並列に接続されるか或い
はカット予定部61〜68のいずれかを介して選択的に
切離されるかして集積回路内に配設されている。場合に
よっては、全ての保護素子が不要として内部回路2から
カット部を介して切離される。
[Example] The present invention will be further explained based on the drawings. FIG. 2 is a schematic circuit diagram of an integrated circuit according to a first embodiment of the present invention and an integrated circuit manufactured or tested by the method for manufacturing and testing an integrated circuit according to the first embodiment of the present invention. In the figure, this integrated circuit 20 has four circuit parts 4 each including protection elements 31 to 34 of different types or different rated values.
1 to 44. The four circuit portions are connected in parallel to each other or can be selectively disconnected via any of the cut portions 61 to 68, so that each circuit portion 41
.about.44 are arranged in the integrated circuit so as to be connected in parallel to the internal circuit 2 or selectively disconnected via any of the cut portions 61 to 68. In some cases, all the protection elements are deemed unnecessary and are separated from the internal circuit 2 via the cut portion.

回路部分41〜44は、夫々のカット予定部61〜B8
において、集積回路の内部回路2から切離しできるよう
に設計段階で考慮される。即ち、このカット予定部61
−Hを含む配線又はこれに隣接する配線は1例えば配線
層として最上部の層に配することで容易に通電路遮断乃
至は切離しができる。
The circuit portions 41 to 44 are cut in the respective cut portions 61 to B8.
In this case, it is taken into consideration at the design stage that it can be separated from the internal circuit 2 of the integrated circuit. That is, this cut scheduled portion 61
The wiring containing -H or the wiring adjacent thereto can be easily interrupted or separated by placing it in the uppermost layer, for example, as a wiring layer.

通常の場合、製品としての集積回路では1例えば予め想
定された保護素子を含む四つの回路部分41〜44の内
、現実に内部回路2の静電気保護に最も適した保護素子
を含む一つの回路部分のみが。
Normally, in an integrated circuit as a product, one of the four circuit parts 41 to 44 containing a pre-imagined protection element is one circuit part that actually contains the protection element most suitable for electrostatic protection of the internal circuit 2. Only.

そのまま入出力回路の配線5.5′に接続されたまま残
される。他の三つの回路部分は、最終製品の製作にあた
って追加された一枚の簡単なカット用マスク層を介して
作られるカット部によって通電路が遮断される配線部分
として構成される。内部回路2の保護のために選択され
るべき保護素子31〜34の種類又は定格値は、最終製
品となる前の試験段階において例えば、静電気耐圧試験
での測定結果で決定される。
It remains connected to the wiring 5.5' of the input/output circuit. The other three circuit parts are configured as wiring parts whose current-carrying paths are cut off by cuts made through one simple cutting mask layer added during the manufacture of the final product. The types or rated values of the protective elements 31 to 34 to be selected for protecting the internal circuit 2 are determined, for example, from the measurement results of an electrostatic withstand voltage test at a testing stage before the final product is manufactured.

試作品の試験段階においては、最終製品においてカット
部となり得るカット予定部61〜68は9通常の配線の
一部として製作されているので、全く同じ試作品として
作られた集積回路の夫々について、必要に応じてレーザ
等を介して互いに異なるカット予定部61〜68におい
て実際に配線の切離しを行うことで保護素子の選択を行
い、夫々について静電気耐圧試験を介して耐圧値の測定
を行う。
During the testing stage of the prototype, the planned cut parts 61 to 68, which can become cut parts in the final product, are manufactured as part of normal wiring, so for each integrated circuit made as the exact same prototype, If necessary, the protective elements are selected by actually separating the wiring at different cut areas 61 to 68 using a laser or the like, and the withstand voltage value of each is measured through an electrostatic withstand voltage test.

84図は静電気耐圧試験回路の略図である。同図におい
て試験回路はバッテリV、コンデンサC及びスイッチS
1.S2から成り、スイッチS1を閉じて所定容量を有
するコンデンサCを所定の電圧に充電した後、スイッチ
S1を開いてスイッチS2を閉じ、集積回路に対してコ
ンデンサ電圧を印加して耐圧を調べるものである。内部
回路2に対して最適の保護素子がこの測定によって選定
されると、′i4定結定結基いて、最終製品には不必要
な配線の切離しを行うカット部を作るためのカット用マ
スク層が新に製作される。
Figure 84 is a schematic diagram of the electrostatic withstand voltage test circuit. In the same figure, the test circuit includes a battery V, a capacitor C, and a switch S.
1. After closing switch S1 and charging a capacitor C having a predetermined capacity to a predetermined voltage, switch S1 is opened and switch S2 is closed, and the capacitor voltage is applied to the integrated circuit to check the withstand voltage. be. Once the most suitable protection element for the internal circuit 2 is selected through this measurement, a cutting mask layer is added to the final product to create a cut section for disconnecting unnecessary wiring. will be newly manufactured.

従って最終製品においては、カット予定部81〜BBの
いずれかに−おいてカット用マスク層を介して作られた
一対以上のカット部において回路部分41〜44の切離
しが行われる。この方法によって切離された配線部分は
、従来の冗長回路で採用されるレーザ等による切離しと
は異なり、レーザ等で内部回路部分を損傷することや、
製品となった後切離し部分が熱の影響等によって再び内
部回路部分に接続される等の悪影響を生ずる恐れがない
ので、切離しの信頼性がきわめて高い。
Therefore, in the final product, the circuit portions 41 to 44 are separated at one or more pairs of cut portions made through the cutting mask layer at any one of the planned cut portions 81 to BB. The wiring section separated by this method is different from the separation using a laser etc. used in conventional redundant circuits, and there is no risk of damaging the internal circuit section with a laser etc.
The reliability of the disconnection is extremely high because there is no risk that the disconnected portion will be connected to the internal circuit again due to the influence of heat or other adverse effects after the product is manufactured.

カット予定部における構造の一例を第5図の斜視略図に
示す。同図においては1図示しない入出力端子部に接続
されている電路51〜54は、集積回路の配線層の白下
層部分に配されており1選択的に通電路を遮断される回
路部分41〜44の内カット予定部81.63.85.
67に隣接する部分は上層部分に配される。各回路部分
41〜44は1図の右側において再び下層に配され1図
示されない夫々の保護素子に接続されている。電路51
〜54と当該回路部分41〜44との間は一つのコンタ
クトホール63のみがコンタクトを実装され、他のコン
タクトホール部分61.65. BYは製品化の段階に
おいてコンタクトが除かれている。この場合、カット部
として成るコンタクトホール部分61.85.87は、
配線カット用のマスク層として、コンタクトマスクで作
られたコンタクトの内不要部分を除くためのマスク層に
より作ることができる。
An example of the structure of the portion to be cut is shown in the schematic perspective view of FIG. In the same figure, electric circuits 51 to 54 connected to input/output terminals (not shown) are arranged in the lower white portion of the wiring layer of the integrated circuit. 44, planned cut portion 81.63.85.
The portion adjacent to 67 is arranged in the upper layer portion. Each of the circuit sections 41 to 44 is again disposed in the lower layer on the right side of the drawing and is connected to a respective protection element (not shown). Electric circuit 51
54 and the circuit portions 41 to 44, only one contact hole 63 has a contact mounted therein, and the other contact hole portions 61, 65 . Contacts are removed from BY at the stage of commercialization. In this case, the contact hole portions 61.85.87 serving as cut portions are
The mask layer for wiring cutting can be made of a mask layer for removing unnecessary portions of contacts made with a contact mask.

本実施例の集積回路20においては1選択的に通電路を
遮断される回路部分41〜44として、入出力端子1付
近に配され、内部回路2を保護するための保護素子31
〜34を含む回路部分を示した。集積回路の入出力端子
1及び接地端子が配設される位置は、比較的配置上に余
裕があるので、製品において結果的に一部が不要となる
回路部分を有することによって生ずる配置上のデメリッ
トは、さほど大きくはなく、ffi産品の場合でも特に
問題にはならない。しかし1本発明の集積回路の保護素
子としては、入出力端子部に設けられるものに限定され
るものではなく、内部回路の他の部分の要素の保護のた
めのものでも良い。
In the integrated circuit 20 of the present embodiment, a protection element 31 is arranged near the input/output terminal 1 and serves as the circuit portions 41 to 44 whose energizing path is selectively cut off to protect the internal circuit 2.
A circuit portion including .about.34 is shown. The positions where the input/output terminal 1 and the ground terminal of the integrated circuit are arranged are relatively spacious, so there are disadvantages in the arrangement that result from having circuit parts that are partially unnecessary in the product. is not very large and does not pose a particular problem even in the case of ffi products. However, the protection element of the integrated circuit according to the present invention is not limited to one provided at the input/output terminal section, but may be one for protecting elements in other parts of the internal circuit.

第3図に本発明の第二の実施例を示す。第3図の実施例
の集積回路が第2図の実施例と異なる点は、択一的に選
択されて内部回路2と直列に接続されるべき複数の回路
部分81〜83を備えることである。回路部分81は保
護素子バイパス経路から構成され1回路部分82.83
は主として保護用抵抗器r2+r2から構成されている
FIG. 3 shows a second embodiment of the invention. The integrated circuit of the embodiment shown in FIG. 3 differs from the embodiment shown in FIG. . The circuit portion 81 consists of a protection element bypass path, and one circuit portion 82.83
is mainly composed of protective resistors r2+r2.

内部回路2は、多数種類の回路素子及び配線を含む複雑
な回路として構成されているので、実際に製作した上で
ないと等価抵抗値等の特性がはっきりしないことが多い
。このため内部回路2は。
Since the internal circuit 2 is configured as a complex circuit including many types of circuit elements and wiring, characteristics such as the equivalent resistance value are often not clear until it is actually manufactured. Therefore, the internal circuit 2.

試作品として完成した状態で、第6図に示す試験回路に
よって等筋抵抗値が測定される。即ち2等価抵抗値は、
第6図においてスイッチS1を閉じて一定電圧Vに充電
されたコンデンサCを9次にスイッチS1を開いた後閉
じられるスイッチS2によって、コンデンサCと直列に
接続されるリアクトルし及び内部回路2との間でLCR
放電回路を形成するようにして行う。LCR放電回路と
しての回路全体の時定数をυ1定して既知のインダクタ
ンス、静電容量の値から等価抵抗値Rを算出する。
In the completed state as a prototype, the isomuscular resistance value is measured using the test circuit shown in FIG. In other words, the 2 equivalent resistance value is
In FIG. 6, the capacitor C charged to a constant voltage V by closing the switch S1 is then connected to the reactor connected in series with the capacitor C and the internal circuit 2 by the switch S2, which is closed after opening the switch S1. LCR between
This is done to form a discharge circuit. The time constant of the entire circuit as an LCR discharge circuit is set to υ1, and the equivalent resistance value R is calculated from the known values of inductance and capacitance.

等価抵抗値Rが設計時の要求に比して低すぎる場合には
、前段回路の出力電流を低減してこの集積回路の前段回
路を保護し、或いはこの集積回路の内部回路2の電流を
低減して内部回路を保護する等の目的で、測定された等
価抵抗値Rに従って1選択される保護抵抗Z r 2又
はr、を介して全体の回路抵抗を調節するために回路部
分82.83の一つが選択される。内部回路2の等価抵
抗が適正な場合には、保護素子バイパス経路81が選択
される。
If the equivalent resistance value R is too low compared to the requirements at the time of design, reduce the output current of the previous stage circuit to protect the previous stage circuit of this integrated circuit, or reduce the current of the internal circuit 2 of this integrated circuit. of the circuit part 82.83 in order to adjust the overall circuit resistance via a protective resistor Z r 2 or r, which is selected according to the measured equivalent resistance value R, etc., for the purpose of protecting the internal circuitry by One is selected. When the equivalent resistance of the internal circuit 2 is appropriate, the protection element bypass path 81 is selected.

上記各実施例の場合、内部回路2と並列に挿入される保
護素子31〜34を含む回路部分41〜44.並びに直
列に挿入される保護素子バイパス経路81及び保護抵抗
器r2.r2を含む回路部分82.83のいずれにおい
ても、各カット予定部61〜68.71〜75の一つは
入出力端子1に隣接して該入出力端子1と当該回路部分
41〜44.111〜83との間に挿入されている。
In each of the above embodiments, the circuit portions 41 to 44 including the protection elements 31 to 34 inserted in parallel with the internal circuit 2. and a protection element bypass path 81 and a protection resistor r2. which are inserted in series. In any of the circuit portions 82.83 including r2, one of the cut portions 61-68, 71-75 is adjacent to the input/output terminal 1, and the input/output terminal 1 and the circuit portions 41-44.111 are adjacent to the input/output terminal 1. It is inserted between 83 and 83.

第3図においては、保護素子バイパス経路81のカット
部のみをただ一つとして示しであるが、場合によっては
他の回路部分についても一対のカット部を介して完全に
内部回路と切離す必要はなく、一つのカット部を介して
通電路を遮断することで十分である。
In FIG. 3, only the cut portion of the protection element bypass path 81 is shown as a single cut portion, but in some cases, it may be necessary to completely separate other circuit portions from the internal circuit via a pair of cut portions. It is sufficient to interrupt the current-carrying path through one cut.

また1本発明の集積回路、その製造方法及び試験方法に
おいては、保護素子又は保護素子バイパス経路からなる
回路部分の通電路遮断について示したが、保護素子を有
する回路部分のみならず選択的に内部回路に接続される
全ての回路素子、配線を含む回路部分にまで拡張可能で
ある。
In addition, in the integrated circuit of the present invention, its manufacturing method, and testing method, the current-carrying path is cut off in a circuit portion consisting of a protection element or a protection element bypass path. It can be extended to circuit parts including all circuit elements and wiring connected to the circuit.

[発明の効果] 以上説明したように2本発明の集積回路並びにその製造
方法及び試験方法によると、新規な集積回路の設計開始
から製品完成までの期間において迅速でフレキシブルな
対応が可能となるので、開発から製品出荷までの所要期
間が短縮でき、信頼性及び量産性を損うことなく、市場
のニーズに金弟1図は本発明の原理図、第2図は実施例
1の回路図、第3図は実施例2の回路図、第4図は。
[Effects of the Invention] As explained above, according to the integrated circuit of the present invention and its manufacturing method and testing method, it is possible to respond quickly and flexibly in the period from the start of designing a new integrated circuit to the completion of the product. , the time required from development to product shipment can be shortened, and without compromising reliability and mass production, we can meet market needs. Figure 1 is a diagram of the principle of the present invention, Figure 2 is a circuit diagram of Embodiment 1, FIG. 3 is a circuit diagram of the second embodiment, and FIG. 4 is a circuit diagram of the second embodiment.

集積回路における一般的な静電気耐圧試験回路図、第5
図はカット予定部の構造を説明するための斜視略図、第
6図は等価抵抗測定回路図である。
General electrostatic withstand voltage test circuit diagram for integrated circuits, Part 5
The figure is a schematic perspective view for explaining the structure of the portion to be cut, and FIG. 6 is an equivalent resistance measurement circuit diagram.

第1図において、1は入出力端子、2は内部回路、3は
保護素子、4は配線部分、6はカット部、6Aはカット
部として使用可能な部分を示す。
In FIG. 1, 1 is an input/output terminal, 2 is an internal circuit, 3 is a protection element, 4 is a wiring part, 6 is a cut part, and 6A is a part that can be used as a cut part.

第 図 つ 実施例1 @2図 実施例2 第3図 カット部(4^4ば1 第5図No. figure One Example 1 @Figure 2 Example 2 Figure 3 Cut part (4^4ba1 Figure 5

Claims (1)

【特許請求の範囲】 1)マスク層を介して作られたカット部(6)によって
通電路を遮断され、主として保護素子(3)から構成さ
れる配線部分(4)を備えることを特徴とする集積回路
。 2)主として保護素子又は保護素子バイパス経路から構
成されており、マスク層を介して作られたカット部によ
って少くとも一つが選択的に通電路を遮断される複数の
回路部分(41〜44、81〜83)を備えることを特
徴とする集積回路。 3)所定の機能を有する内部回路(2)と、該内部回路
(2)と接続して該内部回路(2)を保護するための回
路部分であって、保護素子又は保護素子バイパス経路を
含み、通電路により互いに並列に接続された性能の異な
る複数の回路部分(41〜44、81〜83)とを有す
る集積回路を形成前記通電路を選択的に遮断することに
より、該回路部分の該内部回路(2)に対する適性試験
を行なうことを特徴とする集積回路の試験方法。 4)所定の機能を有する内部回路(2)と、該内部回路
(2)と通電路により接続して該内部回路(2)を保護
するための回路部分であって、保護素子又は保護素子バ
イパス経路を含む回路部分(41〜44、81〜83)
とを形成した後、マスクを介して作られたカット部によ
って該通電路を遮断する工程を含むことを特徴とする集
積回路の製造方法。 5)通電路により互いに並列に接続され、性能の異なる
複数の回路部分(41〜44、81〜83)を形成した
後、該通電路を選択的に遮断することを特徴とする請求
項4記載の集積回路の製造方法。
[Claims] 1) A wiring portion (4) whose current carrying path is interrupted by a cut portion (6) made through a mask layer and which is mainly composed of a protective element (3) is provided. integrated circuit. 2) A plurality of circuit parts (41 to 44, 81) that are mainly composed of a protection element or a protection element bypass path, and at least one of which is selectively cut off from the current-carrying path by a cut made through a mask layer. ~83). 3) An internal circuit (2) having a predetermined function, and a circuit portion connected to the internal circuit (2) to protect the internal circuit (2), including a protection element or a protection element bypass path. , forming an integrated circuit having a plurality of circuit parts (41 to 44, 81 to 83) having different performances connected in parallel to each other by current carrying paths. By selectively cutting off the current carrying paths, the circuit parts are A method for testing an integrated circuit, characterized by conducting an aptitude test for an internal circuit (2). 4) An internal circuit (2) having a predetermined function, and a circuit part that is connected to the internal circuit (2) by a current-carrying path to protect the internal circuit (2), and includes a protection element or a protection element bypass. Circuit parts including routes (41-44, 81-83)
1. A method of manufacturing an integrated circuit, the method comprising the step of: cutting off the current-carrying path by a cut portion made through a mask after forming the current-carrying path; 5) After forming a plurality of circuit portions (41 to 44, 81 to 83) having different performances, which are connected in parallel to each other by an energizing path, the energizing path is selectively cut off. A method of manufacturing integrated circuits.
JP25251990A 1990-09-20 1990-09-20 Method of producing and testing integrated circuit Pending JPH04130649A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25251990A JPH04130649A (en) 1990-09-20 1990-09-20 Method of producing and testing integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25251990A JPH04130649A (en) 1990-09-20 1990-09-20 Method of producing and testing integrated circuit

Publications (1)

Publication Number Publication Date
JPH04130649A true JPH04130649A (en) 1992-05-01

Family

ID=17238500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25251990A Pending JPH04130649A (en) 1990-09-20 1990-09-20 Method of producing and testing integrated circuit

Country Status (1)

Country Link
JP (1) JPH04130649A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011014853A (en) * 2009-07-06 2011-01-20 Giga-Byte Technology Co Ltd Protective circuit
CN101989739A (en) * 2009-08-06 2011-03-23 技嘉科技股份有限公司 Protective circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011014853A (en) * 2009-07-06 2011-01-20 Giga-Byte Technology Co Ltd Protective circuit
TWI408792B (en) * 2009-07-06 2013-09-11 Giga Byte Tech Co Ltd Protection circuits
CN101989739A (en) * 2009-08-06 2011-03-23 技嘉科技股份有限公司 Protective circuit

Similar Documents

Publication Publication Date Title
US5532174A (en) Wafer level integrated circuit testing with a sacrificial metal layer
Hanchek et al. Methodologies for tolerating cell and interconnect faults in FPGAs
US20030052712A1 (en) Electrically-programmable interconnect architecture for easily-configurable stacked circuit arrangements
GB2128424A (en) Alternating current limiting apparatus
US6441637B1 (en) Apparatus and method for power continuity testing in a parallel testing system
US5696404A (en) Semiconductor wafers with device protection means and with interconnect lines on scribing lines
JP3506377B2 (en) Semiconductor device and manufacturing method thereof
US20030234659A1 (en) Electrical isolation between pins sharing the same tester channel
US6925429B2 (en) Electric wiring simulation device and recording medium recording simulation program for electric wiring simulation device
US7230447B2 (en) Fault tolerant selection of die on wafer
JPH04130649A (en) Method of producing and testing integrated circuit
US5895942A (en) Fuse selectable modules
JP2003243513A (en) Resistor circuit
US6530074B1 (en) Apparatus for verification of IC mask sets
JP4041550B2 (en) Integrated circuit
US8665006B2 (en) Electronic trimming circuit
US20150032933A1 (en) Donor cores to improve integrated circuit yield
JP2710357B2 (en) Integrated circuit device
JPH065677A (en) Semiconductor device
JPH03180047A (en) Integrated circuit and manufacture thereof
JP2765467B2 (en) Semiconductor integrated circuit device
US20060087331A1 (en) System and method for a multisite, integrated, combination probe card and spider card
JPH07263508A (en) Wafer having burn-in testing circuit and burn-in test method
JPH04162677A (en) Semiconductor device
JPH0567683A (en) Identification circuit