JPH04123243A - Data writing device - Google Patents
Data writing deviceInfo
- Publication number
- JPH04123243A JPH04123243A JP2242459A JP24245990A JPH04123243A JP H04123243 A JPH04123243 A JP H04123243A JP 2242459 A JP2242459 A JP 2242459A JP 24245990 A JP24245990 A JP 24245990A JP H04123243 A JPH04123243 A JP H04123243A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- memory
- write
- written
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 3
- 238000012935 Averaging Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
Description
【発明の詳細な説明】 [発明の目的] 〔産業上の利用分野〕 本発明は、データの書替えが可能な EEPROM等のデータ書込装置に関する。[Detailed description of the invention] [Purpose of the invention] [Industrial application field] The present invention allows data to be rewritten. It relates to data writing devices such as EEPROM.
EEFROMは、電気的に記憶情報の消去・再書込みが
可能な不揮発性メモリとして良く知られている。この種
のメモリには各種のデータが書込まれるが、従来のデー
タ書込みは、データ毎に固定のアドレスを設定しておき
、データ内容の変更などの際にはその固定アドレスへ書
込んでいた。EEFROM is well known as a nonvolatile memory in which stored information can be electrically erased and rewritten. Various types of data are written to this type of memory, but in conventional data writing, a fixed address was set for each piece of data, and when the data content was changed, it was written to that fixed address. .
ところで、EEPROMのデータ書替え回数は1万回程
度が限度である。書替え限度を越えた場合には、メモリ
機能が著しく低下してデータを正常に記憶できなくなる
等の不都合が生じる。By the way, the number of times that data can be rewritten in an EEPROM is limited to approximately 10,000 times. If the rewriting limit is exceeded, the memory function will be significantly degraded, resulting in inconveniences such as the inability to store data normally.
一方、用途によっては特定のデータのみを繰返して書込
みたい場合があり、この様な場合には特定のアドレスの
書替え回数か増加することから、特定の領域のろか他の
領域よりも早く寿命となるといった状況か発生する可能
性かある。また、誤動作によって特定の領域に繰返し書
込まれる場合もあり、この様な場合にも特定の領域のみ
か早く寿命となる。On the other hand, depending on the application, it may be necessary to repeatedly write only specific data, and in such cases, the number of rewrites to a specific address increases, so the lifespan of a specific area will end sooner than other areas. There is a possibility that such a situation may occur. Further, there are cases where a specific area is repeatedly written due to malfunction, and even in such a case, only the specific area reaches the end of its life sooner.
ところか、特定の領域のみか早く寿命になると、その領
域のアドレスを割り当てられたデータは正確に記憶でき
なくなるため、他の領域は使用可能であってもメモリ全
体を廃棄しなければならなかった。However, if a specific area reaches the end of its lifespan quickly, the data assigned to that area's address cannot be stored accurately, so the entire memory had to be discarded even if other areas were usable. .
従って、上述したように従来のE E P ROM等の
書替え可能型のメモリは、一部の領域の書替え回数か突
圧して増大する可能性かあり、メモリ寿命か短縮化して
メモリ資源を有効に利用できなくなるといった問題かあ
った。Therefore, as mentioned above, with conventional rewritable memory such as EEPROM, there is a possibility that the number of rewrites in some areas will suddenly increase, and it is necessary to shorten the memory life and make effective use of memory resources. There was a problem with it becoming unusable.
本発明は以上のような実情に鑑みてなされたもので、メ
モリ全体のデータ書替え回数を平均化してメモリ寿命を
延ばすことかでき、メモリ資源を有効に利用することが
できるデータ書込装置を提供することを目的とする。The present invention has been made in view of the above-mentioned circumstances, and provides a data writing device that can extend the memory life by averaging the number of data rewrites in the entire memory, and can effectively utilize memory resources. The purpose is to
[発明の構成]
〔課題を解決するための手段〕
上記目的を達成するために本発明によるブタ書込装置は
、複数回に及ぶデータ書替えか可能であって、書込まれ
るデータ量よりも十分大きな容量を有するメモリと、前
記メモリに記憶されたデータの記憶アドレスおよびメモ
リ内の寿命の来た領域が記憶される書込アドレス管理手
段と、前記書込アドレス管理手段の記憶内容に基づいて
書込みデータを前記メモリの所定アドレスへ書込むデー
タ書込手段と、前記データ書込手段によって前記メモリ
の所定アドレスに書込まれたデータが正常に書込まれた
か否かチェックしてそのデータ書込み領域の寿命を判断
する判断手段と、前記判断手段によって前記書込み領域
に寿命が来ていると判断された場合には、前記書込みア
ドレス管理手段の記憶内容を参照して該書込みデータに
対して新しい書込みアドレスを設定するアドレス変更手
段とを具備してなるものとした。[Structure of the Invention] [Means for Solving the Problems] In order to achieve the above object, the pig writing device according to the present invention is capable of rewriting data multiple times, and is capable of rewriting data more than once. A memory having a large capacity, a write address management means in which a storage address of data stored in the memory and an area whose life has expired in the memory are stored, and writing based on the storage contents of the write address management means. data writing means for writing data to a predetermined address of the memory, and checking whether the data written by the data writing means to the predetermined address of the memory has been written normally; a determination means for determining the lifespan; and when the determination means determines that the write area has reached its lifespan, a new write address is determined for the write data by referring to the memory contents of the write address management means; and address changing means for setting the address.
本発明によれば、所定のアドレスにデータが書込まれる
と、そのデータが正常に書込まれたか否かチェックされ
て、その領域の寿命か判断される。そして、寿命が来て
いると判断された場合には、アドレス管理手段の記憶内
容を参照してその書込みデータに対して、余っている容
量の中から新しい書込みアドレスが設定される。従って
、例えば頻繁1q書込まれるデータは別の領域に記憶さ
れるので、メモリ資源を有効に利用でき、結果として、
寿命が延びる。According to the present invention, when data is written to a predetermined address, it is checked whether the data has been written normally or not, and it is determined whether the area has reached the end of its lifespan. If it is determined that the service life has come to an end, a new write address is set for the write data from among the remaining capacity by referring to the storage contents of the address management means. Therefore, for example, data that is frequently written 1q is stored in a separate area, so memory resources can be used effectively, and as a result,
Extends lifespan.
以下、本発明の実施例について説明する。 Examples of the present invention will be described below.
第1図は本発明の一実施例となるデータ書込装置の機能
ブロックを示す図である。本実施例は、書込まれる全デ
ータ容量のA倍十全データ数バイト以上の容量を有する
EEPROM(以下、「メモリ」と呼ぶ)1と、このメ
モリ1に記憶されたデータの記憶アドレスおよびメモリ
内の寿命の来た領域が記憶される書込アドレス管理手段
2と、この書込アドレス管理手段2を参照してメモリ1
の所定アドレスへ所定のデータを書込むデータ書込手段
3と、メモリ1へ書込まれたデータか正常に書込まれた
か否かチェックする判断手段4と、この判断手段4によ
ってその書込み領域に寿命が来ていると判断された場合
に書込みアドレス管理手段2の記憶内容を参照して該書
込みデータに対して新しい書込みアドレスを設定するア
ドレス変更1段5とを具備して構成される。FIG. 1 is a diagram showing functional blocks of a data writing device according to an embodiment of the present invention. In this embodiment, an EEPROM (hereinafter referred to as "memory") 1 having a capacity of several bytes of full data A times the total data capacity to be written, and a storage address and a memory of data stored in this memory 1 are used. A write address management means 2 in which an area whose life has reached the end of its life is stored, and a memory 1
a data writing means 3 for writing predetermined data to a predetermined address in the memory 1; a determining means 4 for checking whether the data written to the memory 1 has been written normally; An address change stage 5 for setting a new write address for the write data by referring to the storage contents of the write address management means 2 when it is determined that the service life has expired.
メモリ1は、各データ毎に、データが記憶されるA個の
データ領域(データサイズバイト)と、現在何番目のデ
ータ領域にデータが記憶されているかといった情報を記
憶する管理データ領域(1バイト)が夫々設けられてい
る。このデータ領域および管理データ領域のアドレスは
、各データ毎にアドレス管理手段2に記憶されていて、
アドレス変更手段5からの入力によって更新される。Memory 1 has, for each data item, A data areas (data size bytes) in which the data is stored, and a management data area (1 byte) in which information such as the number of data areas in which the data is currently stored is stored. ) are provided for each. The addresses of this data area and management data area are stored in the address management means 2 for each data,
It is updated by input from the address changing means 5.
次に、以上のように構成された本実施例の動作について
第2図乃至第4図を参照して説明する。Next, the operation of this embodiment configured as above will be explained with reference to FIGS. 2 to 4.
電源投入時に、第2図に示すイニシャライズルーチンを
実行させて、メモリ1の全データの管理データ領域(A
CN T)をO゛にする。次に、書込手段3へ書込デ
ータの入力がある度に、第3図に示す書込ルーチンを実
行させる。即ち、書込手段3が書込要求のあったデータ
のデータ領域および管理データ領域のアドレスをアドレ
ス管理手段2を参照して求め、そのアドレスへそれぞれ
のデータを書込む(ステップSl)。そして、書込があ
ってから所定時間経過後、例えば10m5経過したなら
ば(ステップS2)、そのデータをメモリ1から判定手
段4に読込み(ステップS3)、書込要求のあったデー
タと読込まれたデータとが等しいか否か判断される(ス
テップS4)。判断の結果、等しければ書込処理を終了
する。また、データ領域が寿命となっている場合には、
正常に書込まれないためステップS4において等しくな
らない。そこで、アドレス変更手段5は、管理データ領
域のデータからA個用意されたデータ領域の内、現在何
番目のデータ領域を使用しているか求め(ステップS5
)、まだA個全て使い切っていない場合には、lデータ
サイズずれた領域を新しいデータ領域として設定してそ
のアドレスをアドレス管理手段2および書込手段3へ伝
えて管理データ領域の内容を書換え(ステップS6)、
さらに新しく設定されたそのデータ領域及び管理データ
領域へ上記データを書込む(ステップS7)。When the power is turned on, the initialization routine shown in FIG.
CN T) to O゛. Next, each time write data is input to the writing means 3, a write routine shown in FIG. 3 is executed. That is, the writing means 3 refers to the address management means 2 to obtain the addresses of the data area and management data area of the data requested to be written, and writes the respective data to the addresses (step Sl). Then, after a predetermined period of time has elapsed since the writing, for example, 10 m5 has passed (step S2), the data is read from the memory 1 into the determination means 4 (step S3), and is read as the data requested to be written. It is determined whether or not the data are equal to each other (step S4). As a result of the determination, if they are equal, the writing process is ended. Also, if the data area has reached the end of its lifespan,
Since they are not written correctly, they do not become equal in step S4. Therefore, the address changing means 5 determines which data area is currently being used among the A data areas prepared from the data in the management data area (step S5).
), if all A are not used up yet, set the area with l data size shift as a new data area, transmit the address to the address management means 2 and the writing means 3, and rewrite the contents of the management data area ( Step S6),
Further, the above data is written to the newly set data area and management data area (step S7).
なお、ステップ5において、既にA個全ての領域が寿命
となっている場合にはエラー表示か出される(ステップ
S8)。Note that in step 5, if all A areas have already reached the end of their lifespan, an error message is displayed (step S8).
また、書込んだデータを参照する場合は、第4図に示す
参照ルーチンを実行させる。Further, when referring to the written data, a reference routine shown in FIG. 4 is executed.
この様な本実施例によれば、各データ毎に、データサイ
ズのA倍の容量→−1バイトの容量を設けておき、1バ
イトの管理データ領域で現在使用されているデータ領域
を管理して、書換え頻度が多く早く寿命がきたデータ領
域は別のデータ領域へ切替えるようにしたので、全ての
メモリ資源を使い切るまで使用でき、メモリ資源を有効
に使用することかでき、従来の使用方法に比べてメモリ
の寿命を大幅に延ばすことができる。According to this embodiment, a capacity of A times the data size → -1 byte is provided for each piece of data, and the currently used data area is managed in the 1-byte management data area. Therefore, data areas that are frequently rewritten and reach the end of their lifespan quickly are switched to other data areas, so that they can be used until all memory resources are used up, making effective use of memory resources and eliminating the need for traditional usage methods. The lifespan of memory can be significantly extended.
次に、本発明の他の実施例について説明する。Next, other embodiments of the present invention will be described.
この実施例は、基本的な機能ブロック構成は第1図に示
すものと同してあり、EEPROMからなるメモリの構
成が異なっている。本実施例で用いられるメモリは、大
きく二つの領域に分けられ、一方がデゴタを記憶するデ
ータ領域、他方が各データのアドレス等を記憶するアド
レス記憶領域になっている。アドレス記憶領域は、(全
データ数X3+2)バイトの容量を有し、各データ毎に
設けられた3バイトのアドレス領域と、2バイトの付加
領域とからなる。各データ毎に割当てられた3バイトの
アドレス領域には、その内の2バイトに現在のデータの
記憶アドレスを記憶し、残りの1バイトにそのデータサ
イズを記憶する。また、付加領域にはデータ領域の先頭
アドレスから順に各データのサイズ分だけ領域を取除い
たときに先頭となるアドレスが初期値として記憶される
。また、データ領域は全データサイズよりも十分太きな
容量を有し、先頭アドレスから順に使用するものとする
。In this embodiment, the basic functional block configuration is the same as that shown in FIG. 1, but the configuration of the memory consisting of EEPROM is different. The memory used in this embodiment is roughly divided into two areas, one being a data area for storing degoters, and the other being an address storage area for storing addresses of each data. The address storage area has a capacity of (total number of data x 3 + 2) bytes, and consists of a 3-byte address area provided for each data and a 2-byte additional area. In the 3-byte address area allocated for each piece of data, 2 bytes store the storage address of the current data, and the remaining 1 byte stores the data size. Further, the additional area stores as an initial value the address that becomes the start when the area corresponding to the size of each data is removed sequentially from the start address of the data area. Further, it is assumed that the data area has a capacity that is sufficiently larger than the total data size, and is used in order from the first address.
次に、第5図乃至第7図を参照して本実施例の動作につ
いて説明する。Next, the operation of this embodiment will be explained with reference to FIGS. 5 to 7.
先ず、第5図に示すイニシャライズルーチンによって、
データ領域およびアドレス記憶領域が初期化される。次
に、第6図に示す書込みルーチンを実行させてデータの
書込みを行なう。即ち、書込み要求のあったデータを、
アドレス領域に記憶されているそのデータのアドレスへ
書込む(ステップTI)。そして、書込があってから、
例えば10m5経過したならば(ステップT2)、その
データをメモリ1から判定手段4に読込み(ステップT
3)、書込要求のあったデータと読込まれたデータとが
等しいか否か判断される(ステップT4)。判断の結果
、等しければ書込処理を終了する。また、等しくない場
合には、該データの先頭アドレスを付加領域に記憶され
ているアドレスに変更し、このアドレスからデータサイ
ズ分シフトさせたアドレスを最終アドレスとする(ステ
ッブT5)。この様にして変更されたアドレスへ改めて
データを書込む(ステップT6)。そして、付加領域に
記憶されているアドレスか、書込み要求のあったデータ
サイズ分シフトしたアドレスに更新される。First, by the initialization routine shown in FIG.
The data area and address storage area are initialized. Next, the write routine shown in FIG. 6 is executed to write data. In other words, the data requested to be written is
The data is written to the address stored in the address area (step TI). And after writing,
For example, if 10 m5 have passed (step T2), the data is read from the memory 1 into the determining means 4 (step T2).
3) It is determined whether the data requested to be written and the read data are equal (step T4). As a result of the determination, if they are equal, the writing process is ended. If they are not equal, the start address of the data is changed to the address stored in the additional area, and the address shifted by the data size from this address is set as the final address (step T5). Data is written anew to the address changed in this way (step T6). Then, the address is updated to either the address stored in the additional area or an address shifted by the data size requested for writing.
また、書込んたデータを参照する場合は、第7図に示す
参照ルーチンを実行させる。Further, when referring to the written data, a reference routine shown in FIG. 7 is executed.
この様に本実施例によれば、書込み可能なデータ領域の
先頭アドレスと各データのサイズを管理しておき、ある
領域か寿命となったならば、そのデータを上記書込み可
能なデータ領域の先頭アドレスから順に埋めていき、そ
のデータサイズに応じて先頭アドレスを更新するように
したので、上記実施例と同様に、メモリ資源の有効利用
を図ることがてき、従来の使用方法に比べてメモリの寿
命を大幅に延ばすことができる。As described above, according to this embodiment, the start address of the writable data area and the size of each data are managed, and when a certain area reaches the end of its lifespan, the data is transferred to the start address of the writable data area. Since the data is filled in sequentially starting from the address and the first address is updated according to the data size, it is possible to use memory resources effectively, similar to the above embodiment, and compared to the conventional method of using memory, Lifespan can be significantly extended.
[発明の効果コ
以上詳記したように本発明によれば、メモリ全体のデー
タ書替え回数を平均化してメモリ寿命を延ばすことがで
き、メモリ資源を有効に利用することかできるデータ書
込装置を提供できる。[Effects of the Invention] As described in detail above, the present invention provides a data writing device that can extend the memory life by averaging the number of data rewrites in the entire memory, and can effectively utilize memory resources. Can be provided.
第1図は本発明の一実施例に係るデータ書込装置の機能
ブロック図、第2図は同実施例のイニンヤライズルーチ
ンを示す図、第3図は同実施例シャライズルーチンを示
す図、第6図は同地の実施例の書込みルーチンを示す図
、第7図は同地の実施例の参照ルーチンを示す図である
。
1・・・EEPROM、2・・アドレス管理手段、3・
データ書込手段、4・判定手段、5・・アドレス変更手
段。FIG. 1 is a functional block diagram of a data writing device according to an embodiment of the present invention, FIG. 2 is a diagram showing an initialization routine of the embodiment, and FIG. 3 is a diagram illustrating an initialization routine of the embodiment. , FIG. 6 is a diagram showing the write routine of the embodiment at the same place, and FIG. 7 is a diagram showing the reference routine of the embodiment at the same place. 1...EEPROM, 2...Address management means, 3.
Data writing means, 4. Judgment means, 5. Address changing means.
Claims (1)
データ量よりも十分大きな容量を有するメモリと、 前記メモリに記憶されたデータの記憶アドレスおよびメ
モリ内の寿命の来た領域が記憶される書込アドレス管理
手段と、 前記書込アドレス管理手段の記憶内容に基づいて書込み
データを前記メモリの所定アドレスへ書込むデータ書込
手段と、 前記データ書込手段によって前記メモリの所定アドレス
に書込まれたデータが正常に書込まれたか否かチェック
してそのデータ書込み領域の寿命を判断する判断手段と
、 前記判断手段によって前記書込み領域に寿命が来ている
と判断された場合には、前記書込みアドレス管理手段の
記憶内容を参照して該書込みデータに対して新しい書込
みアドレスを設定するアドレス変更手段と、 を具備したことを特徴とするデータ書込装置。[Scope of Claims] A memory that allows data to be rewritten multiple times and has a capacity sufficiently larger than the amount of data to be written, and a storage address of the data stored in the memory and a lifespan in the memory. a write address management means in which an area stored in the memory is stored; a data write means for writing write data to a predetermined address of the memory based on the storage contents of the write address management means; determining means for determining the lifespan of the data writing area by checking whether data written to a predetermined address of the data writing area has been written normally; A data writing device comprising: address changing means for setting a new write address for the write data by referring to the storage contents of the write address management means when the write address has been written.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2242459A JPH04123243A (en) | 1990-09-14 | 1990-09-14 | Data writing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2242459A JPH04123243A (en) | 1990-09-14 | 1990-09-14 | Data writing device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04123243A true JPH04123243A (en) | 1992-04-23 |
Family
ID=17089410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2242459A Pending JPH04123243A (en) | 1990-09-14 | 1990-09-14 | Data writing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04123243A (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1993011491A1 (en) * | 1991-11-30 | 1993-06-10 | Kabushiki Kaisha Toshiba | Memory card device |
EP0619541A2 (en) * | 1993-04-08 | 1994-10-12 | Hitachi, Ltd. | Flash memory control method and information processing system therewith |
US5644539A (en) * | 1991-11-26 | 1997-07-01 | Hitachi, Ltd. | Storage device employing a flash memory |
US6078520A (en) * | 1993-04-08 | 2000-06-20 | Hitachi, Ltd. | Flash memory control method and information processing system therewith |
US6081447A (en) * | 1991-09-13 | 2000-06-27 | Western Digital Corporation | Wear leveling techniques for flash EEPROM systems |
US6347051B2 (en) | 1991-11-26 | 2002-02-12 | Hitachi, Ltd. | Storage device employing a flash memory |
US7120729B2 (en) | 2002-10-28 | 2006-10-10 | Sandisk Corporation | Automated wear leveling in non-volatile storage systems |
US7190617B1 (en) | 1989-04-13 | 2007-03-13 | Sandisk Corporation | Flash EEprom system |
-
1990
- 1990-09-14 JP JP2242459A patent/JPH04123243A/en active Pending
Cited By (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7190617B1 (en) | 1989-04-13 | 2007-03-13 | Sandisk Corporation | Flash EEprom system |
US6081447A (en) * | 1991-09-13 | 2000-06-27 | Western Digital Corporation | Wear leveling techniques for flash EEPROM systems |
US7353325B2 (en) | 1991-09-13 | 2008-04-01 | Sandisk Corporation | Wear leveling techniques for flash EEPROM systems |
US6850443B2 (en) | 1991-09-13 | 2005-02-01 | Sandisk Corporation | Wear leveling techniques for flash EEPROM systems |
US6594183B1 (en) | 1991-09-13 | 2003-07-15 | Sandisk Corporation | Wear leveling techniques for flash EEPROM systems |
US6230233B1 (en) | 1991-09-13 | 2001-05-08 | Sandisk Corporation | Wear leveling techniques for flash EEPROM systems |
US6130837A (en) * | 1991-11-26 | 2000-10-10 | Hitachi, Ltd. | Storage device employing a flash memory |
US6567334B2 (en) | 1991-11-26 | 2003-05-20 | Hitachi, Ltd. | Storage device employing a flash memory |
US7184320B2 (en) | 1991-11-26 | 2007-02-27 | Renesas Technology Corp. | Storage device employing a flash memory |
US7154805B2 (en) | 1991-11-26 | 2006-12-26 | Renesas Technology Corp. | Storage device employing a flash memory |
US6341085B1 (en) | 1991-11-26 | 2002-01-22 | Hitachi, Ltd. | Storage device employing a flash memory |
US6347051B2 (en) | 1991-11-26 | 2002-02-12 | Hitachi, Ltd. | Storage device employing a flash memory |
US7082510B2 (en) | 1991-11-26 | 2006-07-25 | Renesas Technology Corp. | Storage device employing a flash memory |
US7123519B2 (en) | 1991-11-26 | 2006-10-17 | Renesas Technology Corp. | Storage device employing a flash memory |
US5644539A (en) * | 1991-11-26 | 1997-07-01 | Hitachi, Ltd. | Storage device employing a flash memory |
US6788609B2 (en) | 1991-11-26 | 2004-09-07 | Renesas Technology Corp. | Storage device employing a flash memory |
US7064995B2 (en) | 1991-11-26 | 2006-06-20 | Renesas Technology Corp. | Storage device employing a flash memory |
US6925012B2 (en) | 1991-11-26 | 2005-08-02 | Renesas Technology Corp. | Storage device employing a flash memory |
US7002851B2 (en) | 1991-11-26 | 2006-02-21 | Renesas Technology Corp. | Storage device employing a flash memory |
US7006386B2 (en) | 1991-11-26 | 2006-02-28 | Renesas Technology Corp. | Storage device employing a flash memory |
US5483491A (en) * | 1991-11-30 | 1996-01-09 | Kabushiki Kaisha Toshiba | Memory card device |
WO1993011491A1 (en) * | 1991-11-30 | 1993-06-10 | Kabushiki Kaisha Toshiba | Memory card device |
US6421279B1 (en) | 1993-04-08 | 2002-07-16 | Hitachi, Ltd. | Flash memory control method and apparatus processing system therewith |
US6275436B1 (en) | 1993-04-08 | 2001-08-14 | Hitachi, Ltd | Flash memory control method and apparatus processing system therewith |
US6078520A (en) * | 1993-04-08 | 2000-06-20 | Hitachi, Ltd. | Flash memory control method and information processing system therewith |
EP0619541A3 (en) * | 1993-04-08 | 1995-03-01 | Hitachi Ltd | Flash memory control method and information processing system therewith. |
EP0619541A2 (en) * | 1993-04-08 | 1994-10-12 | Hitachi, Ltd. | Flash memory control method and information processing system therewith |
US7120729B2 (en) | 2002-10-28 | 2006-10-10 | Sandisk Corporation | Automated wear leveling in non-volatile storage systems |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7227788B2 (en) | Memory management device and memory device | |
JP2685173B2 (en) | Memory write control method | |
KR100408872B1 (en) | Method of rewriting program in flash microcomputer | |
US6970969B2 (en) | Multiple segment data object management | |
KR101091311B1 (en) | Memory Device and Recording/Reproducing Apparatus Using the Same | |
JP3926985B2 (en) | Storage system having memory control means with wear prevention and memory wear prevention control method | |
JP3544610B2 (en) | Memory device | |
JP4268396B2 (en) | Non-volatile memory device file management that can be programmed once | |
US20060168392A1 (en) | Flash memory file system | |
JPH10133940A (en) | Memory device | |
US6938140B2 (en) | System and method for linear object reallocation in place | |
JPH07219720A (en) | Semiconductor memory device and its control method | |
US20070033364A1 (en) | Information recording medium, information recording medium accessing apparatus and accessing method | |
JPH04123243A (en) | Data writing device | |
US5748537A (en) | Method and apparatus for storing items in flash memory | |
JP4329937B2 (en) | Method and apparatus for detecting errors when writing to persistent memory | |
JPH09171486A (en) | Pc card | |
JPH0695955A (en) | Flash file system | |
US20110082995A1 (en) | Information processing apparatus | |
CN113689909A (en) | Wear-balanced FLASH read-write method with variable data page width | |
JP3271935B2 (en) | Control system | |
JPH05258585A (en) | Filing device | |
JP3168572B2 (en) | IC card with CPU runaway detection function | |
JPH08138005A (en) | Data write system for flash memory card | |
CN113474761B (en) | Programmable random sequence direct memory access controller for configuring multiple core independent peripheral devices |