JPH04114533A - Processor - Google Patents

Processor

Info

Publication number
JPH04114533A
JPH04114533A JP23325690A JP23325690A JPH04114533A JP H04114533 A JPH04114533 A JP H04114533A JP 23325690 A JP23325690 A JP 23325690A JP 23325690 A JP23325690 A JP 23325690A JP H04114533 A JPH04114533 A JP H04114533A
Authority
JP
Japan
Prior art keywords
network
processing device
terminals
system bus
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23325690A
Other languages
Japanese (ja)
Inventor
Koichi Kimura
光一 木村
Toshihiko Matsuda
敏彦 松田
Toshihiko Ogura
敏彦 小倉
Tomohiko Yanagida
知彦 柳田
Takashi Maruyama
隆 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP23325690A priority Critical patent/JPH04114533A/en
Publication of JPH04114533A publication Critical patent/JPH04114533A/en
Pending legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)

Abstract

PURPOSE:To secure the affinity of connection with a network by operating and connecting a system bus connecting a CPU part, a network interface part, an I/O interface part and a memory interface part by means of a serial transmission system. CONSTITUTION:An information processing system is composed of a network system where plural terminals 1-4 respectively execute plural processing functions so as to execute a high-grade processing at high speed and necessary data is transferred between the terminals 1-4 or between the terminals 1-4 and a host HST through the network LAN from a system where terminals 1-4 being the data processors individually execute a processing. Namely, most terminals premise the connection of the network. Thus, the system bus in the data processor is set to be that taking the same token ring LAN system as the network LAN, for example, and therefore connection with the network LAN outside the terminals is facilitated.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はデータ処理装置における、CPU及びi / 
oを接続する内部システムバスの構成に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a CPU and an i/
This relates to the configuration of the internal system bus that connects the

[従来の技術] 従来、データ処理装置内における、CPU及びi / 
oとを接続するシステムバスとしては、例えばInte
1社のMultibus、にotorola社のVME
bus等のユーザに開放された標準バス、及びデータ処
理装置単位に具なる規格を持つ独自バス等があるが、こ
れら全てのバスはパラレル且つ装置内でクローズされた
システムバス構成となる。
[Prior Art] Conventionally, a CPU and an i/
For example, the system bus connecting
One company's Multibus, and Otorola's VME
There are standard buses that are open to users, such as Bus, and proprietary buses that have standards for each data processing device, but all of these buses have a system bus configuration that is parallel and closed within the device.

なお、この種の装置として関連するものには。In addition, related to this type of device.

日本国特許出願にもとづく特開昭63−97037号公
報、′ループネットワークシステム”が挙げられる。
For example, Japanese Patent Application Laid-Open No. 63-97037, ``Loop Network System,'' which is based on a Japanese patent application.

[発明が解決しようとする課題] 上記従来技術はデータ処理装置のLANへの加入につい
て配慮されておらず、加入時の装置内システムバスとL
ANとの整合性が取れず、ネットワークシステム構築時
に問題があった。
[Problems to be Solved by the Invention] The above-mentioned conventional technology does not take into account the joining of a data processing device to a LAN, and the internal system bus and L
There was a problem when building the network system because it was not consistent with the AN.

また、前述した複数本の信号線を束ねたパラレルバスに
は、各信号線間の信号伝達スキューの違い等によりバス
の高速化を妨げら九でいた。
Furthermore, the above-mentioned parallel bus in which a plurality of signal lines are bundled has a problem in increasing the speed of the bus due to differences in signal transmission skew between the signal lines.

更に、電気的信号を用いているため、電磁障害を発生し
ていた。
Furthermore, since electrical signals are used, electromagnetic interference occurs.

本発明は、上記従来技術の問題の解決を目的とする。The present invention aims to solve the problems of the prior art described above.

[課題を解決するための手段] 本発明は上記目的を達成するため、データ処理装置内に
おいてCPU及びx / o等を接続するシステムバス
を、ネットワークシステムへの加入・構築を前提に、ネ
ットワークと親和性の良い、例えば加入ネットワークと
同一のLANとする。
[Means for Solving the Problems] In order to achieve the above object, the present invention connects a system bus that connects a CPU, an A LAN with good compatibility, for example, the same LAN as the subscriber network.

また、バスの高速化実現のためシリアル伝送方式のシス
テムバス構成を取る。
In addition, a serial transmission system bus configuration is adopted to achieve higher bus speeds.

更に、電磁障害防止のため、光伝送方式とする。Furthermore, to prevent electromagnetic interference, an optical transmission method will be used.

即ち、データ処理装置内のシステムバスにLANの概念
を取入れる手段を持つ。
That is, it has means for incorporating the LAN concept into the system bus within the data processing device.

[作用] データ処理装置内のシステムバスを、システムを構築す
るネットワークと同様或いは同一のLAN接続方式のバ
ス構成とする。即ち、従来用いられているパラレル且つ
装置内でクローズされるシステムバスから、ネットワー
クと同様のシリアル伝送路とすることで、ネットワーク
加入における接続・親和性の良いデータ処理装置とする
ことができる。
[Operation] The system bus in the data processing device has a LAN connection type bus configuration similar to or the same as the network that constructs the system. That is, by replacing the conventionally used parallel system bus that is closed within the device with a serial transmission path similar to a network, it is possible to create a data processing device with good connectivity and compatibility when joining a network.

また、シリアル・光伝送方式とすることにより。Also, by using a serial/optical transmission method.

バスの高速化及び電磁障害防止が達成できる。It is possible to achieve faster bus speeds and prevent electromagnetic interference.

[実施例] 以下、本発明の一実施例を第1図、第2図、第3図によ
り説明する。
[Example] An example of the present invention will be described below with reference to FIGS. 1, 2, and 3.

第2図において、1〜4は端末、H,STはホスト計算
機、LANは例えば既に公知技術であるトークンリング
L A Nの方式を取るネットワークである。第2図の
如く情報処理システムは、データ処理装置である端末1
〜4が単独で処理を行うシステムから、複数の端末1〜
4が複数の処理機能をそれぞれが分担して高度な処理を
高速に行い。
In FIG. 2, 1 to 4 are terminals, H and ST are host computers, and LAN is a network that uses, for example, a token ring LAN system, which is a known technology. As shown in Figure 2, the information processing system includes a terminal 1 which is a data processing device.
From a system in which ~4 performs processing alone to a system in which multiple terminals 1 to 4 process
4 performs advanced processing at high speed by sharing multiple processing functions.

必要な時に必要なデータを端末1〜4相互或いは端末1
〜4−ホストH5T間においてネットワークLANを介
して授受する。ネットワークシステム構成をとる。即ち
、端末の殆どがネットワーク接続を前提とする。従って
、第1図に示すように、データ処理装置内のシステムバ
スを、例えば第2図のネットワークLANと同様のトー
クンリングLAN方式を取るバスとすることで、端末外
部のネットワークLANへの接続を容易にする。
Transfer the necessary data when needed between terminals 1 to 4 or between terminals 1 and 1.
~4-Transfer between host H5T via network LAN. Take network system configuration. That is, most of the terminals are assumed to be connected to the network. Therefore, as shown in Fig. 1, by making the system bus within the data processing device a bus that uses the token ring LAN method similar to the network LAN shown in Fig. 2, connection to the network LAN outside the terminal is possible. make it easier.

以下では第1図及び第3図を用いて本発明の一実施例を
詳細に説明する。
An embodiment of the present invention will be explained in detail below using FIGS. 1 and 3.

第2図で示した端末1〜4の代表として端末1の詳細ブ
ロック構成を第1図に示す、第1図において、1は端末
(データ処理装置I)、LANは端末1が接続する外部
のネットワーク、BUSは例えば外部のネットワークL
ANと同様の伝送方式(例えばトークンリングLAN)
をとるシリアルバス(伝送路)、/oは例えば少なくと
もマイクロプロセッサとデータ処理の高速のために不可
欠となるキャッシュ或いはワークメモリ及びプログラム
格納メモリを持つCPUユニット、20は外部のネット
ワークLANとシステムバスBUSとの間でデータ授受
を行うためのネットワークインタフェースユニット、3
0.40は端末1内の入出力機器(ハードディスク族[
HD或いはフロッピディスク装置F D)を接続するた
めのi / oインタフェースユニット、50は増設メ
モリMEMを接続する増設メモリインタフェースユニッ
トである。上記した各ユニット/o〜50は、例えばシ
ステムバスBUSがトークンリング方式を取る運用を行
っていれば、図示してはいないがそのシステムバスBU
S運用(プロトコル)及び送受信をサポートする送受信
制御部を持つ。
The detailed block configuration of terminal 1 is shown in FIG. 1 as a representative of terminals 1 to 4 shown in FIG. 2. In FIG. 1, 1 is a terminal (data processing device I), and LAN is an external The network and BUS are, for example, external network L
Transmission method similar to AN (e.g. token ring LAN)
20 is a serial bus (transmission line) that connects a microprocessor and a CPU unit with a cache or work memory and program storage memory that are essential for high-speed data processing, and 20 is an external network LAN and system bus BUS. a network interface unit for exchanging data with 3;
0.40 is the input/output device (hard disk family [
An I/O interface unit 50 is used to connect an HD or floppy disk device (FD), and an additional memory interface unit 50 is used to connect an additional memory MEM. For example, if the system bus BUS is operated using the token ring method, each unit /o to 50 described above is connected to the system bus BU (not shown).
It has a transmission/reception control unit that supports S operation (protocol) and transmission/reception.

本発明に於けるシリアル伝送を行うシステムバスBUS
の役割・分担は、一般のパラレルバスと同様に各ユニッ
ト/o〜50間でのデータ転送を行うことにある。唯−
一般のパラレルバスとの相違は、データ転送手j頃が例
えばトークンリングのプロトコルに従うことにある。
System bus BUS for serial transmission in the present invention
The role and division of the bus is to transfer data between the units /o to 50 in the same way as a general parallel bus. Yui-
The difference from a general parallel bus is that data transfer follows a token ring protocol, for example.

一方、通常のネットワークL AN上を流れるシリアル
データは、ある一定データJi東位のパケット単位でラ
ンダムに送られる。従って、従来の端末においてはパケ
ットの編集及びパラレルシステムバスへの整合を行うた
めにシリアル−パラレル変換が必須となり、大きな遅延
を生じてい乙。本発明では第1図に示した様に、各ユニ
ット/o〜50が送受信制御部を持っているため、ネッ
トワークインタフェースユニット20はネットワークL
ANから受信したシリアルデータをシリアルの形でシス
テムバスBUSに通過させる。
On the other hand, serial data flowing on a normal network LAN is randomly sent in packet units of a certain amount of data Ji. Therefore, in conventional terminals, serial-to-parallel conversion is required to edit packets and match them to the parallel system bus, resulting in large delays. In the present invention, as shown in FIG. 1, since each unit /o to 50 has a transmission/reception control section, the network interface unit 20
The serial data received from the AN is passed in serial form to the system bus BUS.

一方、システムバスBUSのプロトコルを、例えば外部
のネットワークLANのプロトコルと同一にした場合に
は、第3図に示す様にネットワークインタフェースユニ
ット20を介さずダイレクトにネットワークLANに接
続する事ができる。
On the other hand, if the protocol of the system bus BUS is made the same as, for example, the protocol of an external network LAN, it is possible to connect directly to the network LAN without going through the network interface unit 20, as shown in FIG.

上記した様なダイレクト接M構成を第2図のネットワー
ク構成に適用すれば、各端末1〜4を1つのデータ処理
装置とすることができる。即ち、イ)端末台数分のマル
チCPUシステムが構築され、口)且つ、入出力機器(
ハードディスク装置HD、或いはフロッピディスク装f
iFD等)、及びメモリMEMの共用化を図った1つの
システムを構築する。
If the above-described direct connection M configuration is applied to the network configuration shown in FIG. 2, each of the terminals 1 to 4 can be made into one data processing device. In other words, a) a multi-CPU system for the number of terminals is constructed, and
Hard disk device HD or floppy disk device f
iFD, etc.) and memory MEM will be shared.

また、他の実施例としては、システムバスBUSの伝送
媒体として光ファイバを用いることも、上述した本発明
のシステム構成を容易に構築できることは言うまでもな
い。
It goes without saying that in other embodiments, an optical fiber may be used as the transmission medium of the system bus BUS, and the system configuration of the present invention described above can be easily constructed.

一方、第1図で示した各ユニット/o〜50を、第4図
に示すようにIC或いはLSIのパッケージを取り除い
たシリコンチップ/o0〜12o。
On the other hand, silicon chips /o0-12o are obtained by removing the IC or LSI package from each unit /o-50 shown in FIG. 1, as shown in FIG.

200〜220で構成することにより、上述した本発明
のシステム構築と同様の構成が取れる。
By configuring from 200 to 220, a configuration similar to the system construction of the present invention described above can be achieved.

なお、各ユニット30〜50においては、各々がハード
ディスク族[HD、フロッピディスク装[FD、増設メ
モリMEMを一体化したユニット構成としても上述した
本発明のシステム構築と同様の構成を取れることは明ら
かである。
It is clear that each of the units 30 to 50 can have a configuration similar to the system construction of the present invention described above even if each unit has a unit configuration in which a hard disk group [HD, a floppy disk device [FD], and an additional memory MEM are integrated. It is.

以上述べたように、本発明はシステムバスBUSをLA
Nの概念で運用することが大きな特徴である。
As described above, the present invention connects the system bus BUS to LA.
A major feature is that it is operated based on the concept of N.

[発明の効果] 以上説明したように本発明によれば、(1)端末(デー
タ処理装置り内のシステムバスを外部ネットワークと同
様のシリアル伝送方式を採用することで、ネットワーク
との接続親和性が確保でき。
[Effects of the Invention] As explained above, according to the present invention, (1) the system bus in the terminal (data processing device) adopts the same serial transmission method as the external network, thereby improving connection affinity with the network; can be secured.

従ってネットワークシステムが容易に構築できると共に
、ネットワークと端末間におけるデータ授受制御の際の
遅延を低減できる。(2)またシステムバスを外部ネッ
トワークと同じ通償プロトコルで運用することで、複数
端末で構成されるネットワークシステムを1つのデータ
処理装置となるマルチCPUシステムで入出力機器等の
共用システムとすることができる。(3)またシステム
バスの伝送媒体を光ファイバとする光伝送により、電磁
障害を防止することができ、(4)且つ光ファイバの柔
軟性に着目すれば各ユニットを装置として組立てる構造
設計する場合に自由度が大きくなり装置の小型化ができ
る。(5)各ユニット構造をシリコンチップ状態で直接
ボード等に実装することで更に小型化を図ることができ
る。
Therefore, a network system can be easily constructed, and delays in controlling data exchange between the network and the terminal can be reduced. (2) In addition, by operating the system bus using the same compensation protocol as the external network, a network system consisting of multiple terminals can be turned into a shared system for input/output devices, etc. with a multi-CPU system serving as one data processing device. I can do it. (3) In addition, electromagnetic interference can be prevented by optical transmission using optical fiber as the transmission medium of the system bus, and (4) when focusing on the flexibility of optical fiber, it is possible to design a structure in which each unit is assembled as a device. The degree of freedom is increased and the device can be made smaller. (5) Further miniaturization can be achieved by directly mounting each unit structure in the form of a silicon chip on a board or the like.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例のブロック構成図、第2図は
ネットワークシステム構成図、第3図は本発明の他の実
施例のブロック構成図、第4図は本発明の他の実施例図
である。 符号の説明 1〜4・・・端末、io〜50・・・ユニット、BUS
・・・システムバス、LAN・・・ネットワーク、H8
T・・・ホスト計算機、HD・・・ハードディスク装置
、FD・・・フロッピディスク装置、MEM・・・メモ
リ、/o0〜120,200〜220・・・シリコンチ
ップ。
FIG. 1 is a block configuration diagram of one embodiment of the present invention, FIG. 2 is a network system configuration diagram, FIG. 3 is a block diagram of another embodiment of the present invention, and FIG. 4 is another embodiment of the present invention. This is an example diagram. Explanation of codes 1 to 4...Terminal, io to 50...Unit, BUS
...System bus, LAN...Network, H8
T...Host computer, HD...Hard disk device, FD...Floppy disk device, MEM...Memory, /o0-120, 200-220...Silicon chip.

Claims (1)

【特許請求の範囲】 1、少なくともCPU部、ネットワークとのインタフェ
ースを行うネットワークインタフェース部、入出力機器
とそのインタフェースを行うi/oインタフェース部、
メモリとそのインタフェースを行うメモリインタフェー
ス部を備えたデータ処理装置において、該CPU部と該
ネットワークインタフェース部と該i/oインタフェー
ス部と該メモリインタフェース部を接続するシステムバ
スをシリアル伝送方式で運用・接続することを特徴とす
る処理装置。 2、該システムバス媒体を光ファイバとすることを特徴
とする請求項1記載の処理装置。 3、該システムバスは該ネットワークと同一の通信プロ
トコルで運用することを特徴とする請求項1又は2記載
の処理装置。 4、該CPU部と該ネットワークインタフェース部と該
i/oインタフェース部と該メモリインタフェース部は
各々シリコンチップで実装することを特徴とする請求項
1記載の処理装置。 5、少なくともCPU部、入出力機器とそのインタフェ
ースを行うi/oインタフェース部、メモリとそのイン
タフェースを行うメモリインタフェース部を備えたデー
タ処理装置において、該CPU部と該i/oインタフェ
ース部と該メモリインタフェース部を接続するシステム
バスを外部ネットワークと同一の通信プロトコル且つ同
一媒体とすることを特徴とする処理装置。 6、該システムバスと該ネットワークとを直接接続する
ことを特徴とする請求項5記載の処理装置。 7、該システムバス及びネットワークの媒体を光ファイ
バとすることを特徴とする請求項5又は6記載の処理装
置。 8、該CPU部と該i/oインタフェース部と該メモリ
インタフェース部は各々シリコンチップで実装すること
を特徴とする請求項5記載の処理装置。
[Claims] 1. At least a CPU section, a network interface section that interfaces with a network, an I/O interface section that interfaces with input/output devices,
In a data processing device equipped with a memory and a memory interface unit that interfaces with the memory, a system bus that connects the CPU unit, the network interface unit, the I/O interface unit, and the memory interface unit is operated and connected using a serial transmission method. A processing device characterized by: 2. The processing device according to claim 1, wherein the system bus medium is an optical fiber. 3. The processing device according to claim 1 or 2, wherein the system bus operates using the same communication protocol as the network. 4. The processing device according to claim 1, wherein the CPU section, the network interface section, the I/O interface section, and the memory interface section are each implemented with a silicon chip. 5. In a data processing device that includes at least a CPU section, an input/output device and an I/O interface section that interfaces therewith, and a memory and a memory interface section that interfaces therewith, the CPU section, the I/O interface section, and the memory; A processing device characterized in that a system bus connecting an interface unit has the same communication protocol and the same medium as an external network. 6. The processing device according to claim 5, wherein the system bus and the network are directly connected. 7. The processing device according to claim 5 or 6, wherein the medium of the system bus and network is an optical fiber. 8. The processing device according to claim 5, wherein the CPU section, the I/O interface section, and the memory interface section are each implemented with a silicon chip.
JP23325690A 1990-09-05 1990-09-05 Processor Pending JPH04114533A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23325690A JPH04114533A (en) 1990-09-05 1990-09-05 Processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23325690A JPH04114533A (en) 1990-09-05 1990-09-05 Processor

Publications (1)

Publication Number Publication Date
JPH04114533A true JPH04114533A (en) 1992-04-15

Family

ID=16952227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23325690A Pending JPH04114533A (en) 1990-09-05 1990-09-05 Processor

Country Status (1)

Country Link
JP (1) JPH04114533A (en)

Similar Documents

Publication Publication Date Title
US10437764B2 (en) Multi protocol communication switch apparatus
US7787490B2 (en) Method and apparatus for multiplexing multiple protocol handlers on a shared memory bus
US6314461B2 (en) Method and apparatus for the addition and removal of nodes from a common interconnect
US5867648A (en) High speed heterogeneous coupling of computer systems using channel-to-channel protocol
US8711874B2 (en) Method and system for an integrated host PCI I/O bridge and dual port gigabit ethernet controller
US6754209B1 (en) Method and apparatus for transmitting and receiving network protocol compliant signal packets over a platform bus
JP2004532457A (en) Network to increase transmission link layer core speed
GB2409073A (en) Dedicated connection between CPU and network interface in multi-processor systems
US6985988B1 (en) System-on-a-Chip structure having a multiple channel bus bridge
US20030043794A1 (en) Data stream multiplexing in data network
Ahuja S/Net: A high-speed interconnect for multiple computers
JPH10222458A (en) Connector
JP2007534052A (en) Integrated circuit and transaction withdrawal method
KR19990060566A (en) Information exchange device between processes using internet
JP3989376B2 (en) Communications system
Kudoh et al. RHINET: a network for high performance parallel computing using locally distributed computers
US20090177832A1 (en) Parallel computer system and method for parallel processing of data
JPH04114533A (en) Processor
JPS63175962A (en) Direct memory access controller
US20030065869A1 (en) PCI/LVDS half bridge
US6067317A (en) Computer bus resource port
KR100628320B1 (en) Apparatus for accelerating VPN IPsec
US20040042496A1 (en) System including a segmentable, shared bus
KR200239091Y1 (en) Ieee1394 ohci card
KR910009671B1 (en) Method for using synchronous and asynchronous signal processors in packet assembly/disassembly system