JPH04103214A - High breakdown voltage output circuit - Google Patents

High breakdown voltage output circuit

Info

Publication number
JPH04103214A
JPH04103214A JP2219947A JP21994790A JPH04103214A JP H04103214 A JPH04103214 A JP H04103214A JP 2219947 A JP2219947 A JP 2219947A JP 21994790 A JP21994790 A JP 21994790A JP H04103214 A JPH04103214 A JP H04103214A
Authority
JP
Japan
Prior art keywords
voltage
transistor
output
reference potential
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2219947A
Other languages
Japanese (ja)
Inventor
Takeshi Ishioka
石岡 毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2219947A priority Critical patent/JPH04103214A/en
Publication of JPH04103214A publication Critical patent/JPH04103214A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To make an output of the high breakdown voltage output circuit stable by keeping a gate electrode and a point of a 2nd reference potential to a prescribed voltage higher than a 1st power supply. CONSTITUTION:When an input signal is at an L level, a transistor(TR) 3 is turned on, a TR 4 is turned off and a signal with an H level closer to a power supply VDD is fed to a gate of a TR M2. The TR M2 is turned on through the application, a TR Q1 is turned on and a constant current flows from an emitter of the TR Q1 to a constant voltage diode D2. Thus, a prescribed voltage Vz set higher than the voltage of the power supply VDD is fed to the gate of the TR M2 and a drive current of the TR M2 is much increased. Thus, the output of the high breakdown voltage output circuit is made stable.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、例えば高い駆動電圧を必要とするフラットパ
ネルデイスプレィの駆動用の集積回路に使用される高耐
圧出力回路に係り、特にその駆動出力の大出力化および
出力安定化に関する。
[Detailed Description of the Invention] [Object of the Invention] (Industrial Application Field) The present invention is applicable to high voltage output circuits used in integrated circuits for driving flat panel displays that require high driving voltages, for example. In particular, the present invention relates to increasing the drive output and stabilizing the output.

(従来の技術) 表示装置としてブラウン管に替わってフラットパネルデ
イスプレィ(FDP)が使用されるようになってきてい
る。このフラットパネルデイスプレィは駆動させるのに
高い駆動電圧を必要とするため、駆動用の集積回路には
比較的高い駆動電圧を出力できる高耐圧出力回路が採用
されている。
(Prior Art) Flat panel displays (FDPs) have come to be used as display devices in place of cathode ray tubes. Since this flat panel display requires a high drive voltage to drive, a high voltage output circuit capable of outputting a relatively high drive voltage is used as a driving integrated circuit.

このような高耐圧出力回路の一つとして相補的MO3(
CMO8)回路素子と高耐圧回路素子とで構成されたオ
ーブンドレイン型高耐圧出力回路に負荷抵抗を付加した
ものが知られている。
Complementary MO3 (
CMO8) It is known that a load resistor is added to an oven-drain type high-voltage output circuit composed of a circuit element and a high-voltage circuit element.

第3図はこのようなオーブンドレイン型高耐圧出力回路
に負荷抵抗を付加した高耐圧8カ回路を示す図である。
FIG. 3 is a diagram showing an eight high-voltage circuit in which a load resistor is added to such an oven-drain type high-voltage output circuit.

すなわち入力部1は、それぞれ低耐圧のPチャンネルC
MO8)ランジスタTriおよびNチャンネルCMOS
トランジスタTr2で構成される。これらのトランジス
タT rL T r2の各ゲートが入力端子INに共通
接続され、それぞれのドレインが出力部2のデイブレジ
ョンMOS形トランジスタ(DMO8)Mlのゲートに
共通接続されている。
In other words, the input section 1 is a low voltage P channel C.
MO8) Transistor Tri and N-channel CMOS
It is composed of a transistor Tr2. The respective gates of these transistors T rL T r2 are commonly connected to the input terminal IN, and the respective drains are commonly connected to the gate of the dabrasion MOS type transistor (DMO8) Ml of the output section 2.

そして前記トランジスタTriのソースが低圧電源VD
Dに接続され、前記トランジスタTr2のソースが前記
入力部1を持つCMO8回路の基準電位G1に接続され
ている。
The source of the transistor Tri is the low voltage power supply VD.
The source of the transistor Tr2 is connected to the reference potential G1 of the CMO8 circuit having the input section 1.

さらに前記出力部2においては、前記トランジスタM1
のドレインが負荷抵抗R1を介して高圧電源HVCCに
接続され、ソースが前記出力部2の基準電位G2に接続
されている。また前記トランジスタM1のドレインに出
力端子OUTが接続されている。
Furthermore, in the output section 2, the transistor M1
Its drain is connected to the high voltage power supply HVCC via a load resistor R1, and its source is connected to the reference potential G2 of the output section 2. Further, an output terminal OUT is connected to the drain of the transistor M1.

このように構成される従来の高耐圧出力回路の動作を説
明すると、入力端子INに入力された入力信号がロー(
L)レベルであった場合は、前記トランジスタTriが
オンされ、前記トランジスタTr2がオフされるので前
記電源VDDに同等電位のハイ(H)レベルの信号が前
記トランジスタM1のゲートにゲート・ソース電圧VG
Sとして印加される。これにより前記トランジスタM1
がオフされ、出力端子OUTへ前記電源HVCCに同等
電位な電圧のHレベルの信号が出力される。
To explain the operation of the conventional high-voltage output circuit configured in this way, when the input signal input to the input terminal IN is low (
If it is at the L) level, the transistor Tri is turned on and the transistor Tr2 is turned off, so that a high (H) level signal with the same potential as the power supply VDD is applied to the gate of the transistor M1 at the gate-source voltage VG.
Applied as S. As a result, the transistor M1
is turned off, and an H level signal having a voltage equivalent to that of the power supply HVCC is output to the output terminal OUT.

これとは逆に前記入力端子INに入力した入力信号がH
レベルであった場合は、前記トランジスタTriがオフ
され、前記トランジスタTr2がオンされ、よって前記
基準電位Glに同等電位のLレベルの信号が前記トラン
ジスタM1のゲートに印加される。これにより前記トラ
ンジスタM1がオンされ、出力端子OUTへ前記ゲート
・ソース電圧VGSに応じた基準電位G2に同等電位な
Lレベルの出力が出力される。
On the contrary, the input signal input to the input terminal IN is high.
If the voltage is at the level, the transistor Tri is turned off and the transistor Tr2 is turned on, so that an L level signal having a potential equal to the reference potential Gl is applied to the gate of the transistor M1. As a result, the transistor M1 is turned on, and an L-level output having a potential equivalent to the reference potential G2 corresponding to the gate-source voltage VGS is outputted to the output terminal OUT.

(発明が解決しようとする課題) 前述した第3図に示す構成の高耐圧出力回路において、
トランジスタM1の駆動電流は、ゲート・ソース電圧V
GSに比例する。よって大駆動電流とするためには前記
ゲート・ソース電圧を高くしなければならない。しかし
、前記ゲート・ソース電圧は電源VDDの電圧(通常は
5v程度)を用いているため、これ以上に大きくするこ
とは困難である。しかも前記トランジスタM1のオン動
作は、それのスレショールド電圧VTRに大きく影響さ
れる。
(Problems to be Solved by the Invention) In the high voltage output circuit having the configuration shown in FIG.
The drive current of transistor M1 is equal to the gate-source voltage V
Proportional to GS. Therefore, in order to obtain a large drive current, the gate-source voltage must be increased. However, since the gate-source voltage uses the voltage of the power supply VDD (usually about 5V), it is difficult to increase it higher than this. Moreover, the on-operation of the transistor M1 is greatly influenced by its threshold voltage VTR.

従って、フラットデイスプレィ等の駆動を安定させるた
めに、前記高耐圧出力回路の駆動電流を大きくするには
、これを構成する各素子電極の面積を広げ、前記トラン
ジスタM1の電極サイズを大きくする方法しかない。し
かしこの方法では製造原価が上り、トランジスタの特性
面でも伝搬遅延時間が長くなるという影響が出る。
Therefore, in order to increase the drive current of the high-voltage output circuit in order to stabilize the drive of a flat display, etc., there is a method of increasing the area of each element electrode constituting the circuit and increasing the electrode size of the transistor M1. There is no other choice. However, this method increases manufacturing costs and has the effect of increasing the propagation delay time in terms of transistor characteristics.

さらに前述した高耐圧出力回路においては通常、前記出
力部2の大電流の切換え動作時に発生するノイズ等が前
記入力部1の制御信号に影響しないように、前記入力部
1の基準電位G1と前記出力部2の基準電位G2が別々
に設けられている。
Furthermore, in the above-described high voltage output circuit, the reference potential G1 of the input section 1 and the A reference potential G2 for the output section 2 is provided separately.

このために前記出力部2から大電流を出力した場合、前
記基準電位G2の配線に用いられるアルミニウムのイン
ピーダンスによって、前記基準電位G2の電位が上る(
見掛上はスレショールド電圧VTHが上る)ことから、
前記トランジスタM1のゲート・ソース電圧vGSの値
が小さくなり、よって出力電流も減少する。
For this reason, when a large current is output from the output section 2, the potential of the reference potential G2 increases due to the impedance of aluminum used in the wiring for the reference potential G2 (
(apparently the threshold voltage VTH increases),
The value of the gate-source voltage vGS of the transistor M1 decreases, and therefore the output current also decreases.

そこで本発明は、駆動電流を大きくすることができると
共に、高耐圧出力回路素子のスレショールド電圧の変動
による影響を少なくすることができる高耐圧出力回路を
提供することを目的とする。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a high voltage output circuit that can increase the drive current and reduce the influence of fluctuations in the threshold voltage of high voltage output circuit elements.

[発明の構成] (課題を解決するための手段) 本発明は従来技術が持つ課題を解決するために、第1の
電源と第1の基準電位との間に接続され、入力端子から
の入力信号のレベルに応じてオン・オフする低耐圧回路
素子と、電流通路の一方が出力端子および前記第1の電
源より高電位の第2の電源に負荷抵抗を介して接続され
、前記電流通路の他方が第2の基準電位に接続され、前
記入力手段の出力端にゲート電極が接続された高耐圧回
路素子と、前記低耐圧回路素子と高耐圧回路素子との間
に接続され、前記高耐圧回路素子の駆動時に所定電流を
出力する駆動手段と、前記高耐圧回路素子のゲート電極
と第2の基準電位との間に接続され、前記駆動手段から
の前記所定電流を受けて、前記ゲート電極と前記第2の
基準電位間を前記第1の電源よりも高電位の所定電圧に
保持する定電圧手段とを具備することを特徴とする高耐
圧出力回路を用いる。
[Structure of the Invention] (Means for Solving the Problems) In order to solve the problems of the prior art, the present invention provides an input terminal connected between a first power source and a first reference potential, A low voltage circuit element is turned on and off according to the signal level, and one of the current paths is connected to an output terminal and a second power source having a higher potential than the first power source via a load resistor, and one of the current paths is a high voltage circuit element connected between the low voltage circuit element and the high voltage circuit element, the other being connected to a second reference potential and a gate electrode connected to the output end of the input means; a driving means for outputting a predetermined current when driving the circuit element; and a driving means connected between the gate electrode of the high-voltage circuit element and a second reference potential, and receiving the predetermined current from the driving means to output a predetermined current to the gate electrode. and a constant voltage means for maintaining a voltage between the second reference potential and the second reference potential at a predetermined voltage higher than the first power source.

(作用) 以上のような構成によると、本発明の高耐圧出力回路は
、従来の同回路の出力部を構成する出力トランジスタの
駆動電流能力が改善されると共に、スレショールド電圧
VTRの変動による影響が少なくなる。また前記出力ト
ランジスタのゲート・ソース電圧VGSが定電圧ダイオ
ードによって設定されるため、電圧変動が無(なり、一
定の駆動電流を同出力トランジスタに供給することがで
き、高耐圧出力回路の出力安定が図れる。
(Function) According to the above configuration, the high voltage output circuit of the present invention improves the drive current capability of the output transistor that constitutes the output section of the conventional circuit, and also improves the drive current capability due to fluctuations in the threshold voltage VTR. The impact will be less. In addition, since the gate-source voltage VGS of the output transistor is set by a constant voltage diode, there is no voltage fluctuation, and a constant drive current can be supplied to the output transistor, which stabilizes the output of the high voltage output circuit. I can figure it out.

(実施例) 以下、図面を参照して本発明の実施例を詳細に説明する
(Example) Hereinafter, an example of the present invention will be described in detail with reference to the drawings.

第1図は本発明の第1の実施例に係る高耐圧出力口路の
回路構成を示すものである。
FIG. 1 shows a circuit configuration of a high voltage output port according to a first embodiment of the present invention.

すなわち入力端子INは入力部10を構成するPチャン
ネルCMO8)ランジスタTr3およびNチャンネルC
MO8)ランジスタTr4の各ゲートに共通接続される
。前記トランジスタTr3のドインがダイオードD1の
アノードに接続され、ソースが低圧の電源VDDに接続
される。また前記トランジスタTr4のドレインがダイ
オードD1のカソード並びに、出力部20のDMO8h
ランジスタM2のゲートに接続される。さらに前記トラ
ンジスタTr4のソースが、入力部10の基準電位G1
に接続されている。このトランジスタTr3とTr4と
は、いわゆるインバータ構成に接続されている。
That is, the input terminal IN is connected to the P-channel CMO8) transistor Tr3 and the N-channel CMO that constitute the input section 10.
MO8) Commonly connected to each gate of transistor Tr4. The input of the transistor Tr3 is connected to the anode of the diode D1, and the source is connected to the low voltage power supply VDD. Further, the drain of the transistor Tr4 is connected to the cathode of the diode D1 and the DMO8h of the output section 20.
Connected to the gate of transistor M2. Furthermore, the source of the transistor Tr4 is connected to the reference potential G1 of the input section 10.
It is connected to the. The transistors Tr3 and Tr4 are connected in a so-called inverter configuration.

さらに前記出力部20のトランジスタM2のドレインが
、負荷抵抗R2の一方に接続され、ソースが前記基準電
位G1と同電位で、別に設定された出力部20の基準電
位G2に接続されている。
Further, the drain of the transistor M2 of the output section 20 is connected to one side of the load resistor R2, and the source is connected to a separately set reference potential G2 of the output section 20 at the same potential as the reference potential G1.

そして前記負荷抵抗R2の他方が負荷抵抗R3を介して
高圧の電源HVCCに接続され、また前記トランジスタ
M2と前記負荷抵抗R2間に出力端子OUTを設ける。
The other of the load resistors R2 is connected to a high voltage power supply HVCC via a load resistor R3, and an output terminal OUT is provided between the transistor M2 and the load resistor R2.

さらに、カソードが前記トランジスタM2のゲートに接
続され、アノードが前記基準電位G2に接続される定電
圧ダイオードD2が設けられる。
Furthermore, a constant voltage diode D2 is provided, the cathode of which is connected to the gate of the transistor M2, and the anode of which is connected to the reference potential G2.

またベースが前記負荷抵抗R2とR3の接続点に接続さ
れ、コレクタが負荷抵抗R4を介して前記電源HVCC
に接続され、エミッタが前記トランジスタM2のゲート
に接続されて定電流源となるPNP形トランジスタQ1
が設けられる。
Further, the base is connected to the connection point between the load resistors R2 and R3, and the collector is connected to the power supply HVCC through the load resistor R4.
a PNP transistor Q1 whose emitter is connected to the gate of the transistor M2 and serves as a constant current source;
will be provided.

この構成の高耐圧出力回路の動作は、入力端子INに入
力した入力信号がハイ(H)レベルであった場合は、前
記トランジスタTr3がオフされ、前記トランジスタT
r4がオンされ、よって基準電位G1と同等電位のロー
(L)レベルの出力が前記トランジスタM2のゲートに
印加される。これにより前記トランジスタM2がオフに
なり、出力端子OUTへ前記電源HVCCから供給され
負荷抵抗R2,R3によって所定電圧となるHレベルの
信号が出力される。
The operation of the high voltage output circuit having this configuration is such that when the input signal input to the input terminal IN is at a high (H) level, the transistor Tr3 is turned off, and the transistor Tr3 is turned off.
r4 is turned on, so that a low (L) level output having a potential equivalent to the reference potential G1 is applied to the gate of the transistor M2. This turns off the transistor M2, and outputs an H level signal that is supplied from the power supply HVCC to the output terminal OUT and becomes a predetermined voltage by the load resistors R2 and R3.

これとは逆に前記入力信号がLレベルであった場合は、
前記トランジスタTr3がオンされ、前記トランジスタ
Tr4がオフされ、よって前記電源VDDに近似電位の
Hレベルの信号が前記トランジスタM2のゲートに印加
される。
On the contrary, if the input signal is at L level,
The transistor Tr3 is turned on and the transistor Tr4 is turned off, so that an H level signal having a potential approximate to the power supply VDD is applied to the gate of the transistor M2.

この印加により前記トランジスタM2がオンすると共に
、前記トランジスタQ1がオンし、このトランジスタQ
1のエミッタから定電圧ダイオードD2に定電流が供給
される。これにより前記電源VDDの電圧値より高く設
定した所定電圧Vzが前記トランジスタM2のゲートに
印加され、これにより前記トランジスタM2の駆動電流
の値が、さらに上げられている。この結果、出力端子O
UTへ基準電位G2に同等電位なLレベルが出力される
Due to this application, the transistor M2 is turned on, and the transistor Q1 is also turned on, and this transistor Q
A constant current is supplied from the emitter of D1 to the constant voltage diode D2. As a result, a predetermined voltage Vz set higher than the voltage value of the power supply VDD is applied to the gate of the transistor M2, thereby further increasing the value of the drive current of the transistor M2. As a result, the output terminal O
An L level potential equivalent to the reference potential G2 is output to the UT.

前記ダイオードD1は前記所定電圧Vzが前記電源VD
Dの電圧値より高くなったとき、前記駆動電流が逆流し
、前記PチャンネルトランジスタTriのドレインから
CMO8回路へ流れ込むことを防止するために設けられ
ている。
The diode D1 has the predetermined voltage Vz connected to the power supply VD.
This is provided to prevent the drive current from flowing backwards from the drain of the P-channel transistor Tri to the CMO8 circuit when the voltage becomes higher than the voltage value of D.

従って、前記トランジスタM2のゲートに印加される所
定電圧Vzは、前記電源VDDの電圧値より高く設定さ
れるため、該トランジスタM2の電流駆動能力が改善さ
れ、従来に比べて大電流を出力することができる。
Therefore, the predetermined voltage Vz applied to the gate of the transistor M2 is set higher than the voltage value of the power supply VDD, so that the current driving ability of the transistor M2 is improved and a larger current can be output than in the past. I can do it.

また前記入力部10より入力される信号の変動が前記ト
ランジスタM2の駆動電流には直接に影響を与えなくな
る。
Furthermore, fluctuations in the signal input from the input section 10 no longer directly affect the drive current of the transistor M2.

さらに前記所定電圧Vzが大きくなったことで、前記ト
ランジスタM1の駆動はスレショールド電圧VTH依存
性を小さくできる。
Furthermore, by increasing the predetermined voltage Vz, the dependence of the driving of the transistor M1 on the threshold voltage VTH can be reduced.

第2図に第2の実施例としての回路図を示す。FIG. 2 shows a circuit diagram as a second embodiment.

この第2の実施例は、前述した第1の実施例の回路構成
のトランジスタQ1がpチャンネルDMO8)ランジス
タM3に変更されたものである。この変更以外は第1の
実施例の回路構成と同構成で、全く同様に動作し、得ら
れる効果も同等である。
In this second embodiment, the transistor Q1 in the circuit configuration of the first embodiment described above is changed to a p-channel DMO8) transistor M3. Other than this change, the circuit configuration is the same as that of the first embodiment, operates in exactly the same way, and provides the same effects.

また本発明の高耐圧出力回路と従来回路と比較すると、
現状より高レベルの出力が要求された場合に、従来回路
では半導体基板に占める出力トランジスタの電極面積が
大きくなり基板サイズも増大しかねないが、本発明の回
路構成を採用すると定電流回路と定電圧回路素子が追加
されるにしても、出力トランジスタの占める面積が減少
し、半導体基板の面積の増大は無く、現状の基板サイズ
を維持する、もしくは縮小する場合もある。
Also, when comparing the high voltage output circuit of the present invention with the conventional circuit,
When a higher level of output than the current level is required, in conventional circuits the electrode area of the output transistor occupies a large semiconductor substrate, which may increase the substrate size, but with the circuit configuration of the present invention, it can be used as a constant current circuit. Even if a voltage circuit element is added, the area occupied by the output transistor is reduced, the area of the semiconductor substrate is not increased, and the current substrate size may be maintained or reduced.

よって、本発明の高耐圧出力回路は、従来の同回路の出
力部を構成する出力トランジスタの駆動電流能力が改善
されると共に、スレショールド電圧VTHの変動による
影響が少なくなる。また前記出力トランジスタのゲート
・ソース電圧vGSが定電圧ダイオードによって設定さ
れるため、電圧変動が無くなり、一定の駆動電流を同出
力トランジスタに供給することができ、高耐圧出力回路
の出力安定が図れる。
Therefore, in the high voltage output circuit of the present invention, the drive current capability of the output transistor constituting the output section of the conventional circuit is improved, and the influence of fluctuations in the threshold voltage VTH is reduced. Furthermore, since the gate-source voltage vGS of the output transistor is set by a constant voltage diode, voltage fluctuations are eliminated, a constant drive current can be supplied to the output transistor, and the output of the high voltage output circuit can be stabilized.

また本発明はこの様な実施例に限定されるものではなく
、他にも発明の要旨を逸脱しない範囲で種々の変形や応
用が可能であることは勿論である。
Furthermore, the present invention is not limited to such embodiments, and it goes without saying that various modifications and applications can be made without departing from the gist of the invention.

[発明の効果] 以上詳述したような本発明の高耐圧出力回路は、従来の
同回路の出力部を構成する高耐圧出力回路素子の駆動電
流能力が改善できると共に、定電圧手段により電圧変動
が無くなり、一定の駆動電流を前記高耐圧出力回路素子
に供給することができ、高耐圧出力回路の出力安定が図
れる。
[Effects of the Invention] The high withstand voltage output circuit of the present invention as detailed above can improve the drive current capability of the high withstand voltage output circuit element that constitutes the output section of the conventional circuit, and can also suppress voltage fluctuations by the constant voltage means. Therefore, a constant drive current can be supplied to the high voltage output circuit element, and the output of the high voltage output circuit can be stabilized.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の第1の実施例に係る高耐圧出力回路の
回路構成図、第2図は第2の実施例に係る高耐圧出力回
路の回路構成図、第3図は従来の高耐圧出力回路の回路
構成図である。 Try、Tr4.Ml、M2.M3.Ql”’)’ラン
ジスタ、D2・・・定電圧ダイオード、R2,R3゜R
4・・・抵抗、VDD、HVCC・・・電源。 出願人代理人 弁理士 鈴江武彦 HVCC(1A2の電7幼に) HVCC 毫2図
FIG. 1 is a circuit configuration diagram of a high voltage output circuit according to a first embodiment of the present invention, FIG. 2 is a circuit configuration diagram of a high voltage output circuit according to a second embodiment, and FIG. FIG. 3 is a circuit configuration diagram of a voltage-resistant output circuit. Try, Tr4. Ml, M2. M3. Ql"')' transistor, D2... constant voltage diode, R2, R3゜R
4...Resistance, VDD, HVCC...Power supply. Applicant's representative Patent attorney Takehiko Suzue HVCC (1A2 Den 7 Yoni) HVCC Figure 2

Claims (1)

【特許請求の範囲】 第1の電源と第1の基準電位との間に接続され、入力端
子からの入力信号のレベルに応じてオン・オフする低耐
圧回路素子と、 電流通路の一方が出力端子および前記第1の電源より高
電位の第2の電源に負荷抵抗を介して接続され、前記電
流通路の他方が第2の基準電位に接続され、前記低耐圧
回路素子の出力端にゲート電極が接続された高耐圧回路
素子と、 前記低耐圧回路素子と高耐圧回路素子との間に接続され
、前記高耐圧回路素子の駆動時に所定電流を出力する駆
動手段と、 前記高耐圧回路素子のゲート電極と第2の基準電位との
間に接続され、前記駆動手段からの前記所定電流を受け
て、前記ゲート電極と前記第2の基準電位間を前記第1
の電源よりも高電位の所定電圧に保持する定電圧手段と
を具備することを特徴とする高耐圧出力回路。
[Claims] A low voltage circuit element connected between a first power supply and a first reference potential and turned on and off according to the level of an input signal from an input terminal; and one of the current paths is an output. A terminal and a second power source having a higher potential than the first power source are connected via a load resistor, the other current path is connected to a second reference potential, and a gate electrode is connected to the output terminal of the low voltage circuit element. a high-voltage circuit element connected to the high-voltage circuit element; a driving means connected between the low-voltage circuit element and the high-voltage circuit element and outputting a predetermined current when driving the high-voltage circuit element; is connected between the gate electrode and the second reference potential, receives the predetermined current from the driving means, and connects the first reference potential between the gate electrode and the second reference potential.
1. A high withstand voltage output circuit comprising: constant voltage means for maintaining a predetermined voltage at a higher potential than a power supply.
JP2219947A 1990-08-23 1990-08-23 High breakdown voltage output circuit Pending JPH04103214A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2219947A JPH04103214A (en) 1990-08-23 1990-08-23 High breakdown voltage output circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2219947A JPH04103214A (en) 1990-08-23 1990-08-23 High breakdown voltage output circuit

Publications (1)

Publication Number Publication Date
JPH04103214A true JPH04103214A (en) 1992-04-06

Family

ID=16743530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2219947A Pending JPH04103214A (en) 1990-08-23 1990-08-23 High breakdown voltage output circuit

Country Status (1)

Country Link
JP (1) JPH04103214A (en)

Similar Documents

Publication Publication Date Title
US5838188A (en) Reference voltage generation circuit
JP3079515B2 (en) Gate array device, input circuit, output circuit, and step-down circuit
US4160934A (en) Current control circuit for light emitting diode
US7852142B2 (en) Reference voltage generating circuit for use of integrated circuit
US5191233A (en) Flip-flop type level-shift circuit
KR950010048B1 (en) Semiconductor ic device having substrate potential detection circuit
US5019729A (en) TTL to CMOS buffer circuit
US5434534A (en) CMOS voltage reference circuit
US5608344A (en) Comparator circuit with hysteresis
US20030038655A1 (en) Differential amplifier and semiconductor integrated circuit for LCD drive
JPH0626309B2 (en) Output circuit
US5276365A (en) Output buffer circuit with two level shifts and bias
JPH01288010A (en) Driver circuit
US20090261867A1 (en) Semiconductor device having voltage output circuit
GB2273012A (en) DAC current source switch
US6809575B2 (en) Temperature-compensated current reference circuit
JPH0677804A (en) Output circuit
JPH04103214A (en) High breakdown voltage output circuit
US20200292587A1 (en) Current sensing circuit
US5063310A (en) Transistor write current switching circuit for magnetic recording
JP3252875B2 (en) Voltage comparator
KR950005583B1 (en) Push-pull output circuit
JPH0243204B2 (en)
US20030102888A1 (en) Input buffer circuit
JPH05304426A (en) Semiconductor device