JPH04102960A - Multi-cpu control system - Google Patents

Multi-cpu control system

Info

Publication number
JPH04102960A
JPH04102960A JP22026990A JP22026990A JPH04102960A JP H04102960 A JPH04102960 A JP H04102960A JP 22026990 A JP22026990 A JP 22026990A JP 22026990 A JP22026990 A JP 22026990A JP H04102960 A JPH04102960 A JP H04102960A
Authority
JP
Japan
Prior art keywords
program
service
storage area
service program
cpu control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22026990A
Other languages
Japanese (ja)
Inventor
Toru Mori
徹 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP22026990A priority Critical patent/JPH04102960A/en
Publication of JPH04102960A publication Critical patent/JPH04102960A/en
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

PURPOSE:To easily decide which service processor includes an error by providing this multi-CPU control system with a means for rewriting information for deciding whether a storage area can be used or not in each sort of a service program to be managed by a management program and a means for monitoring a using state. CONSTITUTION:The multi-CPU control system is provided with the 1st means having a storage area for storing data for determining which part in the storage area at a main storage device 15 can be used and constituted so as to decide whether a service program recently executed by a certain service program is identical with a program requested to be executed at this time or not, the 2nd means for changing data for determining which part of the storage area can be used at the time of deciding that both the programs are different from each other and the 3rd means for detecting invalid information when an illegal storage area is used by the service program. Consequently, which service processor generates an error can be decided.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマルチCPU制御方式に関し、特に複数のCP
Uと、この複数のCPUの管理プログラムを記憶してい
る主記憶装置とをバスを介して接続されている装置のオ
ペレーティングシステムにおけるマルチCPU制御方式
に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a multi-CPU control system, and particularly to a multi-CPU control system.
The present invention relates to a multi-CPU control method in an operating system of a device in which a main storage device storing management programs for the plurality of CPUs is connected via a bus.

〔従来の技術〕[Conventional technology]

通常、オペレオ−ティンダシステムは複数ユザのプログ
ラム実行の管理を行う管理プログラムがあり、この管理
プログラムの制御のもとに複数ユーザのユーザプログラ
ム実行の運営が行われている。この種のオペレーティシ
ステムには、複数ユーザのプログラム実行要求がふくそ
うし、並列処理ジョブを行うような場合に対処するため
に同じ主記憶装置を共有する複数のCPUを制御する機
能を備えるとともに行われている。
Usually, an operator system has a management program that manages the execution of programs by a plurality of users, and the execution of user programs by a plurality of users is managed under the control of this management program. This type of operating system is equipped with a function to control multiple CPUs that share the same main memory in order to cope with cases where multiple users' program execution requests are crowded and parallel processing jobs are performed. ing.

従来、この種のオペレーテングシステムのマルチCPU
制御方式において、との管理制御プログラムの各サービ
スプログラムで、複数のCPUに実行されてはまずいも
のは、1つのCPULか実行していない状態を保つよう
に制御を行なう。前述のように複数のCPUが主記憶装
置を共有している場合に、1つのCPUが実行している
サービスプログラムが使用を許可されている領域以外の
領域を使用してはならないが、サービスプログラムの作
成時のミス等により使用不可領域を使用した場合でも、
従来これらの制御プログラムにとっては使用可/不可の
管理が明確に定義されていないので、使用不可領域を使
用している旨の不可情報を明示する等の管理方式となっ
ていなかった。
Traditionally, this type of operating system uses multiple CPUs.
In the control method, each service program of the management control program that would be undesirable to be executed by multiple CPUs is controlled so that only one CPU is executed. As mentioned above, when multiple CPUs share the main memory, the service program running on one CPU must not use any area other than the area it is permitted to use. Even if an unusable area is used due to a mistake when creating the
Conventionally, the management of usability/unavailability for these control programs has not been clearly defined, so there has been no management method such as clearly indicating disapproval information indicating that an unusable area is being used.

因みに、ユーザがユーザプログラム実行中には、プログ
ラムごとに、記憶領域の使用可・不可情報を判定するプ
ロクラムをオペレーティングシステムが持っており、制
御プログラムによって、不可情報を受けると、そのユー
ザプログラムへ不正通知を行う機構が採用されている。
Incidentally, while the user is running a user program, the operating system has a program that determines whether the storage area can be used or not for each program, and if the control program receives information that the storage area is not usable, it may cause unauthorized access to the user program. A notification mechanism is in place.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述した従来のマルチCPU制御方式は、複数のCPU
が主記憶装置を共有し、特に管理プログラムを共有して
記憶しており、特に専用領域に対して入出力装置制御プ
ログラムのミス等により、使用していけない領域にアク
セスした場合に、使用可・不可情報を通知していないの
で、主記憶中の使用不可の領域を使用している装置が誤
った動作をしても、原因の究明及び解決が困難になると
いう欠点がある。
The conventional multi-CPU control method described above uses multiple CPUs.
share the main memory, especially the management program, and if an area that cannot be used is accessed due to an error in the input/output device control program, etc. Since the unusable information is not notified, even if a device using an unusable area in the main memory malfunctions, it is difficult to investigate and solve the cause.

本発明の目的は複数CPUを備えた装置の制御方式にお
いて、それぞれのサービスプログラムが主記憶領域への
メモリへアクセスする場合に、使用可・不可情報を参照
してチエツクを行いミスがあった場合に不正通知を出し
、保守できる状態に切り換える手段を備えたマルチCP
U制御方式を提供することにある。
An object of the present invention is to provide a control system for a device equipped with multiple CPUs, in which each service program checks the usable/disabled information when accessing the main storage area, and if an error occurs. Multi-CP with a means to issue a fraud notification and switch to a state where it can be maintained.
The purpose of the present invention is to provide a U control method.

〔課題を解決するための手段〕[Means to solve the problem]

本発明のマルチCPU制御方式は複数のCPUと、複数
の入出力装置と、前記複数CPUの管理フログラムなら
びに複数のユーザプログラムを記憶する主記憶装置とが
バスにより接続される装置のオペレーティングシステム
におけるマルチCPU制御方式において、前記主記憶装
置が前記管理フログラムを構成する各サービスプログラ
ムごとに記憶領域のどの部分を使用できるかを決定する
データを格納する記憶領域とを有し、一つのサービスプ
ログラムが前回を含む最近実行したサービスプログラム
と今回実行要請を受けたサービスプログラムとが同一で
あるかどうかを判定する第1=5 の手段と、前記第1の手段がお互いのプログラムが異な
る旨の判定をした場合に記憶領域のどの部分を使用でき
るかを決定するデータ変更を行い、同一の場合には何も
行古い第2の手段と、ユーザプログラム実行段階におい
て、管理プログラム中のサービスプログラムにより不正
な記憶領域が使用された場合に不可情報を検出する第3
の手段とを有する。
The multi-CPU control method of the present invention is a multi-CPU control method for an operating system of a device in which a plurality of CPUs, a plurality of input/output devices, and a main storage device storing management program programs for the plurality of CPUs and a plurality of user programs are connected by a bus. In the CPU control method, the main storage device has a storage area for storing data that determines which part of the storage area can be used for each service program making up the management program, and one service program means for determining whether the recently executed service program containing the service program and the service program for which execution has been requested this time are the same; and the first means determines that the two programs are different from each other. The second method is to change the data that determines which part of the storage area can be used in the case, and in the same case, no line is old.The second method is to change the data that determines which part of the storage area can be used. The third part detects unavailability information when the area is used.
means.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の一実施例のシステム構成図、第2図は
本実施例の動作を説明する流れ図である。
FIG. 1 is a system configuration diagram of an embodiment of the present invention, and FIG. 2 is a flow chart explaining the operation of this embodiment.

第1図のマルチCPU装置10は、CPUII。The multi-CPU device 10 in FIG. 1 is a CPU II.

12、入出力装置13,14、主記憶装置15、バス1
6、DSK17、KBD/CRT18から構成される。
12, input/output devices 13, 14, main storage device 15, bus 1
6, DSK17, and KBD/CRT18.

第1図において、CPUII、12はバス16を介して
入出力装置13,14、主記憶装置15に接続されてい
る。入出力装置13゜14はそれぞれDSK17、KB
D/CRT 18と接続され、各入出力装置13.14
から直接制御を行うものである。CPUII、12は管
理プログラムおよびユーザプロクラムを実行するもので
あり、主記憶装置15は、CPUII、12の管理プロ
グラムおよびユーザプロクラムおよび各種テークを記憶
するものである。
In FIG. 1, a CPU II, 12 is connected to input/output devices 13, 14 and a main storage device 15 via a bus 16. Input/output devices 13 and 14 are DSK17 and KB, respectively.
Connected to D/CRT 18, each input/output device 13.14
Control is performed directly from the The CPU II 12 executes a management program and a user program, and the main storage device 15 stores the management program and user program of the CPU II 12 and various takes.

次に本実施例の動作を第2図の流れ図により説明する。Next, the operation of this embodiment will be explained with reference to the flowchart of FIG.

なお、この流れ図は、CPUII、12のいずれかがユ
ーザプログラム実行中に、例えばCPUIIの管理プロ
グラムの動作手順を示している。ユーザプロクラムの実
行中に(ステップ21)、あるユーザプログラムがサー
ビス要求を行うと管理プログラムはその要求を検知する
(ステップ22)。検知を示すYESの場合に、要求さ
れたサービスが既に他のCPU12で実行中かどうかを
チエツクしく7.テップ23)、既に実行中であれば、
要求したユーザプログラムを中止状態にして(ステップ
24)、CPUIIが次に待機しているサービス要求の
ユーザプロクラムの実行に移る(ステップ25)。ステ
ップ23にもどり、要求されたサービスが未だどちらの
CPUにも実行されていないNoの場合に、管理プログ
ラムはそのユーザプログラムが現在勤作中のCPUで一
番最近に実行したサービスプログラムと同かどうかをチ
エツクする(ステップ26)。ステップ26の説明を補
足すると、CPUIIが前回にあるユーザプログラムの
要請により主記憶装置15から処理用メモリに呼び出さ
れているサービスプログラムと現在要求されているサー
ビスフログラムと同一であるかどうかをチエツクする。
Note that this flow chart shows the operating procedure of, for example, the management program of the CPU II while either the CPU II or 12 is executing a user program. When a certain user program makes a service request during execution of a user program (step 21), the management program detects the request (step 22). If YES indicates detection, check whether the requested service is already being executed on another CPU 12.7. Step 23), if it is already running,
The requested user program is suspended (step 24), and the CPU II moves on to executing the user program of the next waiting service request (step 25). Returning to step 23, if the requested service has not yet been executed on either CPU (No), the management program checks whether the user program is the same as the service program most recently executed on the currently active CPU. (step 26). To supplement the explanation of step 26, the CPU II checks whether the service program that was previously called from the main storage device 15 to the processing memory at the request of a certain user program is the same as the currently requested service program. .

したがって結果がYESであれば、管理プログラムはサ
ービス実行の指令を出す(ステップ28)。
Therefore, if the result is YES, the management program issues a command to execute the service (step 28).

NOであれば、使用できないので不可の情報が出力され
る。したがって、図示しないが、主記憶装置15から別
のがい当するサービスプログラムを処理メモリに呼び出
してそのサービスプログラムに適用される使用可/不可
情報に書き換える手順となる(ステップ27)。それか
ら、サービスの実行に入いり(ステップ28)ユーザプ
ログラム実行に問題なければ終了する(ステップ27)
If NO, it cannot be used, so information indicating that it is not allowed is output. Therefore, although not shown, the procedure is to call another appropriate service program from the main storage device 15 to the processing memory and rewrite the usability/disability information applied to that service program (step 27). Then, the service starts running (step 28) and ends if there is no problem with the user program execution (step 27).
.

サービスプログラム中にこの領域アクセスが不正でない
かを使用可/不可情報をもとに常に監視しアクセス不正
であれば(ステップ30)、不正が起きた旨をユーザに
知らせてサービスを中止する(ステップ31)。ここで
、管理プログラムの手順としては現在実行中であった他
のプログラムの中断処理を行ってから(ステップ32)
、不正であったサービスプログラムを保守員が正しいも
のに置換して(ステップ33)、サービスプログラムの
再開処理を行う(ステップ34)。
During the service program, we constantly monitor whether access to this area is unauthorized based on the usable/disabled information, and if access is found to be unauthorized (step 30), we notify the user that unauthorized access has occurred and stop the service (step 30). 31). Here, the procedure of the management program is to suspend other programs that are currently being executed (step 32).
Then, the maintenance personnel replaces the invalid service program with the correct one (step 33), and restarts the service program (step 34).

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、複数CPUからなるオペ
レーティングシステムの制御ログラムにおいて管理プロ
グラムにより管理されるユーザプログラムに対するサー
ビスプログラムの種類ごとに記憶領域の使用可・不可の
判別を行うための情報を書き換える手段と、使用状況が
公正であることを監視する手段とを有することにより、
オペレーティングシステムのサービスプログラム中に含
まれるミスがあっても、関係のないサービスを行うプロ
グラムに対する影響をなくし、どのザー一 ビスプログラムにミスが存在するかを容易に判別するこ
とができる効果がある。
As explained above, the present invention rewrites information for determining whether a storage area can be used or not for each type of service program for a user program managed by a management program in a control program of an operating system consisting of multiple CPUs. By having the means and the means to monitor that usage is fair,
Even if there is a mistake in a service program of an operating system, the effect is eliminated on programs that perform unrelated services, and it is possible to easily determine which service program contains the mistake.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例ならびに従来のマルチCPU
制御方式に共通のブロック図、第2図は、本発明の一実
施例の流れ図である。 10・・・・・・マルチCP U装置、11.12・・
・・・・CPU、13.14・・・・入出力装置、15
・・・・・・主記憶装置、16・・・・・・バス、17
・・・・・・DSK、18・・・・・・K B D /
 CRT 0 代理人 弁理士  内 原   晋
Figure 1 shows an embodiment of the present invention and a conventional multi-CPU.
FIG. 2, a block diagram common to the control method, is a flowchart of one embodiment of the present invention. 10...Multi CPU device, 11.12...
... CPU, 13.14 ... Input/output device, 15
...Main storage device, 16 ... Bus, 17
...DSK, 18...K B D /
CRT 0 Agent Patent Attorney Susumu Uchihara

Claims (1)

【特許請求の範囲】 1、複数のCPUと、複数の入出力装置と、前記複数C
PUの管理プログラムならびに複数のユーザプログラム
を記憶する主記憶装置とがバスにより接続される装置の
オペレーテングシステムにおけるマルチCPU制御方式
において、前記主記憶装置が前記管理プログラムを構成
する各サービスプログラムごとに記憶領域のどの部分を
使用できるかを決定するデータを格納する記憶領域とを
有し、一つのサービスプログラムが前回を含む最近実行
したサービスプログラムと今回実行要請を受けたサービ
スプログラムとが同一であるかどうかを判定する第1の
手段と、前記第1の手段がお互いのプログラムが異なる
旨の判定をした場合に記憶領域のどの部分を使用できる
かを決定するデータ変更を行い、同一の場合には何も行
われない第2の手段と、ユーザプログラム実行段階にお
いて、管理プログラム中のサービスプログラムにより不
正な記憶領域が使用された場合に不可情報を検出する第
3の手段とを有することを特徴とするマルチCPU制御
方式。 2、前記第3の手段が不可情報を検出した場合にユーザ
へのサービスを中止し、サービスプログラムの修正を行
った後にサービスを再開させることを特徴とする請求項
1記載のマルチCPU制御方式。
[Claims] 1. A plurality of CPUs, a plurality of input/output devices, and the plurality of C
In a multi-CPU control method in an operating system of a device in which a PU management program and a main memory storing a plurality of user programs are connected by a bus, the main memory is configured to control each service program constituting the management program. A service program has a storage area that stores data that determines which part of the storage area can be used, and the service program that one service program has recently executed including the previous one is the same as the service program that has been requested to execute this time. a first means for determining whether the two programs are different, and a data change for determining which part of the storage area can be used when the first means determines that the two programs are different; is characterized in that it has a second means in which nothing is done, and a third means for detecting inappropriate information when an illegal storage area is used by a service program in a management program during the user program execution stage. Multi-CPU control method. 2. The multi-CPU control system according to claim 1, wherein the third means suspends the service to the user when detecting the disable information, and resumes the service after modifying the service program.
JP22026990A 1990-08-22 1990-08-22 Multi-cpu control system Pending JPH04102960A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22026990A JPH04102960A (en) 1990-08-22 1990-08-22 Multi-cpu control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22026990A JPH04102960A (en) 1990-08-22 1990-08-22 Multi-cpu control system

Publications (1)

Publication Number Publication Date
JPH04102960A true JPH04102960A (en) 1992-04-03

Family

ID=16748534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22026990A Pending JPH04102960A (en) 1990-08-22 1990-08-22 Multi-cpu control system

Country Status (1)

Country Link
JP (1) JPH04102960A (en)

Similar Documents

Publication Publication Date Title
US4912628A (en) Suspending and resuming processing of tasks running in a virtual machine data processing system
JP3659062B2 (en) Computer system
US6868442B1 (en) Methods and apparatus for processing administrative requests of a distributed network application executing in a clustered computing environment
JP2703479B2 (en) Data processing method and system having security function of time zero backup session
US5748959A (en) Method of conducting asynchronous distributed collective operations
US6029206A (en) Object-oriented method routing mechanism for automatically performing supervisory functions during method calls
KR20010041176A (en) A method and apparatus transporting behavior in an event-based distributed system
US20080148355A1 (en) Providing Policy-Based Operating System Services in an Operating System on a Computing System
JPH05282260A (en) Computer network and its operation method
JPH1063523A (en) Method and device for controlling activation of server in multithread environment
US20060075158A1 (en) Information processing apparatus and data transfer control method
US7404193B2 (en) Method, system, and program for accessing device driver functions
JP2004523812A (en) Efficient timer management system
JPH06348512A (en) Resource-control computer system
JPH07225694A (en) Virtual computer system
JPH04102960A (en) Multi-cpu control system
JP2002157132A (en) Computer, its control method, and storage medium for storing the same method
JPS63211060A (en) Load distribution control system for multiprocessor system
JP2937857B2 (en) Lock flag release method and method for common storage
JP2697817B2 (en) Job processing system
JP2533931B2 (en) Data contents protection method of dynamic allocation area
US6981264B1 (en) Method for handling multiple program exceptions across heterogeneous systems
JPS60252966A (en) File access possible time advance notice processing system
JP3096760B2 (en) Common data reference setting device and reference setting method
JPH11161506A (en) Dispatch method for information processor, information processor and storage medium thereof