JPH0398463A - Switching power source device - Google Patents

Switching power source device

Info

Publication number
JPH0398463A
JPH0398463A JP23320489A JP23320489A JPH0398463A JP H0398463 A JPH0398463 A JP H0398463A JP 23320489 A JP23320489 A JP 23320489A JP 23320489 A JP23320489 A JP 23320489A JP H0398463 A JPH0398463 A JP H0398463A
Authority
JP
Japan
Prior art keywords
switch means
winding
primary winding
switching
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23320489A
Other languages
Japanese (ja)
Inventor
Nobuyoshi Nagagata
信義 長潟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP23320489A priority Critical patent/JPH0398463A/en
Publication of JPH0398463A publication Critical patent/JPH0398463A/en
Pending legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

PURPOSE:To realize zero-cross switching, in which the ON/OFF of a first switching means is effected at both terminal voltages of zero, stably at all times by a method wherein a second switching means is turned ON/OFF complementarily to the first switching means while the second switching means is turned ON to conduct a current which circulates between a tertiary winding and a primary winding. CONSTITUTION:A first switching means 4 is turned OFF and a second switching means 6 is put ON whereby circulating current is conducted between tertiary winding 3c and a primary winding 3a. Next, the second switching means 6 is turned OFF whereby the circulating current is intercepted and a counter electromotive voltage is generated in a direction, in which energy is regenerated from the primary winding 3a into a DC input voltage, whereby zero-cross switching, in which the both terminal voltage of the first switching means 4 is nullified before switching it ON, is effected. The circulating current is obtained stably in spite of the change of the repeating condition of the ON/OFF of the first switching means 4.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は産業用や民生用の電子機器に直流安定化電圧を
供給するスイッチング電源装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a switching power supply device that supplies DC stabilized voltage to industrial and consumer electronic equipment.

従来の技術 近年、スイッチング電源装置は電子機器の低価格化・小
形化・高性能化・省エネルギー化に伴ない、より小形で
出力の安定性が高く高効率で低ノイズなものが強く求め
られている。以下に従来のスイッチング電源装置につい
て説明する。
Conventional technology In recent years, as electronic equipment has become cheaper, more compact, more sophisticated, and more energy efficient, there has been a strong demand for switching power supplies that are smaller, have higher output stability, are more efficient, and have lower noise. There is. A conventional switching power supply device will be explained below.

第11図は従来のスイッチング電源装置の回路構成を示
すものでいわゆる矩形波型電源である。
FIG. 11 shows the circuit configuration of a conventional switching power supply device, which is a so-called rectangular wave type power supply.

第11図において、1は直流電源で商用の交流電圧を整
流平滑することで、もしくは電池などで構成されるもの
であり、入力端子2−2゜に入力電圧を供給し正電圧を
入力端子2に接続し、負電圧を入力端子2′に接続して
いる。3はトランスであり、1次巻線3aの一端を入力
端子2に接続し他端をスイッチ手段4を介して入力端子
2′に接続し、2次巻線3bの両端を整流平滑回路12
に接続している。4はスイッチ手段であり、制御端子に
印加される制御回路30のオンオフ信号によりオンオフ
して前記入力電圧を前記1次巻線3aに印加したり遮断
したりする。12は整流平滑回路であり、前記2次巻線
3bの両端に誘起する交流電圧を直流電圧に変換し出力
端子14−14に出力電圧を供給する。13は出力検出
回路であり、出力端子14−14゜の前記出力電圧を検
出し内部基準電圧と比較増幅した信号を制御回路30に
伝達する。14−14″は出力端子であり、整流平滑回
路12より供給された前記出力電圧を負荷15に供給す
る。l5は負荷であり、供給される前記出力電圧V O
UTを消費し出力電流I OUTを流す。30は制御回
路であり、出力検出回路13より伝達された信号により
スイッチ手段4の制御端子に印加するオンオフ信号のパ
ルス幅を変化させ、前記出力電圧が絶えず一定となるよ
うに制御する。31はダイオードであり、アノードを前
記1次巻線3aとスイッチ手段4の接続点に接続し、カ
ソードを抵抗33およびコンデンサ32の並列接続回路
を介して前記1次巻線3aと入カ端子2の接続点に接続
しており、これらダイオード31・コンデンサ32・抵
抗33で構成されるリセット回路は前記1次巻線3aの
両端に誘起するフライバック電圧を維持しトランス3の
磁束をリセットするためのものである。
In Fig. 11, 1 is a DC power supply that rectifies and smoothes commercial AC voltage, or is configured with a battery, etc., and supplies input voltage to input terminal 2-2°, and outputs a positive voltage to input terminal 2. and a negative voltage is connected to input terminal 2'. A transformer 3 has one end of a primary winding 3a connected to an input terminal 2, the other end connected to an input terminal 2' via a switch means 4, and both ends of a secondary winding 3b connected to a rectifying and smoothing circuit 12.
is connected to. Reference numeral 4 denotes a switch means, which is turned on and off by an on/off signal from the control circuit 30 applied to a control terminal to apply or cut off the input voltage to the primary winding 3a. A rectifying and smoothing circuit 12 converts the alternating current voltage induced across the secondary winding 3b into a direct current voltage, and supplies the output voltage to the output terminals 14-14. Reference numeral 13 denotes an output detection circuit, which detects the output voltage at the output terminals 14-14°, compares and amplifies the signal with an internal reference voltage, and transmits the signal to the control circuit 30. 14-14'' is an output terminal, which supplies the output voltage supplied from the rectifying and smoothing circuit 12 to the load 15. 15 is a load, and the output voltage V O
It consumes UT and causes output current I OUT to flow. Reference numeral 30 denotes a control circuit which changes the pulse width of the on/off signal applied to the control terminal of the switch means 4 in accordance with the signal transmitted from the output detection circuit 13, so as to control the output voltage to be constantly constant. 31 is a diode whose anode is connected to the connection point between the primary winding 3a and the switch means 4, and whose cathode is connected to the primary winding 3a and the input terminal 2 through a parallel connection circuit of a resistor 33 and a capacitor 32. A reset circuit composed of a diode 31, a capacitor 32, and a resistor 33 maintains the flyback voltage induced across the primary winding 3a and resets the magnetic flux of the transformer 3. belongs to.

以上のように構成されたスイッチング電源装置について
、第12図および第13図も参照して詳しく動作説明を
行う。第12図(al〜fclはスイッチ手段4の各部
の動作波形を示しており、(a)はスイッチ手段4の両
端に印加されるスイッチング電圧波形■。,であり、(
b)はスイッチ手段4に流れるスイッチング電流波形1
oであり、(C)はスイッチ手段4の制御端子に印加さ
れる制御回路30のオンオフ信号VC+を示しており、
各波形状態の時間的変化を示すため71−74の信号を
波形に記している。スイッチ手段4に流れるスイッチン
グ電流波形1oは、スイッチ手段4がターンオン時(t
3で示す時間)に大きなスパイク電流IDPが発生して
いるのが認められる。これは、トランス3の各巻線に発
生する線間容量および層間容量などの分布容量への充放
電々流や、スイッチ手段4に関連する寄生容量の放電々
流によるものである。第13図(al, (b)はスパ
イク電流IDPが発生する様子を等価的に示す説明図で
あり、第13図において(alはトランス3の前記分布
容量40およびスイッチ手段4の前記寄生容量41を等
価的に記して示しており、スイッチ手段4がターンオン
した時のスパイク電流IDPの流れを示し、第13図(
b)はスイッチ手段4にMOSFET}ランジスタを使
用した時の前記寄生容量41にあたるドレイン・ソ−ス
間容量Cossの放電々流の流れを示しており、これら
の容量によりスイッチ手段4に発生する損失PONは、 示される。ここで、C4oは前記分布容量40の容量値
であり、C41は前記寄生容量41の容量値であり、V
osはターンオン前のスイッチ手段4の両端電圧であり
、fはスイッチング周波数である。
The operation of the switching power supply device configured as described above will be explained in detail with reference to FIGS. 12 and 13 as well. FIG. 12 (al to fcl show operating waveforms of each part of the switch means 4, (a) is the switching voltage waveform applied to both ends of the switch means 4;
b) is the switching current waveform 1 flowing through the switch means 4.
o, and (C) shows the on/off signal VC+ of the control circuit 30 applied to the control terminal of the switch means 4,
Signals 71-74 are shown in the waveforms to show temporal changes in each waveform state. The switching current waveform 1o flowing through the switch means 4 is when the switch means 4 is turned on (t
It is observed that a large spike current IDP is generated at the time indicated by 3). This is due to charging and discharging currents to distributed capacitances such as line capacitances and interlayer capacitances generated in each winding of the transformer 3, and discharging currents from parasitic capacitances related to the switch means 4. 13(al) and (b) are explanatory diagrams equivalently showing how the spike current IDP is generated. In FIG. 13 (
b) shows the flow of discharge of the drain-source capacitance Coss, which corresponds to the parasitic capacitance 41, when a MOSFET} transistor is used as the switch means 4, and the loss generated in the switch means 4 due to these capacitances. PON is indicated. Here, C4o is the capacitance value of the distributed capacitance 40, C41 is the capacitance value of the parasitic capacitance 41, and V
os is the voltage across the switch means 4 before turning on, and f is the switching frequency.

このように前記分布容量40および前記寄性容量41は
、スイッチ手段4のターンオン時のスパイク電流による
ノイズの増加や信頼性低下および損失の増加を招く反面
、スイッチ手段4のターンオフ時(14で示す時間)に
発生するトランス3の1次巻線3aの励磁エネルギーや
リーケージインダクタンスにより発生するスパイク電圧
を吸収しスイッチング電圧波形VDSの急峻な立上りを
防止するように作用し、スイッチ手段4のターンオフ時
のスパイク電圧によるノイズや損失の発生を低減し信頼
性を向上させる。第11図において前記2次巻線3bの
極性および整流平滑回路12がいわゆるフライバック構
成およびフイードフォワード構成等のいかなる構成にお
いても同様な動作となる。
In this way, the distributed capacitance 40 and the parasitic capacitance 41 cause an increase in noise, a decrease in reliability, and an increase in loss due to the spike current when the switch means 4 is turned on. It absorbs the excitation energy of the primary winding 3a of the transformer 3 and the spike voltage generated by the leakage inductance during the time (time), and prevents the switching voltage waveform VDS from rising sharply. Reduces noise and loss caused by spike voltages and improves reliability. In FIG. 11, the polarity of the secondary winding 3b and the rectifying and smoothing circuit 12 operate in the same manner regardless of the so-called flyback configuration or feedforward configuration.

第14図は従来のスイッチング電源装置の他の回路構成
図を示すものでいわゆる電圧共振型電源である。第14
図において第11図と同じものは同一の符号を記し説明
は省略する。第14図において、1は直流電源であり、
2−2゜は入力端子であり、3はトランスであり、4は
スイッチ手段であり、12は整流平滑回路であり、13
は出力検出回路であり、14−14゜は出力端子であり
、15は負荷であり、30は制御回路である。5はダイ
オードであり、アノードをスイッチ手段4と入力端子2
゜の接続点に接続し、カソードをスイッチ手段4と前記
1次巻線3aの接続点に接続し、スイッチ手段4がオフ
の期間でも直流電源1に回生される電流が流れるように
している。19はトランス3の1次巻線3aと2次巻線
3b間のリーケージインダクタンスまたはインダクタン
ス素子であり、入力端子2と前記1次巻線3a間に直列
に接続される。16はコンデンサであり、端を入力端子
2とリ一ケージインダクタンス19の接続点に接続し、
他端を前記1次巻線3aとスイッチ手段4の接続点に接
続し、コンデンサ16とリーケージインダクタンス19
または前記1次巻線3aとの共振回路を構成する。
FIG. 14 shows another circuit diagram of a conventional switching power supply, which is a so-called voltage resonance type power supply. 14th
In the figure, the same parts as in FIG. 11 are denoted by the same reference numerals, and the explanation will be omitted. In FIG. 14, 1 is a DC power supply,
2-2° is an input terminal, 3 is a transformer, 4 is a switch means, 12 is a rectifier and smoothing circuit, and 13
is an output detection circuit, 14-14° is an output terminal, 15 is a load, and 30 is a control circuit. 5 is a diode whose anode is connected to the switch means 4 and the input terminal 2.
The cathode is connected to the connection point between the switch means 4 and the primary winding 3a, so that the regenerated current flows through the DC power supply 1 even when the switch means 4 is off. 19 is a leakage inductance or inductance element between the primary winding 3a and the secondary winding 3b of the transformer 3, and is connected in series between the input terminal 2 and the primary winding 3a. 16 is a capacitor, the end of which is connected to the connection point between input terminal 2 and reincarnation inductance 19;
The other end is connected to the connection point between the primary winding 3a and the switch means 4, and the capacitor 16 and leakage inductance 19 are connected to each other.
Alternatively, it forms a resonant circuit with the primary winding 3a.

以上のように構成されたスイッチング電源装置について
、第15図も参照して詳しく動作説明を行う。第15図
1al〜(Clはスイッチ手段4の各部の動作波形を示
しており、fa)はスイッチ手段4の両端に印加される
スイッチング電圧波形Vosであり、(b)はスイッチ
手段4とダイオード5に流れるスイッチング電流波形1
oであり、{C}はスイッチ手段4の制御端子に印加さ
れる制御回路30のオンオフ信号V .G lを示して
おり、各波形状態の時間的変化を示すためt1〜t4の
記号を波形に記し、さらに各波形の実線は負荷15の消
費電力が大きい重負荷時を示し、点線は軽負荷時を示し
ている。スイッチ手段4のオン期間(t3〜t4期間)
にトランス3とリ一ケージインダクタンス19に励磁エ
ネルギーが蓄積され、オフ期間(t+=t2)にリーケ
ージインダクタンス19またはトランス3の蓄積励磁エ
ネルギーがコンデンサ16に放出され、リーケージイン
ダクタンス19のインダクタンス値LI9または前記1
次巻線のインダクタンス値Lpとコンデンサ16の容量
値CI6で決定される共振周波数f c =1 / 2
π■了こ苧またはfc=1/2週■フで正弦波状に振動
する電圧がコンデンサ6の両端ならびにスイッチ手段4
の両端に発生する。さらに、前記正弦波状に振動する電
圧は、直流電源1の入力電圧または前記入力電圧と前記
1次巻線3aに発生するフライバック電圧との和を中心
として振動するため、コンデンサ16の両端電圧の振幅
が十分大きければスイッチ手段4の両端電圧がゼロでダ
イオード5に電流が流れている期間(t2〜t3期間)
を発生させ、この期間に同期して制御回路30によりス
イッチ手段4をオンさせることでゼロクロススイッチン
グとすることがで可能となる。このような電圧共振型電
源では、スイッチ手段4のターンオンおよびターンオフ
時に印加される電圧波形がスイッチ手段4の応答スピー
ドに関係なく正弦波状に傾きをもってゆるやかに変化す
るため、電流波形が急峻に変化してもスイッチング損失
は小さ<、シかも電圧波形が正弦波のためスイッチング
ノイズも非常に少ない。しかしこのような電圧共振型N
源は、スイッチ手段4がオンする時に必ず前記ゼロクロ
ススイッチングで行わなければ、第15図に点線で示す
ようにコンデンサ16の蓄積電荷をスイッチ手段4で短
絡することになり、スイッチ手段4を破壊したり、スイ
ッチング損失が急激に増加したり、スイッチングノイズ
が増加したりする。前記ゼロクロススイッチングを確保
するには、スイッチ手段4のオン期間にトランス3とリ
一ケージインダクタンス19の励磁エネルギーすなわち
共振エネルギーを絶えず確保し共振回路で発生する正弦
波状に振動する電圧振幅を確保する必要があるが、出力
電圧を制御するためのオン期間の減少に伴なう励磁エネ
ルギーの減少や負荷15の消費電力減少によるスイッチ
ング電流値の減少に伴なうリーケージインダクタンスの
励磁エネルギーの減少等により、広い制御範囲で前記励
磁エネルギーを確保することは非常に困難であり、仮に
前記電圧振幅をあらかじめ大きく設定して確保した場合
、スイッチ手段4に高耐圧が必要になるなど、現在まで
有効な解決手段は発見されていない。
The operation of the switching power supply device configured as described above will be explained in detail with reference to FIG. 15 as well. FIG. 15 1al~(Cl indicates the operating waveform of each part of the switch means 4, fa) is the switching voltage waveform Vos applied to both ends of the switch means 4, and (b) shows the operation waveform of the switch means 4 and the diode 5. Switching current waveform 1 flowing through
o, and {C} is the on/off signal V. of the control circuit 30 applied to the control terminal of the switch means 4. The symbols t1 to t4 are written on the waveforms to show the temporal changes in each waveform state, and the solid line of each waveform shows the heavy load when the power consumption of the load 15 is large, and the dotted line shows the light load. It shows the time. On period of switch means 4 (t3 to t4 period)
The excitation energy is accumulated in the transformer 3 and the leakage inductance 19 during the off period (t+=t2), and the accumulated excitation energy of the leakage inductance 19 or the transformer 3 is released to the capacitor 16, and the inductance value LI9 of the leakage inductance 19 or the above 1
Resonant frequency f c =1/2 determined by the inductance value Lp of the next winding and the capacitance value CI6 of the capacitor 16
A voltage that oscillates in a sinusoidal manner at π or fc = 1/2 week is applied to both ends of the capacitor 6 and the switch means 4.
occurs at both ends. Furthermore, since the sinusoidally oscillating voltage oscillates around the input voltage of the DC power supply 1 or the sum of the input voltage and the flyback voltage generated in the primary winding 3a, the voltage across the capacitor 16 is If the amplitude is sufficiently large, the voltage across the switch means 4 is zero and the current is flowing through the diode 5 (period t2 to t3).
Zero-cross switching can be achieved by generating this period and turning on the switch means 4 by the control circuit 30 in synchronization with this period. In such a voltage resonant power supply, the voltage waveform applied when the switch means 4 is turned on and off changes slowly with a sinusoidal slope regardless of the response speed of the switch means 4, so the current waveform does not change sharply. However, switching loss is small, and since the voltage waveform is a sine wave, switching noise is also very low. However, such a voltage resonant type N
If the zero-cross switching is not performed without fail when the switch means 4 is turned on, the stored charge in the capacitor 16 will be short-circuited by the switch means 4 as shown by the dotted line in FIG. 15, and the switch means 4 will be destroyed. , switching loss may increase rapidly, and switching noise may increase. In order to ensure the zero-cross switching, it is necessary to constantly secure the excitation energy, that is, resonance energy, of the transformer 3 and the reincarnation inductance 19 during the ON period of the switch means 4, and to secure the voltage amplitude that oscillates in a sinusoidal waveform generated in the resonance circuit. However, due to a decrease in excitation energy due to a decrease in the on-period for controlling the output voltage and a decrease in excitation energy for the leakage inductance due to a decrease in switching current value due to a decrease in power consumption of the load 15, etc. It is very difficult to secure the excitation energy in a wide control range, and if it were to be secured by setting the voltage amplitude large in advance, the switch means 4 would need a high withstand voltage, so there are currently no effective solutions. has not been discovered.

第14図において前記2次巻線3bの極性および整流平
滑回路12がいわゆるフライパック構成およびフィード
フォワード構成等のいかなる構成においても同様な動作
となる。
In FIG. 14, the polarity of the secondary winding 3b and the rectifying and smoothing circuit 12 operate in the same manner regardless of the so-called flypack configuration or feedforward configuration.

第16図は従来のスイッチング電源装置の他の回路構成
を示すものでいわゆる電流共振型電源である。第16図
において第11図および第l4図と同じものは同一の符
号を記し説明は省略する。
FIG. 16 shows another circuit configuration of a conventional switching power supply, which is a so-called current resonance type power supply. In FIG. 16, the same parts as in FIG. 11 and FIG.

第16図において、1は直流電源であり、2−2は入力
端子であり、3はトランスであり、4はスイッチ手段で
あり、5はダイオードであり、12は整流平滑回路であ
り、13は出力検出回路であり、14−14’は出力端
子であり、30は制御回路であり、31はダイオードで
あり、32はコンデンサであり、33は抵抗である。1
7はトランス3の1次巻線3aと2次巻線3b間の2次
側リーケージインダクタンスまたはインダクタンス素子
であり、前記2次巻線3bと整流平滑回路12間に直列
に接続される。18はコンデンサであり、前記2次側リ
ーケージインダクタンス17を介して前記2次巻線3b
の両端に接続されるように接続され、2次側リーケージ
インダクタンス17とコンデンサ18で共振回路を構成
する。
In FIG. 16, 1 is a DC power supply, 2-2 is an input terminal, 3 is a transformer, 4 is a switch means, 5 is a diode, 12 is a rectifier and smoothing circuit, and 13 is a rectifier and smoothing circuit. In the output detection circuit, 14-14' is an output terminal, 30 is a control circuit, 31 is a diode, 32 is a capacitor, and 33 is a resistor. 1
Reference numeral 7 denotes a secondary side leakage inductance or inductance element between the primary winding 3 a and the secondary winding 3 b of the transformer 3 , and is connected in series between the secondary winding 3 b and the rectifying and smoothing circuit 12 . 18 is a capacitor, which connects the secondary winding 3b via the secondary side leakage inductance 17.
The secondary side leakage inductance 17 and the capacitor 18 constitute a resonant circuit.

以上のように構成されたスイッチング電源装置について
、第17図も参照して詳しく動作説明を行う。第17図
fa)〜fclはスイッチ手段4の各部の動作波形を示
しており、(alはスイッチ手段40両端に印加される
スイッチング電圧波形V。5であり、{b}はスイッチ
手段4とダイオード5に流れるスイッチング電流波形I
t,であり、(C)はスイッチ手段4の制御端子に印加
される制御回路30のオンオフ信号VGIを示しており
、各波形状態の時間的変化を示すためt1〜t4の記号
を波形に記している。スイッチ手段4のオン期間(t3
〜t4期間)に前記2次巻線3bの両端に誘起する電圧
により共振回路を構成する2次側リーケージインダクタ
ンスl7のインダクタンス値LI7とコンデンサ18の
容量値Cpsで決定される共振周波数f c = 1 
/ 2π Ll7CI8で正弦波状に振動する電流が流
れる。これによりスイッチ手段4に流れるスイッチング
電流波形1oも正弦波状に振動し、特に前記正弦波状の
電流がゼロから立上がり負になる時点でスイッチ手段4
をオフすることでゼロクロススイッチングとすることが
可能である。このような電流共振型電源では、スイッチ
手段4のターンオンおよびターンオフ時に流れる電流波
形が正弦波状に傾きをもってゆるやかに変化するため、
電圧波形が急峻に変化してもスイッチング損失は比較的
少なく、しかも電流波形が正弦波のためスイッチングノ
イズも非常に少ない。しかしこのような電流共振型電源
は、スイッチ手段4が2−ンオンする時(+1  時間
)に第11図と第1図さらに第13図で詳しく説明した
ようにトランス3の分布容量およびスイッチ手段4に関
連して生じる寄性容量の充放電々流によるスパイク電流
rDPが発生することから、ノイズや損失面で前記電圧
共振型電源に比較して劣るため高周波化の限界は1〜2
M Hzと言われている。
The operation of the switching power supply device configured as described above will be explained in detail with reference to FIG. 17 as well. FIG. 17 fa) to fcl show the operating waveforms of each part of the switch means 4, (al is the switching voltage waveform V.5 applied to both ends of the switch means 40, and {b} is the operation waveform of the switch means 4 and the diode. Switching current waveform I flowing through 5
t, and (C) shows the on/off signal VGI of the control circuit 30 applied to the control terminal of the switch means 4, and symbols t1 to t4 are written on the waveforms to indicate temporal changes in each waveform state. ing. The on period of the switch means 4 (t3
~t4 period), the resonance frequency f c = 1 determined by the inductance value LI7 of the secondary side leakage inductance l7 and the capacitance value Cps of the capacitor 18, which constitute a resonant circuit by the voltage induced across the secondary winding 3b.
/ 2π A sinusoidal oscillating current flows at Ll7CI8. As a result, the switching current waveform 1o flowing through the switch means 4 also oscillates in a sinusoidal manner, and especially when the sinusoidal current rises from zero and becomes negative, the switch means 4
It is possible to perform zero cross switching by turning off. In such a current resonance type power supply, the waveform of the current flowing when the switch means 4 is turned on and off changes slowly with a sinusoidal slope.
Even if the voltage waveform changes sharply, switching loss is relatively small, and since the current waveform is a sine wave, switching noise is also very low. However, in such a current resonance type power supply, when the switch means 4 is turned on for 2 hours (+1 hour), the distributed capacitance of the transformer 3 and the switch means 4 are Since a spike current rDP is generated due to the charging and discharging current of the parasitic capacitance that occurs in connection with
It is said to be MHz.

発明が解決しようとする課題 しかしながら上記の従来の構成では、第11図に示した
矩形波型電源の場合、スイッチング電流と電圧波形が共
に立上りや立下りが急峻な矩形波状であり、さらに大き
なスパイク電流も発生するので、スイッチングノイズや
スイッチング損失が増加し高周波化することができない
。第14図に示した電圧共振型電源の場合、出力電圧の
制御に伴ない共振エネルギーが大きく変化し、ゼロクロ
ススイッチングを確保することが困難でさらにスイッチ
手段4に過大な電圧が印加されるため、広範で安定した
制御ができない。第16図に示した電圧共振型電源の場
合、大きなスパイク電流の発生によるスイッチング損失
やスイッチングノイズのため高周波化に限界がある。こ
のような高周波化の限界はスイッチング電源装置の小形
化を阻害し、スイッチ手段4に印加される過大な電圧や
スパイク電流は信頼性を悪化させ、スイッチング損失の
増加は効率を悪化させ、制御の困難さは出力安定度の悪
化となるなどスイッチング電源装置の技術動向を満足す
ることができないという問題を有していた。
Problems to be Solved by the Invention However, in the conventional configuration described above, in the case of the rectangular wave type power supply shown in FIG. Since current is also generated, switching noise and switching loss increase, making it impossible to increase the frequency. In the case of the voltage resonance type power supply shown in FIG. 14, the resonance energy changes greatly as the output voltage is controlled, making it difficult to ensure zero-cross switching, and furthermore, an excessive voltage is applied to the switch means 4. Wide range and stable control is not possible. In the case of the voltage resonant power supply shown in FIG. 16, there is a limit to high frequency because of switching loss and switching noise due to the generation of large spike currents. These limits to higher frequencies impede the miniaturization of switching power supplies, excessive voltages and spike currents applied to the switch means 4 deteriorate reliability, and increased switching losses deteriorate efficiency and control. The difficulty was that it could not satisfy the technical trends of switching power supplies, such as deterioration of output stability.

本発明は上記従来の問題点を解決するもので、安定した
ゼロクロススイッチングの実現による損失の低減とスパ
イク電流の抑制および低ノイズ化を実現し高周波化が可
能となるスイッチング電源装置を提供することを目的と
する。
The present invention solves the above-mentioned conventional problems, and aims to provide a switching power supply device that achieves stable zero-cross switching to reduce loss, suppress spike current, and reduce noise, and which enables higher frequencies. purpose.

課題を解決するための手段 この課題を解決するために本発明のスイッチング電源装
置は、少なくとも1次巻線と2次巻線と3次巻線を有す
るトランスと、前記1次巻線の一端に接続されオンオフ
を繰返す第1のスイッチ手段と、前記1次巻線に前記第
1のスイッチ手段を介して電圧を供給する直流入力電圧
と、前記2次巻線に接続される整流平滑手段を介して直
流出力電圧を供給する出力と、前記3次巻線は整流手段
と電流制限手段と第2のスイッチ手段との直列接続を介
して前記1次巻線の両端に並列に接続され、−前記第2
のスイッチ手段は前記第1のスイッチ手段とは相補的に
オンオフを繰返し、前記3次巻線は前記1次巻線より多
い巻線数を有すると共に前記第2のスイッチ手段のオン
により前記電流制限手段には前記1次巻線と前記3次巻
線の誘起電圧の差が印加されるような構成を有している
Means for Solving the Problems In order to solve the problems, the switching power supply device of the present invention includes a transformer having at least a primary winding, a secondary winding, and a tertiary winding, and a transformer having a transformer at one end of the primary winding. A first switch means that is connected and repeats on/off, a DC input voltage that supplies voltage to the primary winding via the first switch means, and a rectifying and smoothing means that is connected to the secondary winding. an output for providing a DC output voltage, said tertiary winding being connected in parallel across said primary winding via a series connection of rectifier means, current limiting means and second switch means; Second
The switch means repeatedly turns on and off in a complementary manner to the first switch means, and the tertiary winding has a larger number of turns than the primary winding, and when the second switch means is turned on, the current is limited. The means is configured such that a difference in induced voltage between the primary winding and the tertiary winding is applied.

作用 この構成によって、第1のスイッチ手段がオフして第2
のスイッチ手段がオンすることにより3次巻線と1次巻
線間に循環電流を流し、前記第2のスイッチ手段がオフ
することで前記循環電流を遮断して前記1次巻線から直
流入力電圧にエネルギーが回生ずる方向に逆起電圧を発
生させ、前記第1のスイッチ手段の両端電圧をゼロにし
てからオンさせることでゼロクロススイッチングを達戊
することができ、前記循環電流は前記第1のスイッチ手
段のオンオフのくり返し状態の変化にかかわらず安定し
て得られるため、常に安定したゼロクロススイッチング
を維持することができる。
Operation With this configuration, the first switch means is turned off and the second switch means is turned off.
When the switch means is turned on, a circulating current is caused to flow between the tertiary winding and the primary winding, and when the second switch means is turned off, the circulating current is interrupted and DC input from the primary winding is caused. Zero-cross switching can be achieved by generating a back electromotive force in the direction in which energy is regenerated in the voltage, and turning on the voltage across the first switching means after the voltage across the first switching means is zero. This is achieved stably regardless of the repeated on/off state changes of the switching means, so that stable zero-cross switching can always be maintained.

実施例 以下、本発明の一実施例について、図面を参照しながら
説明する。
EXAMPLE Hereinafter, an example of the present invention will be described with reference to the drawings.

第1図は本発明の第1の実施例におけるスイッチング電
源装置の回路構成図を示すものである。
FIG. 1 shows a circuit configuration diagram of a switching power supply device according to a first embodiment of the present invention.

第1図において第11図と同じものは同一の記号を記し
説明を省略する。第1図において、1は直流電源、2−
2゜は入力端子、3はトランスで1次巻線3aおよび2
次巻線3bを有し、さらに前記1次巻線3aより多い巻
線数を有する3次巻線3Cを有し、4はスイッチ手段で
あり、12は整流平滑回路であり、13は出力検出回路
であり、14−14“は出力端子であり、15は負荷で
ある。5はダイオードであり、アノードをスイッチ手段
4と入力端子2゛の接続点に接続し、カソードをスイッ
チ手段4と前記1次巻線3aの接続点に接続し、スイッ
チ手段4がオフの期間でも直流電源1に回生される電流
が流れるようにしている。6は補助スイッチ手段であり
、一端を前記1次巻線3aとスイッチ手段4の接続点に
接続され、他端を電流制限手段9とダイオード8および
前記3次巻線3cの直列接続回路を介して入力端子2と
前記1次巻線3aの接続点に接続し、制御端子は制御回
路11の第2のオンオフ信号が印加されオンオフをくり
返し、前記3次巻線3Cからダイオード8と電流制限手
段9を介して前記1次巻線3aに流れる電流をオンオフ
する。8はダイオードであり、アノードを前記3次巻線
3Cに接続し、カソードを電流制限手段9に接続し、前
記3次巻線3cに誘起するフライバック電圧の時に電流
を流すように接続している。9は電流制限手段であり、
前記3次巻線3Cから前記1次巻線3aに流れる電流を
制限する。7はコンデンサで10は抵抗であり、コンデ
ンサ7と抵抗10は並列に接続され、ダイオード8と電
流制限手段9の接続点と入力端子2の両端に接続し、こ
れらダイオード8を介してコンデンサ7と抵抗10で構
成されるリセット回路は前記3次巻線3Cの両端に誘起
するフライバック電圧を維持しトランス3の磁束をリセ
ットするために利用される。11は制御回路11であり
、スイッチ手段4と補助スイッチ手段6の制御端子にそ
れぞれ第1および第2のオンオフ信号を印加し、出力検
出回路13の信号を受け出力電圧が一定になるようにス
イッチ手段4に印加する第1のオンオフ信号のパルス幅
を制御すると共に、スイッチ手段4のオフ期間中にのみ
補助スイッチ手段6をオンさせるように補助スイッチ手
段6に印加する第2のオンオフ信号も制御する。
In FIG. 1, the same parts as in FIG. 11 are denoted by the same symbols, and explanations thereof will be omitted. In Figure 1, 1 is a DC power supply, 2-
2° is the input terminal, 3 is the transformer, and the primary windings 3a and 2
It has a secondary winding 3b, and a tertiary winding 3C having more turns than the primary winding 3a, 4 is a switch means, 12 is a rectifying and smoothing circuit, and 13 is an output detection 14-14'' is an output terminal, 15 is a load. 5 is a diode, the anode of which is connected to the connection point between the switch means 4 and the input terminal 2'', and the cathode connected to the connection point between the switch means 4 and the input terminal 2''. It is connected to the connection point of the primary winding 3a, so that the current regenerated to the DC power source 1 flows even when the switch means 4 is off. Reference numeral 6 denotes an auxiliary switch means, one end of which is connected to the primary winding 3a. 3a and the switch means 4, and the other end is connected to the connection point between the input terminal 2 and the primary winding 3a through a series connection circuit of the current limiting means 9, the diode 8, and the tertiary winding 3c. The second on/off signal of the control circuit 11 is applied to the control terminal, which repeats on/off operations to turn on and off the current flowing from the tertiary winding 3C to the primary winding 3a via the diode 8 and current limiting means 9. 8 is a diode, the anode of which is connected to the tertiary winding 3C, the cathode of which is connected to the current limiting means 9, and the diode is connected to allow current to flow when a flyback voltage is induced in the tertiary winding 3c. 9 is a current limiting means,
The current flowing from the tertiary winding 3C to the primary winding 3a is limited. 7 is a capacitor, and 10 is a resistor. The capacitor 7 and the resistor 10 are connected in parallel, and are connected to the connection point between the diode 8 and the current limiting means 9 and both ends of the input terminal 2. A reset circuit composed of a resistor 10 is used to maintain the flyback voltage induced across the tertiary winding 3C and reset the magnetic flux of the transformer 3. Reference numeral 11 denotes a control circuit 11, which applies first and second on/off signals to the control terminals of the switch means 4 and the auxiliary switch means 6, respectively, and receives a signal from the output detection circuit 13 and operates the switch so that the output voltage is constant. The pulse width of the first on/off signal applied to the means 4 is controlled, and the second on/off signal applied to the auxiliary switch means 6 is also controlled so that the auxiliary switch means 6 is turned on only during the off period of the switch means 4. do.

以上のように構成されたスイッチング電源装置について
、第2図および第3図も参照して詳しく動作説明を行な
う。第2図1al〜+e)はスイッチ手段4および補助
スイッチ手段6の各部の動作波形を示しており、(a)
はスイッチ手段4の両端に印加されるスイッチング電圧
波形VOSであり、(b)はスイッチ手段4とダイオ′
−ド5に流れるスイッチング電流波形Ioであり、(C
lはスイッチ手段4の制御端子に印加される制御回路1
1の第1のオンオフ信号V c +を示しており、(d
)は補助スイッチ手段6に流れるスイッチング電流波形
IQであり、(e)は補助スイッチ手段6の制御端子に
印加される制御回路11の第2のオンオフ信号VG2を
示しており、各波形状態の時間的変化を示すためt1〜
t,の記号を波形に記している。スイッチ手段4に流れ
るスイッチング電流波形Ioで、スイッチ手段4がター
ンオンする直前の期間(t2〜t3期間)に負電流が流
れゼロクロススイッチングとなっていることが認められ
る。次に第3図も参照して前記ゼロクロススイッチング
となる説明を詳しく述べる。第3図(al〜fclは各
波形の状態での等価回路とスイッチング電圧と電流の状
態を示している説明図である。第3図fa)はスイッチ
手段4がオンの期間(t3〜t4期間)の状態を示し、
(blはスイッチ手段4がオフして補助スイッチ手段6
がオンの期間(1+〜t2期間)の状態を示し、(Cl
はスイッチ手段4がターンオンする直前で補助スイッチ
手段6がオフしている期間(t2〜t3期間)の状態を
示している。第3図で、19は前記1次巻線3aと2次
巻線3b間のリーケージインダクタンスを等価的に示し
、40はトランス3の分布容量を等価的に示し、41は
スイッチ手段4の寄生容量を等価的に示している。第3
図(alは直流電源1より前記1次巻線3aに励磁電流
または出力電流も重畳された電流が流れている状態であ
る。第3図(blはトランス3に蓄積された励磁エネル
ギーが前記3次巻線3Cよりダイオード8,コンデンサ
7,抵抗10のリセット回路により消費されトランス3
の磁束がリセットされている電流1’oと、さらに補助
スイッチ手段6のオンにより前記3次巻線3Cに誘起す
るフライバック電圧値v3cと前記1次巻線3aに誘起
するフライバック電圧値v3.の電圧差V3c−v3s
が電流制限手段9に印加され、前記電流制限手段9によ
り制限される電流Ioが前記3次巻線3c, ダイオー
ド8,電流制限手段9,補助スイッチ手段6,前記1次
巻線3a,リーケージインダクタンス19を介して電流
が循環している(以下循環電流と言う。)様子を示す。
The operation of the switching power supply device configured as described above will be described in detail with reference to FIGS. 2 and 3. FIG. 2 1al to +e) show the operating waveforms of each part of the switch means 4 and the auxiliary switch means 6, and (a)
is the switching voltage waveform VOS applied across the switch means 4, and (b) is the switching voltage waveform VOS applied across the switch means 4 and the diode '
- The switching current waveform Io flowing in the node 5 is (C
l is the control circuit 1 applied to the control terminal of the switch means 4;
1, the first on/off signal V c + of (d
) is the switching current waveform IQ flowing through the auxiliary switch means 6, and (e) shows the second on/off signal VG2 of the control circuit 11 applied to the control terminal of the auxiliary switch means 6, and the time of each waveform state is t1~ to show the change in
The symbol t is written on the waveform. In the switching current waveform Io flowing through the switch means 4, it can be seen that a negative current flows during the period immediately before the switch means 4 is turned on (period t2 to t3), resulting in zero-cross switching. Next, a detailed explanation of the zero-cross switching will be given with reference to FIG. FIG. 3 (al to fcl is an explanatory diagram showing the equivalent circuit and the state of switching voltage and current in each waveform state. ) indicates the status of
(bl is when the switch means 4 is turned off and the auxiliary switch means 6
indicates the state during the on period (1+ to t2 period), and (Cl
shows the state during the period (period t2 to t3) in which the auxiliary switch means 6 is off immediately before the switch means 4 is turned on. In FIG. 3, 19 equivalently represents the leakage inductance between the primary winding 3a and the secondary winding 3b, 40 equivalently represents the distributed capacitance of the transformer 3, and 41 represents the parasitic capacitance of the switch means 4. is shown equivalently. Third
Figure (al) shows a state in which the excitation current or current superimposed on the output current is flowing from the DC power supply 1 to the primary winding 3a. It is consumed by the reset circuit of diode 8, capacitor 7, and resistor 10 from the next winding 3C, and the transformer 3
A current 1'o whose magnetic flux is reset, a flyback voltage value v3c induced in the tertiary winding 3C by turning on the auxiliary switch means 6, and a flyback voltage value v3 induced in the primary winding 3a. .. The voltage difference V3c-v3s
is applied to the current limiting means 9, and the current Io limited by the current limiting means 9 is applied to the tertiary winding 3c, the diode 8, the current limiting means 9, the auxiliary switch means 6, the primary winding 3a, and the leakage inductance. 19 shows how current is circulating (hereinafter referred to as circulating current).

この循環電流は、トランス3に対して前記1次巻線3a
および3次巻線3Cの磁束の発生を互いに打ち消すよう
に巻線間を流れるように構成されているためトランス3
を励磁せず、トランス3のリセット動作に影響を与える
ことなく、リーケージインダクタンス19のみを励磁す
るように流れるためリーケージインダクタンス19のみ
に励一が蓄積される。ここで、Lσはリ一ケージインダ
クタンス19のインダクタンス値であり、roは循環電
流値を示す。次に第3図(Clに示すように、補助スイ
ッチ6がオフすることで前記循環電流が遮断されるため
、リーケージインダクタンス19に蓄積された励磁エネ
ルギーはオフしているスイッチ手段4の寄生容量4lお
よびトランス3の分布容量40を介して直流電源1にエ
ネルギーを回生ずるように電流を流すため、スイッチ手
段4の両端電圧はゼロとなり、その後スイッチ手段4が
オンすることでゼロクロススイッチングとなる。このよ
うなゼロクロススイッチングが可能となる条件は、リー
ケージインダクタンス19に蓄積されたエネルギーと前
記分布容量40および寄生容量41のスイッチ手段4が
オフ期間中に印加された電圧による蓄積エネルギーの関
係が下記の必要があり、これらのエネルギーはすべて直
流電源1に回生されるため損失は発生しない。
This circulating current flows through the primary winding 3a of the transformer 3.
The transformer 3
Since the current flows to excite only the leakage inductance 19 without energizing the transformer 3 and without affecting the reset operation of the transformer 3, excitation is accumulated only in the leakage inductance 19. Here, Lσ is the inductance value of the reincarnation inductance 19, and ro is the circulating current value. Next, as shown in FIG. 3 (Cl), when the auxiliary switch 6 is turned off, the circulating current is cut off, so the excitation energy accumulated in the leakage inductance 19 is transferred to the parasitic capacitance 4l of the switch means 4 that is turned off. Since a current flows through the distributed capacitance 40 of the transformer 3 to regenerate energy in the DC power supply 1, the voltage across the switch means 4 becomes zero, and then the switch means 4 is turned on, resulting in zero cross switching. The conditions for such zero-cross switching to be possible include the following relationship between the energy stored in the leakage inductance 19 and the stored energy due to the voltage applied during the off period of the switch means 4 of the distributed capacitance 40 and parasitic capacitance 41. Since all of this energy is regenerated to the DC power supply 1, no loss occurs.

ここで、C40は分布容量40の等価容量値であり、C
41は寄生容量41の等価容量値であり、Vosはスイ
ッチ手段4のオフ期間に両端に印加される電圧値である
。このことは、出力電圧を制御するために可変されるス
イッチ手段4のオンオフの時間幅および出力電流の大小
にかかわらず前記循環電流1oが上記関係式を満たす値
であればゼロクロススイッチングが達成されることを示
しており、前記循環電流1oは前記1次巻線3aと3次
巻線3Cの誘起電圧差があれば電流制限手段9によりの
み決定される値であることから常に安定したゼロクロス
スイッチングが確保できる。さらに第2図に示すような
前記循環電流Ioが一定であれば補助スイッチ手段6の
オン期間も点線で示すように、スイッチ手段4がオンす
る手前の短期間とすることで電流制限手段9に発生する
損失を減少させることもできる。また補助スイッチ手段
6がオフしてからスイッチ手段4がオンするまでに多少
遅れを持たすのは(t2〜t3期間)、スイッチ手段4
の両端電圧がゼロ電圧になるまでの前記分布容量40お
よび寄生容量41の充放電時間を得るためにある程度必
要であり、その値はおヨソt3t2#−!!−Lcr(
Cno+C<+)テ表t)サa、こ2 れはリ一ケージインダクタンス19と前記分布容る。第
1図において前記2次巻線3bの極性および整流平滑回
路12がいわゆるフライバック摺成およびフィードフォ
ワード構成等のいかなる構成においても同様な動作とな
る。
Here, C40 is the equivalent capacitance value of the distributed capacitance 40, and C40 is the equivalent capacitance value of the distributed capacitance 40.
41 is the equivalent capacitance value of the parasitic capacitance 41, and Vos is the voltage value applied to both ends of the switch means 4 during the off period. This means that zero-cross switching is achieved as long as the circulating current 1o has a value that satisfies the above relational expression, regardless of the on/off time width of the switch means 4 that is varied to control the output voltage and the magnitude of the output current. This shows that the circulating current 1o is a value determined only by the current limiting means 9 if there is an induced voltage difference between the primary winding 3a and the tertiary winding 3C, so that stable zero-cross switching is always possible. Can be secured. Furthermore, if the circulating current Io is constant as shown in FIG. It is also possible to reduce the losses that occur. Moreover, the reason why there is a slight delay between when the auxiliary switch means 6 is turned off and when the switch means 4 is turned on (period t2 to t3) is because the switch means 4
A certain amount of time is necessary to obtain the charging/discharging time of the distributed capacitance 40 and the parasitic capacitance 41 until the voltage across the terminal becomes zero voltage, and the value is t3t2#-! ! −Lcr(
Cno+C<+) t) Sa, 2 This includes the re-cage inductance 19 and the above distribution. In FIG. 1, the polarity of the secondary winding 3b and the rectifying and smoothing circuit 12 operate in the same manner regardless of the so-called flyback sliding configuration or feedforward configuration.

以上のように本実施例によれば、スインチ手段4のオフ
期間に前記3次巻線3Cからダイオード8,電流制限手
段9,補助スイッチ手段6,前記1次巻線3aを介して
循環電流を流すように構成することにより、スイッチ手
段4のターンオン時のスパイク電流を防止でき、しかも
ゼロクロススイッチングとすることができ、さらにスイ
ッチ手段4のターンオフ時に発生するトランス3の前記
l次巻線3aの励磁エネルギーやリーケージインダクタ
ンス19により発生するスパイク電圧を前記分布容量4
0,寄生容量41に積極的に吸収させるかもしくは外部
に容量を接続し前記分布容量40や寄生容量41を等価
的に増加させることでさらに大きく吸収させ、スイッチ
ング電圧波形の急峻な立上りを防止させターンオフもゼ
ロクロススイッチングとすることが損失なく可能となり
、低ノイズ,低損失,高効率,高周波化することができ
る。なお、前記循環電流による損失は、前記1次巻線3
aおよび3次巻線3Cの巻線抵抗による損失と電流−制
限手段9の損失と補助スイッチ手段6のスイッチング損
失であるが、循環電流を小さく設計することであまり大
きな損失とならない。
As described above, according to this embodiment, the circulating current is passed from the tertiary winding 3C through the diode 8, the current limiting means 9, the auxiliary switch means 6, and the primary winding 3a during the off period of the winch means 4. By configuring the current to flow, it is possible to prevent a spike current when the switch means 4 is turned on, and also to achieve zero-cross switching, and furthermore, the excitation of the primary winding 3a of the transformer 3 that occurs when the switch means 4 is turned off can be prevented. Spike voltage generated by energy and leakage inductance 19 is transferred to the distributed capacitor 4.
0. By actively absorbing it into the parasitic capacitance 41 or by connecting a capacitor externally and equivalently increasing the distributed capacitance 40 and parasitic capacitance 41, it is possible to absorb even more and prevent a steep rise in the switching voltage waveform. Zero-cross switching can also be used for turn-off without loss, resulting in low noise, low loss, high efficiency, and high frequency. Note that the loss due to the circulating current is
These are losses due to the winding resistances of a and the tertiary winding 3C, losses in the current-limiting means 9, and switching losses in the auxiliary switch means 6, but by designing the circulating current to be small, the losses do not become too large.

以下、本発明の第2の実施例について図面を参照しなが
ら説明する。
A second embodiment of the present invention will be described below with reference to the drawings.

第4図は本発明の第2の実施例を示すスイッチング電源
装置の回路構成図を示すものでいわゆる電圧共振型電源
である。第4図において第1図と同じものは同一の付号
を記し説明は省略する。第4図において、1は直流電源
であり、2−2“は入力端子であり、3はトランスであ
り、3aは1次巻線であり、3bは2次巻線であり、3
Cは3次巻線であり、4はスイ・シチ手段であり、5は
ダイオードであり、6は補助スイッチ手段であり、8は
ダイオードであり、9は電流制限手段であり、11は制
御回路であり、12は整流平滑回路であり、13は出力
検出回路であり、14−14’は出力端子であり、15
は負荷である。19はトランス3の1次巻線3aと2次
巻線3b間のリーケージインダクタンスまたはインダク
タンス素子であり、入力端子2と前記3次巻線3Cの接
続点と前記1次巻線3aの一端に直列に接続される。1
6はコンデンサであり、一端を入力端子2に接続し、他
端を前記1次巻線3aとスイッチ手段4と補助スイッチ
手段6の接続点に接続し、コンデンサ16とリ一ケージ
インダクタンス19または前記1次巻線3aとで共振回
路を構成する。
FIG. 4 shows a circuit configuration diagram of a switching power supply device showing a second embodiment of the present invention, which is a so-called voltage resonance type power supply. In FIG. 4, the same parts as in FIG. 1 are denoted by the same reference numerals, and the description thereof will be omitted. In Fig. 4, 1 is a DC power supply, 2-2'' is an input terminal, 3 is a transformer, 3a is a primary winding, 3b is a secondary winding, 3
C is a tertiary winding, 4 is a switching means, 5 is a diode, 6 is an auxiliary switch means, 8 is a diode, 9 is a current limiting means, and 11 is a control circuit. , 12 is a rectifying and smoothing circuit, 13 is an output detection circuit, 14-14' is an output terminal, and 15
is the load. 19 is a leakage inductance or inductance element between the primary winding 3a and the secondary winding 3b of the transformer 3, and is connected in series to the connection point between the input terminal 2 and the tertiary winding 3C and one end of the primary winding 3a. connected to. 1
6 is a capacitor, one end of which is connected to the input terminal 2, the other end of which is connected to the connection point of the primary winding 3a, the switch means 4 and the auxiliary switch means 6, and the capacitor 16 and the re-cage inductance 19 or the A resonant circuit is configured with the primary winding 3a.

以上のように構成されたスイッチング電源装置について
第5図も参照して詳しく動作説明を行う。
The operation of the switching power supply device configured as described above will be explained in detail with reference to FIG. 5 as well.

第5図(al〜letはスイッチ手段4および補助スイ
ッチ手段6の各部の動作波形を示しており、(a)はス
イッチ手段4の両端に印加されるスイッチング電圧波形
VDSであり、tb)はスイッチ手段4とダイオード5
に流れるスイッチング電流波形Ioであり、(C)はス
イッチ手段4の制御端子に印加される制御回路11の第
1のオンオフ信号vG1を示しており、{d}は補助ス
イッチ手段6に流れるスイッチング電流波形Toであり
、telは補助スイッチ手段6の制御端子に印加される
制御回路11の第2のオンオフ信号VG2を示しており
、各波形状態の時間的変化を示すためj+4j<の記号
を記し、さらに第5図(al (blの波形の実線は負
荷15の消費電力が大きい重負荷時を示し、点線は軽負
荷時を示している。スイッチ手段4に流れるスイッチン
グ電流波形I。が軽負荷でも、スイッチ手段4がオンす
る直前の期間(12〜t3期間)に負電流が流れゼロク
ロススイッチングになっていることがわかる。スイッチ
手段4のオン期間(t3〜t,期間)にトランス3とリ
一ケージインダクタンス19に励磁エネルギーが蓄積さ
れ、オフ期間(t+−t2)にリーケージインダクタン
ス19またはトランス3の蓄積エネルギーがコンデンサ
16に放出され、リーケージインダクタンス19のイン
ダクタンス値Ll9または前記1次巻線のインダクタン
ス値Lpとコンデンサ16の容量値CI6で決定される
共振周波数f c = 1 / 2πV「7訂九一また
はrc=1/2vτpc16−で正弦波状に振動する電
圧がコンデンサ6の両端ならびにスイッチ手段4の両端
に発生する。さらに、前記正弦波状に振動する電圧は、
直流電源1の入力電圧または前記入力電圧と前記1次巻
線3aに発生するフライバック電圧との和を中心として
振動する。また同時にスイッチング手段4のオフ期間(
1+〜t2期間)では、すでに第1図および第3図を用
いて詳しく説明したように、前記1次巻線3aと3次巻
線3cに誘起する正弦波状のフライバック電圧の電圧差
により、前記3次巻線3cからダイオード8,電流制限
手段9,オンしている補助スイッチ手段6.前記1次巻
線3aを介してリーケージインダクタンス19に電流制
限手段9により決まる電流が循環電流として流れ、リー
ケージインダクタンス19に励磁エネルギーが蓄積され
る。次に補助スイッチ6がオフする(t2時間)ことで
前記循環電流が遮断されるため、リーケージインダクタ
ンス19に蓄積されたエネルギーはコンデンサ16を放
電する方向にリーケージインダクタンス19からコンデ
ンサ16,前記1次巻線3aを介して流れ、オフしてい
るスイッチ手段4の両端電圧をゼロ電圧にするように働
き、ゼロ電圧になった時に残りのエネルギーは直流電源
1に損失なく回生され、同時にスイッチ手段4をオンす
る(t3時間)ことによりゼロクロススイッチングとな
る。このような動作は、たとえ出力電流が軽負荷や出力
電圧制御によるスイッチ手段4のオン期間の変化により
前記1次巻線3aに誘起する正弦波状のフライバック電
圧の振幅が小さくても影響を受けずに確実にゼロクロス
スイッチングを達成でキ、シカもスイッチ手段4のオン
するタイミングも前記正弦波状のフライパック電圧の振
幅が必らずしも最低とならない状態でオンしてもゼロク
ロスターンオンが可能であり、特別な同期手段を用いな
くともよいことがわかる。第4図において前記2次巻1
13bの極性および整流平滑回路12がいわゆるフライ
パック構成およびフイードフォワード構成等のいかなる
構成においても同様な動作となる。
FIG. 5 (al to let shows the operating waveforms of each part of the switch means 4 and the auxiliary switch means 6, (a) is the switching voltage waveform VDS applied to both ends of the switch means 4, and tb) is the switch means 4 and diode 5
(C) shows the first on/off signal vG1 of the control circuit 11 applied to the control terminal of the switch means 4, and {d} shows the switching current waveform Io flowing through the auxiliary switch means 6. is the waveform To, tel indicates the second on/off signal VG2 of the control circuit 11 applied to the control terminal of the auxiliary switch means 6, and the symbol j+4j< is written to indicate the temporal change of each waveform state, Furthermore, the solid line in the waveform of FIG. , it can be seen that a negative current flows during the period immediately before the switch means 4 is turned on (period 12 to t3), resulting in zero-cross switching.During the on period of the switch means 4 (period t3 to t), the transformer 3 and Excitation energy is stored in the cage inductance 19, and during the off period (t+-t2), the stored energy in the leakage inductance 19 or the transformer 3 is released to the capacitor 16, and the inductance value Ll9 of the leakage inductance 19 or the inductance value of the primary winding is The resonant frequency f c = 1/2πV determined by Lp and the capacitance value CI6 of the capacitor 16, or rc = 1/2vτpc16-, is applied to both ends of the capacitor 6 and the switch means 4. Furthermore, the sinusoidally oscillating voltage is
It oscillates around the input voltage of the DC power supply 1 or the sum of the input voltage and the flyback voltage generated in the primary winding 3a. At the same time, the off period of the switching means 4 (
1+ to t2 period), as already explained in detail using FIGS. 1 and 3, due to the voltage difference between the sinusoidal flyback voltages induced in the primary winding 3a and the tertiary winding 3c, From the tertiary winding 3c to the diode 8, the current limiting means 9, and the auxiliary switch means 6 which is turned on. A current determined by the current limiting means 9 flows through the leakage inductance 19 as a circulating current through the primary winding 3a, and excitation energy is accumulated in the leakage inductance 19. Next, the circulating current is cut off by turning off the auxiliary switch 6 (time t2), so that the energy accumulated in the leakage inductance 19 is transferred from the leakage inductance 19 to the capacitor 16 and the primary winding in the direction of discharging the capacitor 16. It flows through the line 3a and works to bring the voltage across the switch means 4 which is off to zero voltage, and when the voltage reaches zero, the remaining energy is regenerated to the DC power supply 1 without loss, and at the same time the switch means 4 is turned off. By turning on (time t3), zero cross switching occurs. Such operation is affected even if the amplitude of the sinusoidal flyback voltage induced in the primary winding 3a is small due to a light load on the output current or a change in the on period of the switch means 4 due to output voltage control. Zero-cross turn-on can be achieved reliably without causing any deer damage, and zero-cross turn-on is possible even when the switching means 4 is turned on at a time when the amplitude of the sinusoidal flypack voltage is not necessarily at its minimum. It can be seen that there is no need to use special synchronization means. In FIG. 4, the secondary volume 1
The polarity of 13b and the rectifying and smoothing circuit 12 operate in the same manner in any configuration such as a so-called flypack configuration or a feedforward configuration.

さらに第5図(d). +elに示すような前記循環電
流が一定であれば補助スイッチ手段6のオン期間も点線
で示すようにスイッチ手段4がオンする手前の短時間と
することで電流制限手段9に発生する損失を減少させる
こともできる。さらにあらかじめ共振電圧の振幅を小さ
く設計することで、スイッチ手段4の耐圧を低くするこ
とも可能である。
Furthermore, Fig. 5(d). If the circulating current is constant as shown by +el, the on period of the auxiliary switch means 6 is set to a short time before the switch means 4 is turned on, as shown by the dotted line, thereby reducing the loss occurring in the current limiting means 9. You can also do it. Furthermore, by designing the amplitude of the resonant voltage to be small in advance, it is also possible to lower the withstand voltage of the switch means 4.

以上のように本実施例によれば、スイッチ手段4のオフ
期間に前記3次巻線3Cからダイオード8,電流制限手
段9,補助スイッチ手段6,前記1次巻線3a,  リ
ーケージインダクタンス19に循環電流を流すように構
成することにより、軽負荷時や入力変動および出力の制
御等により共振電圧の振幅が変化しても常にゼロクロス
スイッチングが損失なく確保でき、低ノイズで出力電圧
の制御が広範囲に可能で高信頼な電圧共振型電源とする
ことができる。
As described above, according to this embodiment, during the OFF period of the switch means 4, the circuit circulates from the tertiary winding 3C to the diode 8, the current limiting means 9, the auxiliary switch means 6, the primary winding 3a, and the leakage inductance 19. By configuring it to allow current to flow, zero-cross switching can always be ensured without loss even when the amplitude of the resonant voltage changes due to light loads, input fluctuations, output control, etc., and the output voltage can be controlled over a wide range with low noise. It is possible to create a highly reliable voltage resonant power supply.

以下、本発明の第3の実施例について図面を参照しなが
ら説明する。
A third embodiment of the present invention will be described below with reference to the drawings.

第6図は本発明の第3の実施例を示すスイッチング電源
装置の回路構成図を示すものでいわゆる電流共振型電源
である。第6図において第1図と同じものは同一の符号
を記し説明は省略する。第6図において、1は直流電源
であり、2−2’は入力端子であり、3はトランスであ
り、3aは1次巻線であり、3bは2次巻線であり、3
cは3次巻線であり、4はスイッチ手段であり、5はダ
イオードであり、6は補助スイッチ手段であり、7はコ
ンデンサであり、8はダイオードであり、9は電流制限
手段であり、10は抵抗であり、11は制御回路であり
、12は整流平滑回路であり、13は出力検出回路であ
り、14−14’は出力端子であり、15は負荷である
。17はトランス3の1次巻線3aと2次巻線30間の
2次側りーケージインダクタンスまたはインダクタンス
素子であり、前記2次巻線3bと整流平滑回路12間に
直列に接続される。18はコンデンサであり、前記2次
側リーケージインダクタンス17を介して前記2次巻線
3bの両端に接続されるように接続され、2次側リーケ
ージインダクタンス17とコンデンサ18で共振回路を
構成する。
FIG. 6 shows a circuit configuration diagram of a switching power supply device showing a third embodiment of the present invention, which is a so-called current resonance type power supply. In FIG. 6, the same parts as in FIG. 1 are denoted by the same reference numerals, and explanations thereof will be omitted. In FIG. 6, 1 is a DC power supply, 2-2' is an input terminal, 3 is a transformer, 3a is a primary winding, 3b is a secondary winding, 3
c is a tertiary winding, 4 is a switch means, 5 is a diode, 6 is an auxiliary switch means, 7 is a capacitor, 8 is a diode, 9 is a current limiting means, 10 is a resistor, 11 is a control circuit, 12 is a rectifying and smoothing circuit, 13 is an output detection circuit, 14-14' is an output terminal, and 15 is a load. Reference numeral 17 denotes a secondary side leakage inductance or inductance element between the primary winding 3a and the secondary winding 30 of the transformer 3, and is connected in series between the secondary winding 3b and the rectifying and smoothing circuit 12. A capacitor 18 is connected to both ends of the secondary winding 3b via the secondary leakage inductance 17, and the secondary leakage inductance 17 and the capacitor 18 form a resonant circuit.

以上のように構成されたスイッチング電源装置について
、第7図も参照して詳しく動作説明を行う。第7図(a
)〜telはスイッチ手段4および補助スイッチ手段6
の各部の動作波形を示しており、(alはスイッチ手段
4の両端に印加されるスイッチング電圧波形Vo≦であ
り、+b)はスイッチ手段4とダイオード5に流れるス
イッチング電流波形1oであり、(Clはスイッチ手段
4の制御端子に印加される制御回路11の第1のオンオ
フ信号v6lを示しており、(d)は補助スイッチ手段
6に流れるスイッチング電流波形1oであり、(e)は
補助スイッチ手段6の制御端子に印加される制御回路1
1の第2のオンオフ信号Vc2を示しており、各波形状
態の時間的変化を示すためt1〜t,の記号を波形に記
している。スイッチ手段4に流れるスイッチング電流波
形1oが、スイッチ手段4のオンする直前の期間(t2
〜t3期間)に負電流が流れゼロクロススイッチングに
なっていることがわかる。スイッチ手段4のオン期間(
t3〜t4期間)に前記2次巻線3bの両端に誘起する
電圧により共振回路を構成する2次側リーケージインダ
クタンス17のインダクタンス値L+?とコンデンサ1
8の容量値CI8で決定される共振周波数 fc=1/2πψ了κコで正弦波状に振動する電流が流
れる。これによりスイッチ手段4に流れるスイッチング
電流波形1oも正弦波状に振動し、特に前記正弦波状の
電流がゼロから立上がり負になる時点でスイッチ手段4
をオフすることでゼロクロススイッチングとすることが
可能である。さらにスイッチ手段4のオフ期間(t+−
t2期間)では、すでに第1図および第3図(Clを用
いて詳しく説明したように、トランス3の励磁エネルギ
ーにより発生するフライパック電圧は前記3次巻線3C
よりダイオード8およびコンデンサ7と抵抗10の並列
接続回路であるリセット回路により消費され磁束をリセ
ットすると同時に、前記1次巻線3aと3次巻線3cに
誘起するフライパック電圧の電圧差により、前記3次巻
線3cからダイオード8,電流制限手段9,オンしてい
る補助スイッチ手段6,前記1次巻線3aを介して電流
制限手段9により決まる電流が循環電流として流れ、前
記1次巻線3aのリ一ケージインダクタンスに励磁エネ
ルギーが蓄積される。次に補助スイッチ6がオフする(
t2時間)ことで前記循環電流が遮断されるため、前記
リーケージインダクタンスに蓄積されたエネルギーはオ
フしているスイッチ手段4の寄生容量およびトランス3
の分布容量を介して直流電源1にエネルギーを回生ずる
ように電流を流すため、スイッチ手段4の両端電圧はゼ
ロとなり、その後スイッチ手段4をオンする(t3時間
)ことでターンオン時のスパイク電流を防止しゼロクロ
ススイッチングとすることが可能となる。ここで、第7
図に示すような前記循環電流Ioが一定であれば補助ス
イッチ手段6のオン期間も点線で示すようにスイッチ手
段4がオンする手前の短期間とすることで電流制限手段
9に発生する損失を減少させることもできる。
The operation of the switching power supply device configured as described above will be explained in detail with reference to FIG. 7 as well. Figure 7 (a
)~tel is the switch means 4 and the auxiliary switch means 6
, (al is the switching voltage waveform Vo≦ applied to both ends of the switch means 4, +b) is the switching current waveform 1o flowing through the switch means 4 and the diode 5, and (Cl shows the first on/off signal v6l of the control circuit 11 applied to the control terminal of the switch means 4, (d) shows the switching current waveform 1o flowing through the auxiliary switch means 6, and (e) shows the switching current waveform 1o flowing through the auxiliary switch means 6. Control circuit 1 applied to the control terminal of 6
1, and symbols t1 to t are written on the waveforms to indicate temporal changes in each waveform state. The switching current waveform 1o flowing through the switch means 4 continues during the period (t2) immediately before the switch means 4 is turned on.
It can be seen that a negative current flows during the period t3 to t3, resulting in zero cross switching. The on period of the switch means 4 (
The inductance value L+? of the secondary side leakage inductance 17 that constitutes a resonant circuit due to the voltage induced across the secondary winding 3b during the period t3 to t4)? and capacitor 1
A current that oscillates in a sinusoidal manner flows at a resonance frequency fc=1/2πψ=κ determined by the capacitance value CI8 of 8. As a result, the switching current waveform 1o flowing through the switch means 4 also oscillates in a sinusoidal manner, and especially when the sinusoidal current rises from zero and becomes negative, the switch means 4
It is possible to perform zero cross switching by turning off. Furthermore, the off period (t+-
t2 period), the flypack voltage generated by the excitation energy of the transformer 3 is already applied to the tertiary winding 3C, as explained in detail in FIGS. 1 and 3 (Cl).
At the same time, the magnetic flux consumed by the reset circuit, which is a circuit connected in parallel with the diode 8, the capacitor 7, and the resistor 10, is reset, and at the same time, due to the voltage difference between the flypack voltages induced in the primary winding 3a and the tertiary winding 3c, A current determined by the current limiting means 9 flows as a circulating current from the tertiary winding 3c through the diode 8, the current limiting means 9, the auxiliary switch means 6 which is turned on, and the primary winding 3a, and the current flows through the primary winding. Excitation energy is stored in the reincarnation inductance 3a. Next, the auxiliary switch 6 turns off (
t2 time), the circulating current is cut off, and the energy accumulated in the leakage inductance is transferred to the parasitic capacitance of the switch means 4 which is turned off and the transformer 3.
Since a current is passed through the DC power supply 1 so as to regenerate energy through the distributed capacitance of This makes it possible to prevent zero cross switching. Here, the seventh
If the circulating current Io is constant as shown in the figure, the on period of the auxiliary switch means 6 is set to a short period before the switch means 4 is turned on as shown by the dotted line, thereby reducing the loss generated in the current limiting means 9. It can also be decreased.

以上のように本実施例によれば、スイッチ手段4のオフ
期間に前記3次巻線3Cからダイオード8,電流制限手
段9,補助スイッチ手段6,前記1次巻線3aを介して
循環電流を流すように構成することにより、スイッチ手
段4のターンオン時のスパイク電流を防止でき、スイッ
チ手段4のターンオン時の損失発生をな<シ、さらにス
イッチ手段4のターンオフ時に発生するトランス3の前
記1次巻線3aの励磁エネルギーやリーケージインダク
タンス19により発生するスパイク電圧を前記分布容量
,寄生容量に積極的に吸収させるかもしくは外部に容量
を接続し前記分布容量や寄生容量を等価的に増加させる
ことでさらに大きく吸収させることで、スイッチング電
圧波形の急峻な立上りを防止させ前記電圧波形でのノイ
ズの発生を少なくして、より低ノイズ化を図ることも可
能となり、低ノイズで高周波化しても損失の増加がなく
高効率な電流共振型電源とすることができる。
As described above, according to this embodiment, the circulating current is passed from the tertiary winding 3C through the diode 8, the current limiting means 9, the auxiliary switch means 6, and the primary winding 3a during the off period of the switch means 4. By configuring the current to flow, it is possible to prevent a spike current when the switch means 4 is turned on, to prevent loss from occurring when the switch means 4 is turned on, and to reduce the amount of the primary current of the transformer 3 that occurs when the switch means 4 is turned off. By actively absorbing the spike voltage generated by the excitation energy of the winding 3a and the leakage inductance 19 into the distributed capacitance and parasitic capacitance, or by connecting a capacitor externally to equivalently increase the distributed capacitance and parasitic capacitance. By absorbing even more, it is possible to prevent the steep rise of the switching voltage waveform, reduce the occurrence of noise in the voltage waveform, and achieve even lower noise. A high-efficiency current resonance type power supply without increase can be achieved.

以下、本発明の第4の実施例について図面を参照しなが
ら説明する。
A fourth embodiment of the present invention will be described below with reference to the drawings.

第8図は本発明の第4の実施例を示すスイッチング電源
装置の回路構成図を示すもので、電流制限手段としてイ
ンダクタンス素子を使用したものである。第8図におい
て第1図と同じものは同一の符号を記し説明は省略する
。第8図において、1は直流電源であり、2−2゜は入
力端子であり、3はトランスであり、3aは1次巻線で
あり、3bは2次巻線であり、3cは3次巻線であり、
4はスイッチ手段であり、5はダイオードであり、6は
補助スイッチ手段であり、7はコンデンサであり、8は
ダイオードであり、9は電流制限手段であり、10は抵
抗であり、11は制御回路であり、12は整流平滑回路
であり、13は出力検出回路であり、14−14゜は出
力端子であり、15は負荷である。20はインダクタン
ス素子であり、電流制限手段9として使用される。21
はコンデンサであり、一端を入力端子2に接続し、他端
を補助スイッチ手段6とインダクタンス素子20の接続
点に接続し、補助スイッチ手段6がオフする時のインダ
クタンス素子20の励磁エネルギーを吸収する。
FIG. 8 shows a circuit configuration diagram of a switching power supply device showing a fourth embodiment of the present invention, in which an inductance element is used as current limiting means. In FIG. 8, the same parts as in FIG. 1 are denoted by the same reference numerals, and explanations thereof will be omitted. In Fig. 8, 1 is a DC power supply, 2-2° is an input terminal, 3 is a transformer, 3a is a primary winding, 3b is a secondary winding, and 3c is a tertiary winding. It is a winding wire,
4 is a switch means, 5 is a diode, 6 is an auxiliary switch means, 7 is a capacitor, 8 is a diode, 9 is a current limiting means, 10 is a resistor, 11 is a control 12 is a rectifying and smoothing circuit, 13 is an output detection circuit, 14-14° is an output terminal, and 15 is a load. 20 is an inductance element, which is used as current limiting means 9. 21
is a capacitor, one end of which is connected to the input terminal 2, the other end of which is connected to the connection point between the auxiliary switch means 6 and the inductance element 20, and absorbs the excitation energy of the inductance element 20 when the auxiliary switch means 6 is turned off. .

以上のように構成されたスイッチング電源装置について
、第9図も参照して電流制限手段としてインダクタンス
素子を用いた時の電流制限動作について詳しく説明する
。第9図(al〜(e)はスイッチ手段4および補助ス
イッチ手段6の各部の動作波形を示しており、(a)は
スイッチ手段4の両端に印加されるスイッチング電圧波
形VDSであり、(b)はスイッチ手段4とダイオード
5に流れるスイッチング電流波形Ioであり、(C)は
スイッチ手段4の制御端子に印加される制御回路11の
第1のオンオフ信号VGIを示しており、(d)は補助
スイッチ手段6に流れるスイッチング電流波形Ioであ
り、letは補助スイッチ手段6の制御端子に印加され
る制御回路11の第2のオンオフ信号Vc2を示してお
り、各波形状態の時間的変化を示すためt1〜t4の記
号を波形に記している。スイッチ手段4のオフ期間(1
+〜t2期間)で、補助スイッチ6がオンすると前記1
次巻線3aと3次巻線3Cに誘起するフライバック電圧
の電圧差v3d−v3.がインダクタンス素子20の両
端に印加され、前記3次巻線3cからダイオード8,イ
ンダクタンス素子20,オンしている補助スイッチ手段
6,前記1次巻線3aを介して循環電流IQが下記で示
で、V3eは前記3次巻線3cの誘起フライバック電圧
値であり、V3mは前記1次巻線3aの誘起フライバッ
ク電圧値であり、L20はインダクタンス素子20のイ
ンダクタンス値であり、Tは補助スイッチ手段6のオン
時間である。この場合、前記循環,電流の制限値は、補
助スイッチ手段6のオン時間を第9図(dl (e+に
実線と点線に示すように調整することで行われる。次に
補助スイッチ手段6がオフして前記循環電流を遮断した
時に、インダクタンス素子20に蓄積された励磁エネル
ギーは一度コンデンサ21に吸収され貯えられた抵抗1
0により消費されるが、これによる損失は前述の一定電
流で制限する電流制限手段に比較して約半分の損失とな
る。
Regarding the switching power supply device configured as described above, the current limiting operation when an inductance element is used as the current limiting means will be described in detail with reference to FIG. 9 as well. 9(a) to (e) show operating waveforms of each part of the switch means 4 and the auxiliary switch means 6, (a) is the switching voltage waveform VDS applied to both ends of the switch means 4, and (b) ) is the switching current waveform Io flowing through the switch means 4 and the diode 5, (C) shows the first on/off signal VGI of the control circuit 11 applied to the control terminal of the switch means 4, and (d) shows the switching current waveform Io flowing through the switch means 4 and the diode 5. A switching current waveform Io flowing through the auxiliary switch means 6, let indicates the second on/off signal Vc2 of the control circuit 11 applied to the control terminal of the auxiliary switch means 6, and shows temporal changes in each waveform state. Therefore, symbols t1 to t4 are written on the waveform.
+~t2 period), when the auxiliary switch 6 is turned on, the above 1
Voltage difference v3d-v3 between the flyback voltages induced in the secondary winding 3a and the tertiary winding 3C. is applied across the inductance element 20, and a circulating current IQ flows from the tertiary winding 3c through the diode 8, the inductance element 20, the turned-on auxiliary switch means 6, and the primary winding 3a as shown below. , V3e is the induced flyback voltage value of the tertiary winding 3c, V3m is the induced flyback voltage value of the primary winding 3a, L20 is the inductance value of the inductance element 20, and T is the auxiliary switch. This is the on time of means 6. In this case, the limit value of the circulation and current is determined by adjusting the ON time of the auxiliary switch means 6 as shown in the solid line and dotted line in FIG. When the circulating current is cut off, the excitation energy accumulated in the inductance element 20 is once absorbed by the capacitor 21 and transferred to the stored resistance 1.
However, the loss due to this is about half that of the current limiting means that limits the current at a constant current.

以上のように、電流制限手段9としてインダクタンス素
子20を用いることで、電流制限手段9の損失を半減す
ると共に、補助スイッチ手段6に流れる電流波形を三角
波状にしターンオン時の損失と導通時の損失を減少する
ことが可能となり、さらに高効率化が可能となる。
As described above, by using the inductance element 20 as the current limiting means 9, the loss of the current limiting means 9 is halved, and the current waveform flowing through the auxiliary switch means 6 is shaped into a triangular wave, so that the loss during turn-on and the loss during conduction are reduced by half. This makes it possible to reduce the amount of electricity and further improve efficiency.

以下、本発明の第5の実施例について図面を参照しなが
ら説明する。
A fifth embodiment of the present invention will be described below with reference to the drawings.

第10図は本発明の第5の実施例を示すスイッチング電
源装置の回路構成図を示すもので、電流制限手段として
トランス3の1次巻線3aと3次巻線3cのリ−ケージ
インダクタンスを利用したものである。第10図におい
て第8図と同じものは同一の符号を記し説明は省略する
。第10図において、1は直流電源であり、2−2゜は
入力端子であり、3はトランスであり、3aは1次巻線
であり、3bは2次巻線であり、3Cは3次巻線であり
、4はスイッチ手段であり、5はダイオードであり、6
は補助スイッチ手段であり、8はダイオードであり、1
1は制御回路であり、12は整流平滑回路であり、13
は出力検出回路であり、14−14゜は出力端子であり
、15は負荷であり、21はコンデンサである。25は
前記l次巻線3aと3次巻線3Cとのリーケージインダ
クタンスを等価的に示しており、このインダクタンス値
により循環電流の電流制限手段として利用する。22は
ダイオードであり、23はコンデンサであり、24は・
抵抗であり、前記1次巻線3a間にダイオード22とコ
ンデンサ23,抵抗24の並列回路を介して接続され、
トランス3の励磁エネルギーを吸収し消費して磁束をリ
セットする。
FIG. 10 shows a circuit configuration diagram of a switching power supply device showing a fifth embodiment of the present invention, in which leakage inductance of the primary winding 3a and the tertiary winding 3c of the transformer 3 is used as current limiting means. It was used. In FIG. 10, the same parts as in FIG. 8 are denoted by the same reference numerals, and the explanation will be omitted. In Figure 10, 1 is a DC power supply, 2-2° is an input terminal, 3 is a transformer, 3a is a primary winding, 3b is a secondary winding, and 3C is a tertiary winding. 4 is a switch means, 5 is a diode, and 6 is a winding.
is an auxiliary switch means, 8 is a diode, and 1
1 is a control circuit, 12 is a rectification and smoothing circuit, and 13
is an output detection circuit, 14-14° is an output terminal, 15 is a load, and 21 is a capacitor. 25 equivalently represents the leakage inductance of the primary winding 3a and the tertiary winding 3C, and this inductance value is used as a current limiting means for the circulating current. 22 is a diode, 23 is a capacitor, and 24 is a
A resistor connected between the primary winding 3a via a parallel circuit of a diode 22, a capacitor 23, and a resistor 24,
It absorbs and consumes the excitation energy of the transformer 3 to reset the magnetic flux.

以上のように構成されたスイッチング電源装置について
は、すでに第8図で詳しく説明した動作とほぼ同一であ
り説明は省略するが、前記りーケージインダクタンス2
5のインダクタンス値は、前記1次巻線3aと3次巻線
3Cの結合を変えることである程度自由に設定可能であ
り、前記1次巻線3aと2次巻線3bの結合にほとんど
影響がなく動作上問題はない。さらに、前記循環電流は
、前記3次巻線3c,ダイオード8,補助スイッチ手段
6,前記1次巻線3aを介して流れるが、補助スイッチ
手段6がオフした時のリーケージインダクタンス25の
励磁エネルギーは、コンデンサ21に吸収し蓄積され次
の補助スイッチ手段6のオン期間に前記リセット回路に
吸収され抵抗24で消費される。
The operation of the switching power supply device configured as described above is almost the same as that already explained in detail in FIG. 8, and the explanation will be omitted.
The inductance value of No. 5 can be set freely to some extent by changing the coupling between the primary winding 3a and the tertiary winding 3C, and has almost no effect on the coupling between the primary winding 3a and the secondary winding 3b. There are no operational problems. Further, the circulating current flows through the tertiary winding 3c, the diode 8, the auxiliary switch means 6, and the primary winding 3a, but the excitation energy of the leakage inductance 25 when the auxiliary switch means 6 is turned off is , is absorbed and stored in the capacitor 21, is absorbed in the reset circuit during the next ON period of the auxiliary switch means 6, and is consumed by the resistor 24.

以上のように、電流制限手段としてリーケージインダク
タンス25を用いることで、部品点数の削減が可能とな
り回路構成が簡単化しコストダウンが可能となる。
As described above, by using the leakage inductance 25 as the current limiting means, the number of parts can be reduced, the circuit configuration can be simplified, and costs can be reduced.

なお、第4の実施例および第5の実施例では第1の実施
例の回路構成に適用した場合を述べたが、第2の実施例
および第3の実施例にも同様に適用すれば同様な効果が
得られることは言うまでもない。
Note that although the fourth and fifth embodiments are applied to the circuit configuration of the first embodiment, the same result can be obtained if similarly applied to the second and third embodiments. Needless to say, the effect can be obtained.

また、第1の実施例.第3の実施例,第4の実施例,第
5の実施例では、スイッチ手段4のオフ期間でのトラン
ス3の励磁をリセットする回路を、ダイオードと抵抗,
コンデンサによる電力消費型としたが、他のリセット回
路を使用しても同様な効果が得られることは言うまでも
ない。また、本発明は多石式で構成されるスイッチング
電源回路にも同様に適用可能なことも言うまでもない。
Also, the first embodiment. In the third, fourth, and fifth embodiments, the circuit for resetting the excitation of the transformer 3 during the OFF period of the switch means 4 is constructed using a diode, a resistor,
Although a power consumption type using a capacitor is used, it goes without saying that similar effects can be obtained by using other reset circuits. Further, it goes without saying that the present invention can be similarly applied to a switching power supply circuit configured with a multi-hole type.

発明の効果 以上のように本発明は、トランスの1次巻線と並列に3
次巻線を整流手段と電流制限手段と第2のスイッチ手段
の直列接続回路を介して接続し、第1のスイッチング手
段と相補的に第2のスイッチ手段をオンオフするように
し、第2のスイッチ手段がオンすることにより3次巻線
と1次巻線間を循環する電流が流れるようにすることで
、第1のスイッチ手段の両端電圧がゼロでオンするゼロ
クロススイッチングを絶えず安定に実現し、低ノイズ化
,低損失化,高効率化,高周波化,高信頼で制御範囲の
広い、優れたスイッチング電源装置を実現できるもので
ある。
Effects of the Invention As described above, the present invention provides three windings in parallel with the primary winding of the transformer.
The next winding is connected through a series connection circuit of the rectifying means, the current limiting means, and the second switching means, and the second switching means is turned on and off complementary to the first switching means, and the second switching means is turned on and off in a complementary manner to the first switching means. By causing current to circulate between the tertiary winding and the primary winding when the means is turned on, zero-cross switching in which the voltage across the first switch means is turned on at zero is constantly and stably realized; It is possible to realize an excellent switching power supply device that has low noise, low loss, high efficiency, high frequency, high reliability, and a wide control range.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の第1の実施例におけるスイッチング電
源装置の回路構成図、第2図は本発明の第1図の回路構
成図の動作波形図、第3図は本発明の第1図の回路構成
図の説明図、第4図は本発明の第2の実施例におけるス
イッチング電源装置を示す回路構成図、第5図は本発明
の第4図の回路構成図の動作波形図、第6図は本発明の
第3の実施例におけるスイッチング電源装置を示す回路
構成図、第7図は本発明の第6図の回路構成図の動作波
形図、第8図は本発明の第4の実施例におけるスイッチ
ング電源装置を示す回路構成図、第9図は本発明の第8
図の回路構成図の動作波形図、第10図は本発明の第5
の実施例におけるスイッチング電源装置を示す回路構成
図、第11図は従来のスイッチング電源装置の回路構成
図、第12図は従来の第11図の回路構成図の動作波形
図、第13図は従来の第11図の回路構成図の説明図、
第14図は従来の他のスイッチング電源装置の回路構成
図、第15図は従来の第14図の回路構成図の動作波形
図、第16図は従来の他のスイッチング電源装置の回路
構成図、第17図は従来の第16図の回路構成図の動作
波形図である。 1・・・・・・直流電源、2−2“・・・・・・入力端
子、3・・・・・・トランス、4・・・・・・スイッチ
手段、5.8.22・・・・・・ダイオード、6・・・
・・・補助スイッチ手段、716,18,21.23・
・・・・・コンデンサ、9・・・・・・電流#限手段、
10.24・・・・・・抵抗、11・・・・・・制御回
路、12・・・・・・整流平滑手段、13・・・・・・
出力検出回路、14−14’・・・・・・出力端子、1
5・・・・・・負荷、17,19.25・・・・・・リ
ーケージインダクタンス、20・・・・・・インダクタ
ンス素子。
FIG. 1 is a circuit configuration diagram of a switching power supply device according to a first embodiment of the present invention, FIG. 2 is an operation waveform diagram of the circuit configuration diagram of FIG. 1 of the present invention, and FIG. FIG. 4 is a circuit diagram showing a switching power supply according to the second embodiment of the present invention. FIG. 5 is an operation waveform diagram of the circuit diagram of FIG. 6 is a circuit configuration diagram showing a switching power supply device according to the third embodiment of the present invention, FIG. 7 is an operation waveform diagram of the circuit configuration diagram of FIG. 6 according to the present invention, and FIG. A circuit configuration diagram showing a switching power supply device in an embodiment, FIG. 9 is an eighth embodiment of the present invention.
The operating waveform diagram of the circuit configuration diagram shown in FIG.
FIG. 11 is a circuit diagram of a conventional switching power supply, FIG. 12 is an operating waveform diagram of the conventional circuit diagram of FIG. 11, and FIG. 13 is a diagram of a conventional switching power supply. An explanatory diagram of the circuit configuration diagram in FIG. 11,
FIG. 14 is a circuit configuration diagram of another conventional switching power supply device, FIG. 15 is an operating waveform diagram of the conventional circuit configuration diagram of FIG. 14, and FIG. 16 is a circuit configuration diagram of another conventional switching power supply device. FIG. 17 is an operational waveform diagram of the conventional circuit configuration diagram of FIG. 16. 1...DC power supply, 2-2"...Input terminal, 3...Transformer, 4...Switch means, 5.8.22... ...Diode, 6...
... Auxiliary switch means, 716, 18, 21.23.
... Capacitor, 9 ... Current # limiting means,
10.24... Resistor, 11... Control circuit, 12... Rectifying and smoothing means, 13...
Output detection circuit, 14-14'...Output terminal, 1
5... Load, 17, 19.25... Leakage inductance, 20... Inductance element.

Claims (5)

【特許請求の範囲】[Claims] (1)少なくとも1次巻線と2次巻線と3次巻線を有す
るトランスと、前記1次巻線の一端に接続されオンオフ
を繰返す第1のスイッチ手段と、前記1次巻線に前記第
1のスイッチ手段を介して電圧を供給する直流入力電圧
と、前記2次巻線に接続される整流平滑手段を介して直
流出力電圧を供給する出力端子と、前記3次巻線は整流
手段と電流制限手段と第2のスイッチ手段との直列接続
を介して前記1次巻線の両端に並列に接続され、前記第
2のスイッチ手段は前記第1のスイッチ手段とは相補的
にオンオフを繰返し、前記3次巻線は前記1次巻線より
多い巻線数を有すると共に前記第2のスイッチ手段のオ
ンにより前記電流制限手段には前記1次巻線と前記3次
巻線の誘起電圧の差が印加されるように構成されたスイ
ッチング電源装置。
(1) A transformer having at least a primary winding, a secondary winding, and a tertiary winding; a first switch means connected to one end of the primary winding for repeating on/off; a DC input voltage for supplying a voltage via a first switch means; an output terminal for supplying a DC output voltage via a rectification and smoothing means connected to the secondary winding; and a rectification means for the tertiary winding. are connected in parallel to both ends of the primary winding through a series connection of a current limiting means and a second switch means, and the second switch means is complementary to the first switch means for turning on and off. Repeatedly, the tertiary winding has a larger number of turns than the primary winding, and when the second switch means is turned on, the current limiting means receives an induced voltage in the primary winding and the tertiary winding. A switching power supply configured to apply a difference of .
(2)少なくとも1次巻線と2次巻線と3次巻線を有す
るトランスと、前記1次巻線の一端に接続されオンオフ
を繰返す第1のスイッチ手段と、前記1次巻線に前記第
1のスイッチ手段を介して電圧を供給する直流入力電圧
と、前記第1のスイッチ手段がオフの期間に前記1次巻
線または前記1次巻線のリーケージインダクタンスまた
はインダクタンス素子と共振回路を構成するように前記
1次巻線または前記第1のスイッチ手段に並列に接続さ
れる容量性素子と、前記2次巻線に接続される整流平滑
手段を介して直流出力電圧を供給する出力端子と、前記
3次巻線は整流手段と電流制限手段と第2のスイッチ手
段との直列接続を介して前記1次巻線の両端に並列に接
続され、前記第2のスイッチ手段は前記第1のスイッチ
手段とは相補的にオンオフを繰返し、前記3次巻線は前
記1次巻線より多い巻線数を有すると共に前記第2のス
イッチ手段のオンにより前記電流制限手段には前記1次
巻線と3次巻線の誘起電圧の差が印加されるように構成
されたスイッチング電源装置。
(2) a transformer having at least a primary winding, a secondary winding, and a tertiary winding; a first switch means connected to one end of the primary winding for repeatedly turning on and off; A resonant circuit is formed with the DC input voltage supplied through the first switch means and the primary winding or the leakage inductance or inductance element of the primary winding during the period when the first switch means is off. a capacitive element connected in parallel to the primary winding or the first switch means; and an output terminal for supplying a DC output voltage via a rectifying and smoothing means connected to the secondary winding. , the tertiary winding is connected in parallel to both ends of the primary winding through a series connection of a rectifying means, a current limiting means, and a second switch means, and the second switch means is connected to the first switch means. The switching means repeats on and off in a complementary manner, and the tertiary winding has a larger number of windings than the primary winding, and when the second switch means is turned on, the current limiting means is connected to the primary winding. A switching power supply device configured to apply a difference between an induced voltage between a tertiary winding and a tertiary winding.
(3)少なくとも1次巻線と2次巻線と3次巻線を有す
るトランスと、前記1次巻線の一端に接続されオンオフ
を繰返す第1のスイッチ手段と、前記1次巻線に前記第
1のスイッチ手段を介して電圧を供給する直流入力電圧
と、前記2次巻線に接続される整流平滑手段を介して直
流出力電圧を供給する出力端子と、前記第1のスイッチ
手段がオンの期間に前記2次巻線のリーケージインダク
タンスまたはインダクタンス素子と共振回路を構成する
ように前記2次巻線に接続される容量性素子と、前記3
次巻線は整流手段と電流制限手段と第2のスイッチ手段
との直列接続を介して前記1次巻線の両端に並列に接続
され、前記第2のスイッチ手段は前記第1のスイッチ手
段とは相補的にオンオフを繰返し、前記3次巻線は前記
1次巻線より多い巻線数を有すると共に前記第2のスイ
ッチ手段のオンにより前記電流制限手段には前記1次巻
線と3次巻線の誘起電圧の差が印加されるように構成さ
れたスイッチング電源装置。
(3) a transformer having at least a primary winding, a secondary winding, and a tertiary winding; a first switch means connected to one end of the primary winding to repeatedly turn on and off; a DC input voltage for supplying a voltage via a first switch means; an output terminal for supplying a DC output voltage via a rectifying and smoothing means connected to the secondary winding; and the first switch means is turned on. a capacitive element connected to the secondary winding so as to constitute a resonant circuit with the leakage inductance or inductance element of the secondary winding during the period;
The secondary winding is connected in parallel to both ends of the primary winding through a series connection of rectifier means, current limiting means and second switch means, and the second switch means is connected to the first switch means. repeats on and off in a complementary manner, and the tertiary winding has a larger number of turns than the primary winding, and when the second switch means is turned on, the current limiting means has the primary winding and the tertiary winding. A switching power supply device configured to apply a difference in induced voltage between windings.
(4)電流制限手段としてインダクタンス素子を使用す
ることを特徴とする請求項1、2または3に記載のスイ
ッチング電源装置。
(4) The switching power supply device according to claim 1, 2 or 3, wherein an inductance element is used as the current limiting means.
(5)電流制限手段として前記1次巻線と前記3次巻線
間のリーケージインダクタンスを使用することを特徴と
する請求項1、2または3に記載のスイッチング電源装
置。
(5) The switching power supply device according to claim 1, wherein a leakage inductance between the primary winding and the tertiary winding is used as the current limiting means.
JP23320489A 1989-09-08 1989-09-08 Switching power source device Pending JPH0398463A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23320489A JPH0398463A (en) 1989-09-08 1989-09-08 Switching power source device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23320489A JPH0398463A (en) 1989-09-08 1989-09-08 Switching power source device

Publications (1)

Publication Number Publication Date
JPH0398463A true JPH0398463A (en) 1991-04-24

Family

ID=16951385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23320489A Pending JPH0398463A (en) 1989-09-08 1989-09-08 Switching power source device

Country Status (1)

Country Link
JP (1) JPH0398463A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006259546A (en) * 2005-03-18 2006-09-28 Kyocera Corp Liquid crystal display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006259546A (en) * 2005-03-18 2006-09-28 Kyocera Corp Liquid crystal display device
JP4683969B2 (en) * 2005-03-18 2011-05-18 京セラ株式会社 Liquid crystal display

Similar Documents

Publication Publication Date Title
JP3595267B2 (en) Integrated DC converter
US8837174B2 (en) Switching power-supply apparatus including switching elements having a low threshold voltage
US6061252A (en) Switching power supply device
US8705252B2 (en) Off line resonant converter with merged line rectification and power factor correction
US9287792B2 (en) Control method to reduce switching loss on MOSFET
US5434768A (en) Fixed frequency converter switching at zero voltage
US8743565B2 (en) High power converter architecture
JP3132093B2 (en) Power supply circuit
US7894212B2 (en) Switching power supply device
US8564984B2 (en) Soft switching DC/DC converters and methods
US9019724B2 (en) High power converter architecture
Ye Dual half-bridge DC–DC converter with wide-range ZVS and zero circulating current
US6594158B2 (en) AC/DC converter with power factor correction (PFC)
US20050030767A1 (en) Circuit for reducing losses at light load in a soft switching full bridge converter
JP3475892B2 (en) Switching power supply
US10804806B1 (en) Method and system of a switching power converter
KR20150044317A (en) Converter and driving method thereof
US5870291A (en) Asymmetrical half-bridge converter having adjustable parasitic resistances to offset output voltage DC bias
JPH0332299B2 (en)
US20210399643A1 (en) Active Clamp Resonant Flyback Converter with Integrated Boost Stage
JPH0398463A (en) Switching power source device
CN112953241A (en) Power converter
JP2715746B2 (en) Power circuit
JPH04308461A (en) Dc-dc converter
Saravanan et al. Efficiency Improvement Using Phase Shift Full Bridge Converter