JPH0373653A - Control line interface system - Google Patents

Control line interface system

Info

Publication number
JPH0373653A
JPH0373653A JP20983289A JP20983289A JPH0373653A JP H0373653 A JPH0373653 A JP H0373653A JP 20983289 A JP20983289 A JP 20983289A JP 20983289 A JP20983289 A JP 20983289A JP H0373653 A JPH0373653 A JP H0373653A
Authority
JP
Japan
Prior art keywords
type
circuit
output
control line
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20983289A
Other languages
Japanese (ja)
Inventor
Kenji Tanaka
田中 堅二
Susumu Eda
江田 晋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP20983289A priority Critical patent/JPH0373653A/en
Publication of JPH0373653A publication Critical patent/JPH0373653A/en
Pending legal-status Critical Current

Links

Landscapes

  • Interface Circuits In Exchanges (AREA)

Abstract

PURPOSE:To automatically set up switching corresponding to an E & M type (interface type of control lines E, M) by monitoring the on-hook potential of a connected control line and its continuous time to identify its interface type and outputting a corresponding switching signal. CONSTITUTION:The potential of a control line M whose potential level is turned to the low level when a trunk circuit corresponding to the E & M type I is detected as the output of a photocoupler 21 and its continuous time is monitored by a counter 27 and an RS type flip flop circuit 28. When the trunk circuit belongs to the E & M type I, an interface type identification part 25 sends a high level switching signal B to an exclusive OR circuit 30 to invert the logic of an output signal A, so that a signaling circuit of an E & M type V is allowed to correspond similarly to the circuit of the E & M type I. When the trunk circuit corresponding to the E & M type V is connected, the switching signal B is turned to the low level to allow the signaling circuit of the E & M type V to correspond to the E & M type as it is.

Description

【発明の詳細な説明】 〔概 要〕 構内交換機のトランク回路と、ディジタル多重化装置そ
の他のシグナリング回路とを接続する制御線のインタフ
ェース方式に関し、 制御線E、Mのインタフェースタイプ■およびVのいず
れにも対応し、かつその切り替え設定を自動的に行うこ
とを目的とし、 制御線E、Mのインタフェースタイプ■に対応する入出
力インタフェース手段を有するトランク回路、および同
インタフェースタイプVに対応する入出力インタフェー
ス手段を有するトランク回路に接続され、同インタフェ
ースタイプVに対応する入出力インタフェース手段を有
するシグナリング回路の制御線インタフェース方式にお
いて、接続される制御線Mのオンフック時の電位および
その継続時間を監視してインタフェースタイプを識別し
、対応する切替え信号を出力するインタフェースタイプ
識別手段と、切替え信号により入力インタフェース手段
の出力論理の反転、非反転を制御する出力制御手段とを
備えて構成する。
[Detailed Description of the Invention] [Summary] Regarding the control line interface system that connects the trunk circuit of a private branch exchange and a digital multiplexer or other signaling circuit, any of the control line E, M interface types ■ and V The trunk circuit has an input/output interface means corresponding to the interface type ■ of control lines E and M, and an input/output interface means corresponding to the same interface type V. In the control line interface method of a signaling circuit that is connected to a trunk circuit having an interface means and has an input/output interface means corresponding to the interface type V, the on-hook potential and its duration of the connected control line M are monitored. The interface type identification means identifies the interface type by using the switching signal and outputs a corresponding switching signal, and the output control means controls whether or not the output logic of the input interface means is inverted or non-inverted using the switching signal.

〔産業上の利用分野〕[Industrial application field]

本発明は、構内交換機(PBX)のトランク回路と、デ
ィジタル多重化装置その他のシグナリング回路とを接続
する制御線のインタフェース方式〔従来の技術〕 現在使用されている制御線E、Mのインタフェースタイ
プ(以下、rE&Mタイプ」という。)には、■、■、
■、■、■の5種類があり、トランク回路およびシグナ
リング回路は、このE&Mタイプに対応した構成になっ
ている。
The present invention is an interface system for a control line that connects the trunk circuit of a private branch exchange (PBX) and a digital multiplexer or other signaling circuit [prior art] The interface type of control lines E and M currently used ( (hereinafter referred to as "rE&M type") include ■, ■,
There are five types: ■, ■, and ■, and the trunk circuit and signaling circuit are configured to correspond to this E&M type.

第3図および第4図は、E&MタイプIおよび■に対応
するトランク回路およびシグナリング回路の構成例を示
すブロック図である。
FIG. 3 and FIG. 4 are block diagrams showing configuration examples of trunk circuits and signaling circuits corresponding to E&M types I and II.

第3図において、E&MタイプIの制御線Mは、トラン
ク回路40のオンフックあるいはオフフックに対応して
ブレークあるいはメークするスイッチ41により、接地
(GND)あるいはバッテリイ(−48V)に接続され
る。なお、制御線Mと接地との間には、スイッチ41の
メータ時に制御線Mの電位を保持するためにツェナダイ
オード42およびコンデンサ43が接続される。参照番
号44は過電流防止の保護回路である。
In FIG. 3, the E&M type I control line M is connected to ground (GND) or battery voltage (-48V) by a switch 41 that breaks or makes in response to on-hook or off-hook of the trunk circuit 40. Note that a Zener diode 42 and a capacitor 43 are connected between the control line M and the ground in order to hold the potential of the control line M when the switch 41 is turned on. Reference number 44 is a protection circuit for overcurrent prevention.

シグナリング回路47では、制御線Mの電位に応じてリ
レー回路48が作動する(トランク回路40がオフフッ
ク(メータ)のときにリレー回路48に電流が流れる)
ので、トランク回路4oのオンフックあるいはオフフッ
クに対応した出力を得ることができる。
In the signaling circuit 47, a relay circuit 48 operates according to the potential of the control line M (current flows through the relay circuit 48 when the trunk circuit 40 is off-hook (meter)).
Therefore, an output corresponding to on-hook or off-hook of the trunk circuit 4o can be obtained.

また、制御線Eは、シグナリング回路47のスイッチ4
9のブレークあるいはメークにより、オープン(OPN
)あるいは接地(GND)となる。
Further, the control line E is connected to the switch 4 of the signaling circuit 47.
A break or make of 9 results in an open (OPN)
) or ground (GND).

トランク回路40では、制御線Eの電位に応じてバッテ
リイ(−48V)に接続されるリレー回路45が作動す
るので、シグナリング回路47のスイッチ49の動作に
対応した出力を得ることができる。参照番号46は、サ
ージ防止の保護回路である。
In the trunk circuit 40, the relay circuit 45 connected to the battery I (-48V) is activated according to the potential of the control line E, so that an output corresponding to the operation of the switch 49 of the signaling circuit 47 can be obtained. Reference number 46 is a surge prevention protection circuit.

第4図において、E&MタイプVの制御線Mは、トラン
ク回路50のオンフックあるいはオフフッタに対応して
ブレークあるいはメータするスイッチ51により、オー
プン(OPN)あるいは接地(GND)となる。
In FIG. 4, the control line M of the E&M type V is opened (OPN) or grounded (GND) by a switch 51 that breaks or meters in response to the on-hook or off-footer of the trunk circuit 50.

シグナリング回路57では、制御線Mの電位に応じてバ
ッテリイ(−48V)に接続されるリレー回路58が作
動する(トランク回路50・がオフフック(メータ)の
ときにリレー回路58に電流が流れる)ので、トランク
回路50のオンフックあるいはオフフックに対応した出
力を得ることができる。参照番号60は、サージ防止の
保護回路である。
In the signaling circuit 57, a relay circuit 58 connected to the battery (-48V) is activated according to the potential of the control line M (current flows through the relay circuit 58 when the trunk circuit 50 is off-hook (meter)). , an output corresponding to on-hook or off-hook of the trunk circuit 50 can be obtained. Reference number 60 is a surge prevention protection circuit.

また、制御線已においては第3図に示すE&MタイプI
と同様に、トランク回路50のリレー回路55は、シグ
ナリング回路57のスイッチ59のブレークあるいはメ
ータに対応して動作し、対向するトランク回路側のオン
フックあるいはオフフッタに対応した出力を得ることが
できる。参照番号56は、サージ防止の保護回路である
In addition, in the control line, E&M type I shown in Figure 3
Similarly, the relay circuit 55 of the trunk circuit 50 operates in response to the break or meter of the switch 59 of the signaling circuit 57, and can obtain an output corresponding to the on-hook or off-footer on the opposing trunk circuit side. Reference number 56 is a surge prevention protection circuit.

第1表は、以上説明した各E&Mタイプに対応する制御
線EおよびMの状態を示す。
Table 1 shows the states of control lines E and M corresponding to each E&M type described above.

第1表 〔発明が解決しようとする課題〕 このように、E&Mタイプに応じて制御線Mの電位が異
なるために、トランク回路およびシグナリング回路は各
E&Mタイプに対応して用意されている。したがって、
構内交換機とディジタル多重化装置との間の制御線Mの
接続時には、E&Mタイプに合わせた回路を接続する必
要があった。
Table 1 [Problems to be Solved by the Invention] As described above, since the potential of the control line M differs depending on the E&M type, trunk circuits and signaling circuits are prepared corresponding to each E&M type. therefore,
When connecting the control line M between the private branch exchange and the digital multiplexer, it was necessary to connect a circuit suitable for the E&M type.

ところで、E&MタイプVに対応するシグナリング回路
57に、E&MタイプIに対応・するトランク回路40
を接続した場合には、トランク回路40に対するシグナ
リング回路57の出力論理が反転する。すなわち、シグ
ナリング回路57のリレー回路58は、トランク回路4
0がオンフック(ブレーク)のときには、制御線Mの電
位が接地(GND)となって電流が流れ作動する。また
、トランク回路40がオフフック(メイク)のときには
、制御線Mがバッテリイ(−48V)に接続され、リレ
ー回路58には電流が流れず作動しない。
By the way, the signaling circuit 57 corresponding to E&M type V has a trunk circuit 40 corresponding to E&M type I.
When connected, the output logic of the signaling circuit 57 to the trunk circuit 40 is inverted. That is, the relay circuit 58 of the signaling circuit 57 is connected to the trunk circuit 4.
When 0 is on-hook (break), the potential of the control line M is grounded (GND), and a current flows to operate. When the trunk circuit 40 is off-hook (make), the control line M is connected to the battery (-48V), and no current flows through the relay circuit 58, so it does not operate.

したがって、E&MタイプVに対応するシグナリング回
路57と、E&MタイプIに対応するトランク回路40
とを接続する場合には、制御線M側の出力論理を反転さ
せる必要がある。すなわち、E&MタイプIおよびVの
トランク回路に対して、E&MタイプVのシグナリング
回路を共用する場合には、E&Mタイプ■で用いるとき
には出力論理を反転させる手段を設けることによりE&
Mタイプの切り替えが可能になり、すでにこのような制
御線インタフェース方式について特許出願した(特願平
1−68116)。
Therefore, the signaling circuit 57 corresponding to E&M type V and the trunk circuit 40 corresponding to E&M type I
When connecting the two, it is necessary to invert the output logic on the control line M side. In other words, when the E&M type V signaling circuit is shared with the E&M type I and V trunk circuits, when used in the E&M type ■, a means for inverting the output logic is provided.
Switching between M types has become possible, and a patent application has already been filed for such a control line interface system (Japanese Patent Application No. 1-68116).

なお、先願で開示した構成では、制御線Mの接続時に各
E&Mタイプに応じた切り替えをあらかじめ人為的に行
うことを要し、切り替え忘れや誤操作が発生することが
あった。
In addition, in the configuration disclosed in the prior application, it is necessary to manually perform switching according to each E&M type in advance when connecting the control line M, which may lead to forgetting to switch or erroneous operation.

本発明は、E&Mタイプ■および■のいずれにも対応す
ることができ、かつその切り替え設定を自動的に行うこ
とができる制御線インタフェース方式を提供することを
目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide a control line interface system that can support both E&M types (1) and (2) and that can automatically perform switching settings.

〔課題を解決するための手段〕[Means to solve the problem]

第1図は、本発明の原理ブロック図である。 FIG. 1 is a block diagram of the principle of the present invention.

図において、トランク回路12は、E&Mタイプ■に対
応する入出力インタフェース手段1O111を有する。
In the figure, the trunk circuit 12 has an input/output interface means 1O111 corresponding to E&M type (2).

トランク回路15は、E&MタイプVに対応する入出力
インタフェース手段13.14を有する。
The trunk circuit 15 has input/output interface means 13.14 corresponding to E&M type V.

シグナリング回路18は、E&Mタイプ■に対応する入
出力インタフェース手段16.17を有する。
The signaling circuit 18 has input/output interface means 16, 17 corresponding to E&M type ①.

シグナリング回路18のインタフェースタイプ識別手段
19は、接続される制御線Mのオンフック時の電位およ
びその継続時間を監視してインタフェースタイプを識別
し、対応する切替え信号を出力する。
The interface type identification means 19 of the signaling circuit 18 monitors the on-hook potential of the connected control line M and its duration, identifies the interface type, and outputs a corresponding switching signal.

出力制御手段20は、その切替え信号により入力インタ
フェース手段16の出力論理の反転、非反転を制御する
The output control means 20 controls whether the output logic of the input interface means 16 is inverted or non-inverted using the switching signal.

〔作 用〕[For production]

E&MタイプVに対応する入出力インタフェース手段1
6.17を有するシグナリング回路18に、E&Mタイ
プIおよびVに対応する各トランク回路12.15を接
続した場合には、制御線Eについては各E&Mタイプ共
通であるので支障はない。しかし、制御線Mについては
、入力インタフェース手段16の出力論理が、接続され
るトランク回路のE&Mタイプに応じて反転する。
Input/output interface means 1 compatible with E&M type V
When the trunk circuits 12.15 corresponding to E&M types I and V are connected to the signaling circuit 18 having the E&M type 6.17, there is no problem because the control line E is common to each E&M type. However, for the control line M, the output logic of the input interface means 16 is inverted depending on the E&M type of the trunk circuit to which it is connected.

本発明は、シグナリング回路18のインタフェースタイ
プ識別手段19が、接続される制御線Mのオンフック(
ブレーク)時の電位およびその継続時間を監視し、それ
がダイヤルパルスのメーク率に応じた所定の時間を越え
て、ローレベルが継続する場合にE&MタイプI、ハイ
レベルが継続する場合にE&MタイプVであることを識
別し、対応する切替え信号を出力する。出力制御手段2
0は、識別されたトランク回路のE&Mタイプに応じた
切替え信号により、入力インタフェース手段16の出力
論理の反転、非反転を制御することにより、両タイプの
トランク回路との接続を可能にすることができる。
In the present invention, the interface type identifying means 19 of the signaling circuit 18 detects the on-hook (
The electric potential at break) and its duration are monitored, and if it continues to be low level for more than a predetermined time depending on the make rate of the dial pulse, it is classified as E&M type I, and if it continues to be high level, it is classified as E&M type. V, and outputs a corresponding switching signal. Output control means 2
0 can connect to both types of trunk circuits by controlling inversion or non-inversion of the output logic of the input interface means 16 using a switching signal according to the E&M type of the identified trunk circuit. can.

〔実施例〕〔Example〕

以下、図面に基づいて本発明の実施例について詳細に説
明する。
Hereinafter, embodiments of the present invention will be described in detail based on the drawings.

第2図は、本発明の一実施例構成を示すブロック図であ
る。
FIG. 2 is a block diagram showing the configuration of an embodiment of the present invention.

なお、本発明は同一のシグナリング回路でE&Mタイプ
■および■に対応する各トランク回路の接続を可能にす
るものであり、本実施例では制御線E側は両タイプ共通
であるので、制御線M側の構成例のみを示す。
The present invention enables the connection of trunk circuits corresponding to E&M types ■ and ■ with the same signaling circuit, and in this embodiment, since the control line E side is common to both types, the control line M Only the side configuration example is shown.

第2図において、制御線Mには、入力インタフェース手
段(第1図、16)として、ホトカプラ21および抵抗
器22を介してバッテリイ(−48V)が接続される。
In FIG. 2, a battery (-48V) is connected to the control line M via a photocoupler 21 and a resistor 22 as input interface means (16 in FIG. 1).

ホトカプラ21のホトダイオードには、並列にツェナダ
イオード23が接続され、ホトカプラ21の出力は反転
回路24を介して取り出される(以下、この反転回路2
4の出力を「出力信号AJという)。なお、このホトカ
プラ21および反転回路24の構成は、第5図に示すシ
グナリング回路57のリレー回路5日に対応する。
A Zener diode 23 is connected in parallel to the photodiode of the photocoupler 21, and the output of the photocoupler 21 is taken out via an inverting circuit 24 (hereinafter, this inverting circuit 2
The output of No. 4 is referred to as "output signal AJ".The configuration of the photocoupler 21 and the inverting circuit 24 corresponds to the relay circuit 5 of the signaling circuit 57 shown in FIG.

インタフェースタイプ識別手段(第1図、19)に対応
するインタフェースタイプ識別部25は、出力信号Aに
応じて発振器26の出力をクロック入力としてカウント
を開始するカウンタ27、そのカウントアツプ信号(C
ARAルス)および出力信号Aにめじて所定の切替え信
号Bを出力するR3型フリップフロップ回路2日、およ
びカウントアツプ信号の出力によりセットされ、d出力
をカウンタ27のイネーブル端子ENに送出するR3型
フリップフロップ回路29により構成される。
The interface type identification section 25 corresponding to the interface type identification means (19 in FIG.
ARA pulse) and an R3 type flip-flop circuit which outputs a predetermined switching signal B in response to the output signal A, and an R3 type flip-flop circuit which is set by the output of the count-up signal and sends the d output to the enable terminal EN of the counter 27. It is composed of a flip-flop circuit 29.

出力制御手段(第1図、20)に対応する排他的論理和
回路(EOR)30は、切替え信号B(E&MタイプI
、V)に応じて出力信号Aの論理を反転、非反転させる
構成である。すなわち、排他的論理和回路30の一方の
入力に出力信号Aを接続し、他方の入力にシグナリング
回路のE&Mタイプ■あるいはVを識別した切替え信号
Bを接続し、その出力をディジタル回路(送信回路)へ
送出する。
An exclusive OR circuit (EOR) 30 corresponding to the output control means (20 in FIG. 1) receives a switching signal B (E&M type I
, V), the logic of the output signal A is inverted or non-inverted. That is, the output signal A is connected to one input of the exclusive OR circuit 30, the switching signal B that identifies the E&M type ■ or V of the signaling circuit is connected to the other input, and the output is connected to the digital circuit (transmission circuit). ).

なお、本実施例では、ディジタル回路への出力信号が、
トランク回路側がオンフック(ブレーク)のときにロー
レベル、オフフック(メーク)のときにハイレベルとな
る場合について説明する。
Note that in this embodiment, the output signal to the digital circuit is
A case will be explained in which the level is low when the trunk circuit side is on-hook (break) and the level is high when it is off-hook (make).

(i)E&Mタイプ■の識別 トランク回路側がオンフック(ブレーク)であるときに
は、制御線Mは接地(GND)に接続されるので、ホト
カプラ21には電流が流れその出力はローレベルとなる
。したがって、出力信号Aはハイレベルとなり、カウン
タ27はカウントを開始し、ダイヤルパルスメーク率を
越える時間を経たときにカウントアツプ信号を出力する
。なお、ダイヤルパルスメーク率を越える時間は、ダイ
ヤルパルス速度(国内仕様では10±0.8ppsある
いは20±1.6pps、 AT&T仕様では10±0
.2pps)およびダイヤルパルスメーク率(国内仕様
では33±3%、AT&T仕様ではブレーク率6.0±
2%)に応じて決定される。
(i) When the E&M type ■ identification trunk circuit side is on-hook (break), the control line M is connected to ground (GND), so current flows through the photocoupler 21 and its output becomes low level. Therefore, the output signal A becomes high level, the counter 27 starts counting, and outputs a count-up signal when the time exceeding the dial pulse make rate has elapsed. The time to exceed the dial pulse make rate is the dial pulse speed (10 ± 0.8 pps or 20 ± 1.6 pps for domestic specifications, 10 ± 0 for AT&T specifications).
.. 2pps) and dial pulse make rate (33±3% for domestic specifications, break rate 6.0± for AT&T specifications)
2%).

また、このカウントアツプ信号によりR3型フリップフ
ロップ回路29がセットされ、それ以降のカウンタ27
のカウント動作を停止させる。
Furthermore, the R3 type flip-flop circuit 29 is set by this count-up signal, and the subsequent counter 27
Stops the counting operation.

R3型フリップフロップ回路28は、カウントアツプ信
号が入力されたときにハイレベルの出力信号Aによりセ
ットされ、切替え信号Bをノ\イレベルにする。すなわ
ち、ハイレベルの切替え信号BはE&Mタイプが「■」
であることを示し、排他的論理和回路30に入力される
出力信号Aは論理反転され、ローレベルとなってオンフ
ック(ブレーク)がディジタル回路へ送出される。
The R3 type flip-flop circuit 28 is set by the high-level output signal A when the count-up signal is input, and sets the switching signal B to the noise level. In other words, the high level switching signal B is "■" for the E&M type.
The output signal A input to the exclusive OR circuit 30 is logically inverted, becomes low level, and an on-hook (break) signal is sent to the digital circuit.

また、トランク回路側がオフフッタ(メーク)であると
きには、制御線Mはバッテリイ(−48V)に接続され
るので、ホトカプラ21には電流が流れずその出力はハ
イレベルとなり、出力信号Aはローレベルになる。一方
、排他的論理和回路30に入力される切替え信号Bは、
カウンタ27のカウント動作が行われないのでハイレベ
ルが保持され、排他的論理和回路30の出力には信号A
の反転論理が取り出され、ハイレベルとなってオフフッ
タ(メーク)がディジタル回路に送出される。
Furthermore, when the trunk circuit side is off-footer (make), the control line M is connected to battery I (-48V), so no current flows through the photocoupler 21, and its output becomes high level, and the output signal A becomes low level. Become. On the other hand, the switching signal B input to the exclusive OR circuit 30 is
Since the counter 27 does not perform a counting operation, the high level is maintained, and the signal A is output from the exclusive OR circuit 30.
The inverted logic of is taken out and becomes a high level, and an off footer (make) is sent to the digital circuit.

このように、E&MタイプIに対応するトランク回路が
接続されたときにローレベルとなる制御線Mの電位は、
ホトカプラ21の出力として検出することができ、その
継続時間をカウンタ27およびR3型フリップフロップ
回路28により監視することによりその識別が可能とな
る。すなわち、トランク回路がE&Mタイプ■のときに
は、インタフェースタイプ識別部25からハイレベルの
切替え信号Bを排他的論理和回路30に送出し、出力信
号Aの論理を反転させることにより、E&MタイプVの
シグナリング回路をEaMタイプ■の場合と同様に対応
させることが可能になる。
In this way, the potential of the control line M that becomes low level when the trunk circuit corresponding to E&M type I is connected is:
It can be detected as the output of the photocoupler 21, and its duration can be monitored by the counter 27 and the R3 type flip-flop circuit 28 to identify it. That is, when the trunk circuit is of the E&M type (■), the interface type identifying section 25 sends a high-level switching signal B to the exclusive OR circuit 30, and by inverting the logic of the output signal A, the signaling of the E&M type V is performed. It becomes possible to adapt the circuit in the same manner as in the case of EaM type (2).

(ii)E&Mタイプ■の識別 トランク回路側がオンフック(ブレーク)であるときに
は、制御線Mはオーブン(OPN)となるので、ホトカ
プラ21には電流が流れずその出力はハイレベルとなり
、出力信号Aはローレベルになる。一方、排他的論理和
回路30に人力される切替え信号Bは、カウンタ27の
カウント動作が行われないので初期状態のローレベルが
保持される。すなわち、ローレベルの切替え信号BはE
&Mタイプが「V」であることを示し、排他的論理和回
路30に入力される出力信号Aはローレベルのまま取り
出され、オンフック(ブレーク)がディジタル回路へ送
出される。
(ii) When the identification trunk circuit side of E&M type ■ is on-hook (break), the control line M becomes oven (OPN), so no current flows through the photocoupler 21, and its output becomes high level, and the output signal A becomes becomes low level. On the other hand, the switching signal B input to the exclusive OR circuit 30 is maintained at the initial low level since the counter 27 does not perform the counting operation. In other words, the low level switching signal B is E
The output signal A, which indicates that the &M type is "V" and is input to the exclusive OR circuit 30, is taken out at a low level, and an on-hook (break) signal is sent to the digital circuit.

また、トランク回路側がオフフック(メータ)であると
きには、制御線Mは接地(GND)に接続されるので、
ホトカプラ21には電流が流れその出力はローレベルと
なる。したがって、出力信号Aはハイレベルとなり、カ
ウンタ27はカウントを開始するが、出力信号Aがハイ
レベルとなる時間はダイヤルパルスメーク率を越えるこ
とがなく、カウントアツプ信号が出力される前に出力信
号Aがローレベルとなる。すなわち、切替え信号Bのロ
ーレベルが保持されるので、ハイレベルの出力信号Aは
そのまま取り出され、オフフッタ(メーク)がディジタ
ル回路に送出される。
Also, when the trunk circuit side is off-hook (meter), the control line M is connected to ground (GND), so
A current flows through the photocoupler 21 and its output becomes low level. Therefore, the output signal A becomes high level and the counter 27 starts counting, but the time during which the output signal A is high level does not exceed the dial pulse make rate, and the output signal A reaches the high level before the count-up signal is output. A becomes low level. That is, since the low level of the switching signal B is maintained, the high level output signal A is taken out as is, and the off footer (make) is sent to the digital circuit.

このように、E&Mタイプ■に対応するトランク回路が
接続された場合には、切替え信号Bをローレベルとする
ことにより、E&MタイプVのシグナリング回路をその
まま対応させることができる。
In this manner, when a trunk circuit corresponding to E&M type (2) is connected, by setting the switching signal B to a low level, the signaling circuit of E&M type V can be made to correspond as is.

ここで、本実施例に示した各部の論理を第2表にまとめ
て示す。Mは制御線M、PCはホトカプラ21の出力、
Aは出力信号A、Bは切替え信号B、EORは排他的論
理和回路30の出力の各論理ヲハイレベルH10−レベ
ルLで示ス。
Here, the logic of each part shown in this embodiment is summarized in Table 2. M is the control line M, PC is the output of the photocoupler 21,
A is the output signal A, B is the switching signal B, and EOR is the high level H10-level L of each logic output from the exclusive OR circuit 30.

第2表 〔発明の効果〕 上述したように、本発明によれば、一つのシグナリング
回路で、E&MタイプIおよび■に対応する各トランク
回路との接続が可能になり、シグナリング回路を収容す
るディジタル多重化装置などの汎用性を高めることがで
きる。
Table 2 [Effects of the Invention] As described above, according to the present invention, one signaling circuit can be connected to each trunk circuit corresponding to E&M types I and The versatility of multiplexing devices and the like can be increased.

また、各E&Mタイプに応じて、トランク回路側のオン
フック(ブレーク)およびオフフッタ(メーク)に対応
するシグナリング回路の出力論理の反転制御、すなわち
E&Mタイプに応じた切り替え設定を自動的に行うこと
が可能となり、設置時の負担を軽減することができる。
Also, depending on each E&M type, it is possible to automatically perform inversion control of the output logic of the signaling circuit corresponding to on-hook (break) and off-footer (make) on the trunk circuit side, that is, switching settings depending on the E&M type. Therefore, the burden during installation can be reduced.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の原理ブロック図、 第2図は本発明の一実施例構成を示すブロック図、 第3図はE&Mタイプ■に対応するトランク回路および
シグナリング回路の構成例を示すブロック図、 第4図はE&MタイプVに対応するトランク回路および
シグナリング回路の構成例を示すブロック図である。 図において、 0.13.16は入力インタフェース手段、1.14.
17は出力インタフェース手段、2.15はトランク回
路、 8はシグナリング回路、 9はインタフェースタイプ識別手段、 0は出力制御手段、 1はホトカプラ、 2は抵抗器、 3はツェナダイオード、 4は反転回路、 5はインタフェースタイプ識別部、 6は発振器、 7はカウンタ、 8.29はR3型フリップフロップ回路、Oは排他的論
理和回路(EOR)である。 +5v 本発明の一実施例構成を示すブロック図第2図 本発明原理ブロック図 第1図 E&MタイプIに対応する構成例 第3図 E&Mタイプ■に対応するtiFfi例第4図
Fig. 1 is a block diagram of the principle of the present invention, Fig. 2 is a block diagram showing the configuration of an embodiment of the present invention, Fig. 3 is a block diagram showing an example of the configuration of a trunk circuit and a signaling circuit corresponding to E&M type ■, FIG. 4 is a block diagram showing a configuration example of a trunk circuit and a signaling circuit corresponding to E&M type V. In the figure, 0.13.16 is an input interface means, 1.14.
17 is an output interface means, 2.15 is a trunk circuit, 8 is a signaling circuit, 9 is an interface type identification means, 0 is an output control means, 1 is a photocoupler, 2 is a resistor, 3 is a Zener diode, 4 is an inverting circuit, 5 is an interface type identification section, 6 is an oscillator, 7 is a counter, 8.29 is an R3 type flip-flop circuit, and O is an exclusive OR circuit (EOR). +5v Fig. 2 A block diagram showing the configuration of an embodiment of the present invention Fig. 1 A block diagram showing the principle of the present invention Fig. 3 An example of a configuration corresponding to E&M type I Fig. 3 An example of tiFfi corresponding to E&M type ■ Fig. 4

Claims (1)

【特許請求の範囲】[Claims] (1)制御線E、MのインタフェースタイプIに対応す
る入出力インタフェース手段(10、11)を有するト
ランク回路(12)、およびインタフェースタイプVに
対応する入出力インタフェース手段(13、14)を有
するトランク回路(15)に接続され、前記インタフェ
ースタイプVに対応する入出力インタフェース手段(1
6、17)を有するシグナリング回路(18)の制御線
インタフェース方式において、 接続される制御線Mのオンフック時の電位およびその継
続時間を監視してインタフェースタイプを識別し、対応
する切替え信号を出力するインタフェースタイプ識別手
段(19)と、 前記切替え信号により前記入力インタフェース手段(1
6)の出力論理の反転、非反転を制御する出力制御手段
(20)と を備えたことを特徴とする制御線インタフェース方式。
(1) A trunk circuit (12) having input/output interface means (10, 11) corresponding to interface type I of control lines E, M, and input/output interface means (13, 14) corresponding to interface type V. input/output interface means (1) connected to the trunk circuit (15) and corresponding to said interface type V;
In the control line interface system of the signaling circuit (18) having 6, 17), the on-hook potential of the connected control line M and its duration are monitored to identify the interface type and output a corresponding switching signal. interface type identification means (19);
6) A control line interface system characterized by comprising an output control means (20) for controlling inversion or non-inversion of output logic.
JP20983289A 1989-08-14 1989-08-14 Control line interface system Pending JPH0373653A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20983289A JPH0373653A (en) 1989-08-14 1989-08-14 Control line interface system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20983289A JPH0373653A (en) 1989-08-14 1989-08-14 Control line interface system

Publications (1)

Publication Number Publication Date
JPH0373653A true JPH0373653A (en) 1991-03-28

Family

ID=16579357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20983289A Pending JPH0373653A (en) 1989-08-14 1989-08-14 Control line interface system

Country Status (1)

Country Link
JP (1) JPH0373653A (en)

Similar Documents

Publication Publication Date Title
JP4328566B2 (en) VoIP switching device
JPS62281553A (en) Bypassing method for line terminating equipment
JPS63301692A (en) Digital interface of subscriber interface integrated circuit unit
EP0116291B1 (en) Ring trip detection system
US5228081A (en) Ringing signal control circuit for an enhanced subscriber line interface
US3786196A (en) Toll call denial circuit
JPH0373653A (en) Control line interface system
JPS58115997A (en) Service request calling and continuous sensor circuit
US4199664A (en) Telephone line circuit
US4086444A (en) Dial pulse key telephone intercom system
KR100238541B1 (en) Apparatus for processing account signal in private branch exchange
JPH02246663A (en) Control line interface system
JP3710006B2 (en) Telephone line polarity detection circuit
JP2524882B2 (en) Communication management device
KR920007149B1 (en) Remote monitoring system
US4140879A (en) Control circuit for transfer of auxiliary telephone equipment
RU2116005C1 (en) Telephone line protective gear
CN2156632Y (en) Automatic telephone calling security limiter
JPH0252552A (en) Power failure countermeasure circuit for telephone exchange
KR100547885B1 (en) Complex signal sensing circuit of communication terminal and its processing method
JP4023009B2 (en) Terminal network controller
JPS6019177B2 (en) Telephone line core comparison switching circuit
JPH03101583A (en) Telemeter no-ringing call circuit
JPH0345600B2 (en)
JPS62217794A (en) Current loop forming circuit