JPH0363981A - Information recording and reproducing device - Google Patents

Information recording and reproducing device

Info

Publication number
JPH0363981A
JPH0363981A JP19869789A JP19869789A JPH0363981A JP H0363981 A JPH0363981 A JP H0363981A JP 19869789 A JP19869789 A JP 19869789A JP 19869789 A JP19869789 A JP 19869789A JP H0363981 A JPH0363981 A JP H0363981A
Authority
JP
Japan
Prior art keywords
address
sector
circuit
reproducing
information recording
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19869789A
Other languages
Japanese (ja)
Inventor
Takayuki Aizawa
隆之 相澤
Izumi Narita
成田 泉
Takatoshi Suzuki
隆敏 鈴木
Keiichi Iwamura
恵市 岩村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP19869789A priority Critical patent/JPH0363981A/en
Publication of JPH0363981A publication Critical patent/JPH0363981A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent a system from being hung up by impossibility for detecting a sector mark by stopping the reproducing operation of an address after the lapse of prescribed time when the sector mark is not detected. CONSTITUTION:An undetection detecting circuit 21 is provided to monitor a sector detection signal detecting circuit 18 when an address part is reproduced, and to stop the reproducing operation of the address part when the sector mark is not detected even after the lapse of prescribed time. This undetection detecting circuit 21 is equipped with a timer in the internal part and this timer is started based on an address reproducing indication signal from an address recognizing circuit 6. When the timer is turned to time-over while the sector mark is not detected, such a state is informed of the address recognizing circuit 6 and the reproducing of the address part is indicated to be stopped. Thus, the system can be prevented from being hung up by the impossibility for detecting the sector mark.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、情報記録再生装置に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to an information recording/reproducing device.

[従来の技術] 従来より、複数のセクタを有する構造の情報記録媒体を
用いた情報記録再生装置が提供されている。
[Prior Art] Conventionally, information recording and reproducing apparatuses using information recording media having a structure having a plurality of sectors have been provided.

この情報記録再生装置では、情報記録媒体上のデータを
セクタ単位で管理するものであり、各セクタは、アドレ
スを格納するアドレス部とデータを格納するデータ部と
から構成されており、上記アドレス部の情報を読み取り
ながらトラッキングを行い、所望とするデータの検索等
を行う。
This information recording/reproducing device manages data on an information recording medium in units of sectors, and each sector is composed of an address section for storing an address and a data section for storing data. Tracking is performed while reading the information, and searches for desired data are performed.

第3図は、このような情報記録再生装置の一例を示すブ
ロック図である。
FIG. 3 is a block diagram showing an example of such an information recording/reproducing device.

この情報記録再生装置は、インタフェース制御回路1を
介して図示しない外部装置との間でデータのやりとりを
行うものであり、CPU3は、その動作全体を制御する
This information recording and reproducing apparatus exchanges data with an external device (not shown) via an interface control circuit 1, and a CPU 3 controls its entire operation.

上記外部装置から受信したデータは、バッファ2より符
号化回路4に送られて符号化され、記録制御回路9に送
られる。この記録制御回路9では、CPU3よりアドレ
ス認識回路6を経て転送されてきたアドレス情報がセク
タ単位の記録データに付与される。そして、変調回路2
2によって変調された後、ヘッド駆動回路25によるヘ
ッド27の駆動により、図示しない情報記録媒体に記録
される。
Data received from the external device is sent from the buffer 2 to the encoding circuit 4, where it is encoded, and then sent to the recording control circuit 9. In this recording control circuit 9, the address information transferred from the CPU 3 via the address recognition circuit 6 is added to recording data in units of sectors. And modulation circuit 2
After the signal is modulated by 2, the head 27 is driven by the head drive circuit 25, and the signal is recorded on an information recording medium (not shown).

また、ヘッド27によって上記情報記録媒体から読み出
だされたデータは、プリアンプ26で増幅された後、復
調回路23で復調され、再生制御回路13に送られる。
Further, the data read out from the information recording medium by the head 27 is amplified by the preamplifier 26, demodulated by the demodulation circuit 23, and sent to the reproduction control circuit 13.

この再生制御回路13では、セクタ検知回路24および
セクタ検知信号検出回路18によって通知されるセクタ
検出タイミングに基いてアドレス情報の抽出が行われ、
アドレス認識回路6に供給される。アドレス認識回路は
予めCPU3によって指定されたアドレスと、再生され
たアドレスが一致しているかどうかを判断する。そして
、このアドレス情報が所望のアドレスを示すものと判断
された場合、再生データは、再生制御回路13から、復
号化回路5に送られて復号化され、バッファ2およびイ
ンタフェース制御回路lを介して外部装置に送出される
In this reproduction control circuit 13, address information is extracted based on the sector detection timing notified by the sector detection circuit 24 and the sector detection signal detection circuit 18.
The address recognition circuit 6 is supplied with the address recognition circuit 6. The address recognition circuit determines whether the address specified in advance by the CPU 3 and the reproduced address match. If it is determined that this address information indicates a desired address, the playback data is sent from the playback control circuit 13 to the decoding circuit 5, where it is decoded, and then sent via the buffer 2 and the interface control circuit l. Sent to an external device.

第4図は、このような装置におけるアドレス部の再生動
作を示すフローチャートである。
FIG. 4 is a flowchart showing the reproduction operation of the address section in such an apparatus.

まず、CPU3は、アドレス認識回路6にアドレス再生
を指示し、これに基いてアドレス認識回路6は、再生制
御回路13にアドレス部の再生を指示する(si)。
First, the CPU 3 instructs the address recognition circuit 6 to reproduce the address, and based on this, the address recognition circuit 6 instructs the reproduction control circuit 13 to reproduce the address part (si).

そこで、再生制御回路13は、セクタ検知信号検出回路
18から検出パルスが出力されたかどうかをチエツクし
く32)、検出パルスを受取った時点で、入力したデー
タをアドレス部のデータとみなし、これを解読してアド
レス認識回路6に送出する(S3)。
Therefore, the reproduction control circuit 13 checks whether a detection pulse is output from the sector detection signal detection circuit 18 (32), and upon receiving the detection pulse, regards the input data as data in the address field and decodes it. and sends it to the address recognition circuit 6 (S3).

[発明が解決しようとする課題] しかしながら、上記従来技術では、アドレス部の再生時
に、いつまでたってもセクタ検知回路24によってセク
タマークが検出されず、セクタ検知信号検出回路18か
らのセクタ検出信号が出力されない場合には、第4図中
32のループが無限に繰り返されることになり、システ
ムがハングアップしてしまうという恐れがある。
[Problems to be Solved by the Invention] However, in the above-mentioned conventional technology, when reproducing the address part, the sector mark is not detected by the sector detection circuit 24 for a long time, and the sector detection signal from the sector detection signal detection circuit 18 is output. If this is not done, the loop 32 in FIG. 4 will be repeated endlessly, and there is a risk that the system will hang up.

本発明は、以上のようなセクタマークの検出不能による
ハングアップを防止することができる情報記録再生装置
を提供することを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide an information recording and reproducing apparatus that can prevent the hang-up caused by the inability to detect sector marks as described above.

[課題を解決する手段] 本発明は、複数のセクタを有する構造の情報記録媒体を
用いた情報記録再生装置において、上記各セクタのセク
タマークを検出するセクタマーク検出手段と、このセク
タマークの検出タイミングに基いて各セクタのアドレス
を再生するアドレス再生手段と、上記セクタマーク検出
手段によってセクタマークが所定時間検出されない場合
に、上記アドレス再生手段によるアドレスの再生動作を
中止する制御手段とを有することを特徴とする。
[Means for Solving the Problems] The present invention provides an information recording/reproducing apparatus using an information recording medium having a structure having a plurality of sectors, including sector mark detection means for detecting the sector mark of each sector, and sector mark detection means for detecting the sector mark of each sector. The present invention further comprises an address reproducing means for reproducing the address of each sector based on timing, and a control means for stopping the address reproducing operation by the address reproducing means when a sector mark is not detected for a predetermined period of time by the sector mark detecting means. It is characterized by

[作用] 本発明では、アドレスの再生時に、セクタマークが検出
されない場合には、所定時間経過後、アドレスの再生動
作が中止されることから、セクタマークの検出不能によ
るシステムのハングアップを防止することができる。
[Operation] According to the present invention, if a sector mark is not detected during address reproduction, the address reproduction operation is stopped after a predetermined period of time has elapsed, thereby preventing system hang-up due to the inability to detect sector marks. be able to.

[実施例] 第1図は、本発明の一実施例による情報記録再生装置の
構成を示すブロック図である。
[Embodiment] FIG. 1 is a block diagram showing the configuration of an information recording/reproducing apparatus according to an embodiment of the present invention.

なお、この実施例装置の構成のうち、上記第3図に示す
従来装置の構成と共通するものについては、同一符号を
付し説明は省略する。
It should be noted that, among the configurations of this embodiment apparatus, those that are common to the configuration of the conventional apparatus shown in FIG.

この情報記録再生装置には、アドレス部の再生時に、セ
クタ検知信号検出回路18を監視し、所定時間経過して
もセクタマークが検出されない場合に、アドレス部の再
生動作を中止させる未検知検出回路21が設けられてい
る。この未検知検出回路21は、内部にタイマを有し、
このタイマを上記アドレス認識回路6からのアドレス再
生指示信号に基いてスタートする。そして、セクタマー
クが検出されないまま、タイマがタイムオーバーした場
合には、これをアドレス認識回路6に通知し、アドレス
部の再生を中止するよう指示する。
This information recording and reproducing device includes a non-detection detection circuit that monitors the sector detection signal detection circuit 18 when reproducing the address section, and stops the reproduction operation of the address section if a sector mark is not detected after a predetermined period of time. 21 are provided. This undetected detection circuit 21 has an internal timer,
This timer is started based on an address reproduction instruction signal from the address recognition circuit 6. If the timer times out without detecting a sector mark, this is notified to the address recognition circuit 6 and an instruction is given to stop reproduction of the address portion.

第2図は、このようなアドレス部の再生動作を示すフロ
ーチャートである。
FIG. 2 is a flowchart showing such an operation of reproducing the address section.

まず、CPU3は、アドレス認識回路6にアドレス再生
を指示し、これに基いてアドレス認識回路6は、再生制
御回路13にアドレス部の再生を指示するとともに、未
検知検出回路21のタイマをスタートさせる(S 11
) 。
First, the CPU 3 instructs the address recognition circuit 6 to reproduce the address, and based on this, the address recognition circuit 6 instructs the reproduction control circuit 13 to reproduce the address part, and starts the timer of the non-detection detection circuit 21. (S 11
).

そこで、再生制御回路13は、セクタ検知信号検出回路
18から検出パルスが出力されたかどうかをチエツクし
くS 12) 、検出パルスを受取った時点で、入力し
たデータをアドレス部のデータとみなし、これを解読し
てアドレス認識回路6に送出する(S 13) 、そし
てこれと同時に、未検知検出回路21のタイマが停止さ
れる。
Therefore, the reproduction control circuit 13 checks whether a detection pulse is output from the sector detection signal detection circuit 18 (S12), and upon receiving the detection pulse, it regards the input data as data in the address field and stores it. It is decoded and sent to the address recognition circuit 6 (S13), and at the same time, the timer of the non-detection detection circuit 21 is stopped.

また、セクタ検知信号検出回路18から検出パルスが出
力されず、未検知検出回路21のタイマがタイムアウト
した場合には(S 14) 、アドレス認識回路6から
再生制御回路13へ、再生中止の指示が送られ、アドレ
ス部の再生を中止する(S l 5) 。
Further, if the sector detection signal detection circuit 18 does not output a detection pulse and the timer of the non-detection detection circuit 21 times out (S14), the address recognition circuit 6 sends an instruction to the reproduction control circuit 13 to stop reproduction. is sent, and reproduction of the address section is stopped (Sl5).

このようにして、セクタマークの検出不能によるシステ
ムのハングアップを防止することができる。
In this way, it is possible to prevent the system from hanging up due to the inability to detect sector marks.

[発明の効果] 本発明によれば、アドレスの再生時に、セクタマークが
検出されない場合、所定時間経過後、アドレスの再生動
作が中止されることから、セクタマークの検出不能によ
るシステムのハングアップを防止することができる。
[Effects of the Invention] According to the present invention, when a sector mark is not detected during address reproduction, the address reproduction operation is stopped after a predetermined period of time has elapsed, thereby preventing system hang-up due to the inability to detect sector marks. It can be prevented.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の一実施例による情報記録再生装置の
構成を示すブロック図である。 第2図は、同実施例によるアドレス部の再生動作を示す
フローチャートである。 第3図は、従来の情報記録再生装置の一例を示すブロッ
ク図である。 第4図は、上記従来の情報記録再生装置におけるアドレ
ス部の再生動作を示すフローチャートである。 3・・・CPU、 6・・・アドレス認識回路、 9・・・記録制御回路、 13・・・再生制御回路、 18・・・セクタ検知信号検出回路、 21・・・未検知検出回路、 24・・・セクタ検知回路、 25・・・ヘッド駆動回路、 27・・・ヘッド。
FIG. 1 is a block diagram showing the configuration of an information recording/reproducing apparatus according to an embodiment of the present invention. FIG. 2 is a flowchart showing the reproduction operation of the address section according to the same embodiment. FIG. 3 is a block diagram showing an example of a conventional information recording/reproducing device. FIG. 4 is a flowchart showing the reproducing operation of the address section in the conventional information recording/reproducing apparatus. 3... CPU, 6... Address recognition circuit, 9... Recording control circuit, 13... Playback control circuit, 18... Sector detection signal detection circuit, 21... Undetected detection circuit, 24 ... sector detection circuit, 25 ... head drive circuit, 27 ... head.

Claims (1)

【特許請求の範囲】 複数のセクタを有する構造の情報記録媒体を用いた情報
記録再生装置において、 上記各セクタのセクタマークを検出するセクタマーク検
出手段と; このセクタマークの検出タイミングに基いて各セクタの
アドレスを再生するアドレス再生手段と; 上記セクタマーク検出手段によってセクタマークが所定
時間検出されない場合に、上記アドレス再生手段による
アドレスの再生動作を阻止する制御手段と; を有することを特徴とする情報記録再生装置。
[Claims] In an information recording and reproducing apparatus using an information recording medium having a structure having a plurality of sectors, sector mark detection means for detecting sector marks of each sector; An address reproducing means for reproducing the address of a sector; and a control means for inhibiting an address reproducing operation by the address reproducing means when a sector mark is not detected by the sector mark detecting means for a predetermined period of time. Information recording and reproducing device.
JP19869789A 1989-07-31 1989-07-31 Information recording and reproducing device Pending JPH0363981A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19869789A JPH0363981A (en) 1989-07-31 1989-07-31 Information recording and reproducing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19869789A JPH0363981A (en) 1989-07-31 1989-07-31 Information recording and reproducing device

Publications (1)

Publication Number Publication Date
JPH0363981A true JPH0363981A (en) 1991-03-19

Family

ID=16395523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19869789A Pending JPH0363981A (en) 1989-07-31 1989-07-31 Information recording and reproducing device

Country Status (1)

Country Link
JP (1) JPH0363981A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0665535A2 (en) * 1994-01-27 1995-08-02 Fujitsu Limited Method and apparatus for controlling magnetic disk drive
CN102351320A (en) * 2011-07-01 2012-02-15 李朝霞 Method for preparing novel biological microcapsule for biological fluidized bed

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0665535A2 (en) * 1994-01-27 1995-08-02 Fujitsu Limited Method and apparatus for controlling magnetic disk drive
EP0665535A3 (en) * 1994-01-27 1996-07-03 Fujitsu Ltd Method and apparatus for controlling magnetic disk drive.
US5831782A (en) * 1994-01-27 1998-11-03 Fujitsu Limited Method and apparatus for supplying optimal bias current to a magnetic head
US5956200A (en) * 1994-01-27 1999-09-21 Fujitsu Limited Method of and apparatus for controlling magnetic disc drive
CN102351320A (en) * 2011-07-01 2012-02-15 李朝霞 Method for preparing novel biological microcapsule for biological fluidized bed

Similar Documents

Publication Publication Date Title
JPS6348681A (en) Information reproducing and recording device
KR840002136A (en) Recording Disc Reproduction Device
ATE194257T1 (en) IMAGE DATA RECORDING AND/OR PLAYBACKING DEVICE
KR870011606A (en) Digital data player
JPH07254227A (en) Magnetic disk device using data-surface servo method
JPH0363981A (en) Information recording and reproducing device
KR900016989A (en) Magnetic regeneration device
KR870011609A (en) Information recording and playback device
JP2001069336A5 (en)
KR960015552A (en) Playback device
JPS61184766A (en) Optical information recording and reproducing device
KR880005558A (en) Digital Signal Demodulation and Replay
KR910006944A (en) How to Skip Recordless Zone During Playback of Recording Media Drive
JPS58114353A (en) Disk-shaped recording medium reproducer
JP2698354B2 (en) Recording device
JPS61168105A (en) Identification system for floppy medium
JPS62109264A (en) Optical disc processing device
JPH04247783A (en) Intermittent type magnetic recorder
JP2705264B2 (en) Information recording disk playback device
JPS62140202A (en) Erasure/rewrite method in magnetic recording
JPS63113953A (en) Cassette tape program searching system for video camera
KR930018469A (en) Recording and playback device with simultaneous recording function
JPS59185009A (en) Reproducer of digital video signal
KR900018984A (en) Magnetic recording and playback device
JPH0178326U (en)