JPH0356483B2 - - Google Patents
Info
- Publication number
- JPH0356483B2 JPH0356483B2 JP59190308A JP19030884A JPH0356483B2 JP H0356483 B2 JPH0356483 B2 JP H0356483B2 JP 59190308 A JP59190308 A JP 59190308A JP 19030884 A JP19030884 A JP 19030884A JP H0356483 B2 JPH0356483 B2 JP H0356483B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- reference voltage
- level
- circuit
- alc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 description 6
- 238000009499 grossing Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 241000694383 Alfalfa leaf curl virus Species 0.000 description 1
- 101000684181 Homo sapiens Selenoprotein P Proteins 0.000 description 1
- 102100023843 Selenoprotein P Human genes 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229940119265 sepp Drugs 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は、様々な電源電圧で使用可能な自動レ
ベル制御回路に関するもので、特に集積回路化に
適し、特性の良い自動レベル制御回路に関するも
のである。[Detailed Description of the Invention] (a) Field of Industrial Application The present invention relates to an automatic level control circuit that can be used with various power supply voltages, and in particular to an automatic level control circuit that is suitable for integration into an integrated circuit and has good characteristics. It is something.
(ロ) 従来の技術
特開昭57−44312号公報、特開昭57−135511号
公報等に示される如く、テープレコーダの録音回
路には、自動レベル制御（以下ALCと称す）回
路が設けられている。前記ALC回路は、過大入
力信号による歪発生を防止する為、磁気ヘツドに
入力される被録音信号のレベル、すなわち録音増
幅器の出力信号のレベルを一定にするもので、例
えば第２図の如き回路構成と成されている。(b) Prior art As shown in Japanese Patent Laid-Open No. 57-44312, Japanese Patent Laid-Open No. 57-135511, etc., the recording circuit of a tape recorder is provided with an automatic level control (hereinafter referred to as ALC) circuit. ing. The ALC circuit keeps the level of the recorded signal input to the magnetic head, that is, the level of the output signal of the recording amplifier, constant in order to prevent distortion caused by excessive input signals. It is made up of.
第２図において、入力端子１に印加される被録
音信号は、増幅器２で増幅された後、出力端子３
から磁気ヘツド（図示せず）に印加され、磁気テ
ープへの録音が行なわれる。その時、出力端子３
に得られる出力信号は、ダイオード４で整流さ
れ、コンデンサ５で平滑されて前記出力信号のレ
ベルに対応する直流信号に変換される。そして、
前記直流信号のレベルが所定値に達すると、第１
及び第２トランジスタ６及び７が導通し、増幅器
２の入力信号が前記第２トランジスタ７のコレク
タ・エミツタ路により側路される為、出力端子３
に得られる出力信号のレベルは、所定値（ALC
レベル）に保たれる。しかして、第２図の場合、
ALC動作の開始レベルV0は、
V0＝2VBE＋VD ……(1)
〔ただし、VBEは第１及び第２トランジスタ６及
び７のベース・エミツタ間電圧
VDはダイオード４の順方向電圧〕
で設定され、VBE＝VD≒0.6Vとすれば、増幅器２
の出力電圧が略1.8VになつたときALC動作が開
始され、前記出力電圧は略V0の値に保たれる。
その為、過大な入力信号が入力端子１に印加され
たとしても、増幅器２から磁気ヘツドに印加され
る信号は大とならず、歪の生じない録音を行うこ
とが出来る。 In FIG. 2, the recorded signal applied to input terminal 1 is amplified by amplifier 2, and then output to output terminal 3.
The signal is applied to a magnetic head (not shown) to perform recording onto a magnetic tape. At that time, output terminal 3
The output signal obtained is rectified by a diode 4, smoothed by a capacitor 5, and converted into a DC signal corresponding to the level of the output signal. and,
When the level of the DC signal reaches a predetermined value, the first
and the second transistors 6 and 7 are conductive, and the input signal of the amplifier 2 is bypassed by the collector-emitter path of the second transistor 7, so that the output terminal 3
The level of the output signal obtained is the predetermined value (ALC
level). However, in the case of Figure 2,
The starting level V 0 of ALC operation is V 0 = 2V BE + V D ... (1) [However, V BE is the base-emitter voltage of the first and second transistors 6 and 7, and V D is the forward direction voltage of the diode 4. If V BE = V D ≒0.6V, amplifier 2
When the output voltage reaches approximately 1.8V, the ALC operation is started, and the output voltage is maintained at approximately V 0 .
Therefore, even if an excessive input signal is applied to the input terminal 1, the signal applied from the amplifier 2 to the magnetic head does not become large, and recording without distortion can be performed.
(ハ) 発明が解決しようとする問題点
しかしながら、第２図の如き構成のALC回路
は、ダイオード４の順方向電圧と第１及び第２ト
ランジスタ６及び７のベース・エミツタ間電圧と
によつて出力電圧（ALCレベル）が定まつてし
まい、使用する電源電圧に対応した最適なALC
レベルを得ることが出来ないという欠点があつ
た。すなわち、使用する電源電圧が高い場合に
は、ALCレベルを高くしてＳ／Ｎの改善を計る
必要があり、使用する電源電圧が低い場合には、
ALCレベルを低くして歪率の改善を計る必要が
あるが、第２図の如くALCレベルが固定された
ALC回路では、上述の改善を計ることが出来な
かつた。(C) Problems to be Solved by the Invention However, the ALC circuit configured as shown in FIG. The output voltage (ALC level) is fixed, and the optimal ALC corresponding to the power supply voltage to be used
The drawback was that you couldn't gain levels. In other words, when the power supply voltage used is high, it is necessary to improve the S/N by increasing the ALC level, and when the power supply voltage used is low,
It is necessary to improve the distortion rate by lowering the ALC level, but the ALC level is fixed as shown in Figure 2.
The above-mentioned improvement could not be achieved with the ALC circuit.
(ニ) 問題点を解決するための手段
本発明は、上述の点に鑑み成されたもので、増
幅器の出力信号をレベルと基準電圧とを比較する
為の比較手段と、前記基準電圧を発生する基準電
圧発生手段と、該基準電圧発生手段の出力基準電
圧を設定する設定手段とを有する点を特徴とす
る。(d) Means for solving the problems The present invention has been made in view of the above points, and includes a comparison means for comparing the level of the output signal of the amplifier with a reference voltage, and a means for generating the reference voltage. The present invention is characterized in that it includes a reference voltage generating means for generating a reference voltage, and a setting means for setting an output reference voltage of the reference voltage generating means.
(ホ) 作用
本発明に依れば、使用電源の電圧に応じて基準
電圧の値を所定値に設定することが出来、それに
応じて、最適なALCレベルを設定することが出
来る。(e) Effects According to the present invention, the value of the reference voltage can be set to a predetermined value according to the voltage of the power source used, and the optimal ALC level can be set accordingly.
(ヘ) 実施例
第１図は、本発明の一実施例を示す回路図で、
８はベースに入力端子９が接続された入力トラン
ジスタ１０と、該入力トランジスタ１０の出力信
号を増幅する差動増幅回路１１と、該差動増幅回
路１１の出力信号を増幅するSEPP（シングル・
エンデツド・プツシユプル）増幅回路１２とから
成る録音増幅器、１３はベースに前記録音増幅器
８の出力信号が印加される第１トランジスタ１４
と、ベースに基準電圧が印加される第２トランジ
スタ１５とを備える比較回路、１６は該比較回路
１３に基準電圧を供給する基準電圧発生回路、１
７は該基準電圧発生回路１６の出力基準電圧の値
を設定する為の可変抵抗、１８は前記比較回路１
３の出力信号を整流する整流トランジスタ、１９
は該整流トランジスタ１８のコレクタに接続され
た平滑コンデンサ、２０及び２１は該平滑コンデ
ンザ１９の端子電圧に応じて導通する第１及び第
２信号側路トランジスタである。(F) Embodiment FIG. 1 is a circuit diagram showing an embodiment of the present invention.
Reference numeral 8 denotes an input transistor 10 whose base is connected to an input terminal 9, a differential amplifier circuit 11 that amplifies the output signal of the input transistor 10, and an SEPP (single amplifier) that amplifies the output signal of the differential amplifier circuit 11.
13 is a first transistor 14 to which the output signal of the recording amplifier 8 is applied to the base.
and a second transistor 15 to which a reference voltage is applied to the base; 16 is a reference voltage generation circuit that supplies a reference voltage to the comparison circuit 13;
7 is a variable resistor for setting the value of the output reference voltage of the reference voltage generation circuit 16; 18 is the comparison circuit 1;
a rectifier transistor for rectifying the output signal of 3; 19;
is a smoothing capacitor connected to the collector of the rectifying transistor 18, and 20 and 21 are first and second signal bypass transistors that conduct in accordance with the terminal voltage of the smoothing capacitor 19.
いま、電源電圧を投入したとすると、基準電圧
発生回路１６を構成する第３トランジスタ２２の
ベース電圧VB1は、
VB1＝2VBE＋R1／R2VBE ……(2)
〔ただし、VBEは第３及び第４トランジスタ２２
及び２３のベース・エミツタ間電圧、R1は可変
抵抗１７の抵抗値、R2は第１抵抗２４の抵抗値
である。〕
となる。その為、比較回路１３の第２トランジス
タ１５のベースに印加される基準電圧Vrefは、
Vref＝VB1R4／R3＋R4（VCC＋VB1） ……(3)
〔ただし、R3は第２抵抗２５の抵抗値、R4は第
３抵抗２６の抵抗値〕
となる。一方、差動増幅回路１１の入力側トラン
ジスタ２７のベース電圧VB2は、
VB2＝VBE ……(4)
〔ただし、VBEは入力トランジスタ１０のベー
ス・エミツタ間電圧〕
となり、帰還作用により前記差動増幅回路１１の
負帰還側トランジスタ２８のベース電圧VB3も
VBEとなる。その為、比較回路１３の第１トラン
ジスタ１４のベース電圧VB4は、
VB4＝VBE＋I1.R5 ……(5)
〔ただし、R5は負帰還抵抗２９の抵抗値〕
〔I1は該負帰還抵抗２９に流れる電流〕
となる。ところで基準電圧発生回路１６は、電流
ミラー接続された第４及び第５トランジスタ２３
及び３０を備えているので、ミラー比を１とすれ
ば、前記第３トランジスタ２３のコレクタ電流と
前記第４トランジスタ３０のコレクタ電流とは等
しくなり、かつ前記第４トランジスタ３０に流れ
る電流は、負帰還抵抗２９に流れる電流そのもの
である。そして、前記第３トランジスタ２３のコ
レクタ電流I2は、
I2＝１／R3＋R4（VCC−VB1） ……(6)
で表わせるので、前記第(5)式は、
VB4＝VBE＋R5／R3＋R4（VCC＋VB1） ……(5)′
となる。従つて、第３抵抗２６の値R4と負帰還
抵抗２９の値R5を等しく設定すれば、比較回路
１３の第１及び第２トランジスタ１４及び１５の
ベース間オフセツト電圧ΔVは、第３式及び第
(5)′式から
ΔV＝Vref−VB4＝VBE＋R1／R2VBE ……(7)
となる。それ故、第(7)式から、比較回路１３のオ
フセツト電圧ΔVは、可変抵抗１７の値と第１抵
抗２４の値とによつて決まることになり、第１抵
抗２４の値を所定値とし、可変抵抗１７の値を使
用電源の電圧に応じて設定すれば、比較回路１３
オフセツト電圧が変わり、ALCレベルを変える
ことが出来る。 Now, assuming that the power supply voltage is turned on, the base voltage V B1 of the third transistor 22 constituting the reference voltage generation circuit 16 is V B1 = 2V BE +R 1 /R 2 V BE ... (2) [However, V BE is the third and fourth transistor 22
and 23, R 1 is the resistance value of the variable resistor 17, and R 2 is the resistance value of the first resistor 24. ] becomes. Therefore, the reference voltage Vref applied to the base of the second transistor 15 of the comparator circuit 13 is Vref=V B1 R 4 /R 3 +R 4 (V CC +V B1 )...(3) [However, R 3 is The resistance value of the second resistor 25 and R 4 are the resistance value of the third resistor 26. On the other hand, the base voltage V B2 of the input transistor 27 of the differential amplifier circuit 11 is V B2 = V BE (4) [where V BE is the base-emitter voltage of the input transistor 10], and due to the feedback effect, The base voltage V B3 of the negative feedback side transistor 28 of the differential amplifier circuit 11 is also
V BE . Therefore, the base voltage V B4 of the first transistor 14 of the comparison circuit 13 is V B4 = V BE +I 1 .R 5 ...(5) [However, R 5 is the resistance value of the negative feedback resistor 29] [I 1 is the current flowing through the negative feedback resistor 29. By the way, the reference voltage generation circuit 16 includes fourth and fifth transistors 23 connected in a current mirror.
and 30, if the mirror ratio is 1, the collector current of the third transistor 23 and the collector current of the fourth transistor 30 will be equal, and the current flowing through the fourth transistor 30 will be negative. This is the current flowing through the feedback resistor 29 itself. The collector current I 2 of the third transistor 23 can be expressed as I 2 = 1/R 3 + R 4 (V CC −V B1 ) (6), so the equation (5) can be expressed as V B4 =V BE +R 5 /R 3 +R 4 (V CC +V B1 ) ...(5)'. Therefore, if the value R 4 of the third resistor 26 and the value R 5 of the negative feedback resistor 29 are set equal, the offset voltage ΔV between the bases of the first and second transistors 14 and 15 of the comparator circuit 13 can be expressed by the third equation. and th.
From equation (5)′, ΔV=Vref−V B4 =V BE +R 1 /R 2 V BE ……(7). Therefore, from equation (7), the offset voltage ΔV of the comparator circuit 13 is determined by the value of the variable resistor 17 and the value of the first resistor 24, and the value of the first resistor 24 is set to a predetermined value. , by setting the value of the variable resistor 17 according to the voltage of the power supply used, the comparator circuit 13
The offset voltage changes and the ALC level can be changed.
上述の如くして比較回路１３のオフセツト電圧
を設定すれば、録音増幅器８の出力信号が前記オ
フセツト電圧を越えたとき第１トランジスタ１４
が導通し、整流トランジスタ１８が導通して平滑
コンデンサ１９の充電が開始されるので、前記平
滑コンデンサ１９の端子電圧が所定値になつたと
き第１及び第２側路トランジスタ２０及び２１が
導通を開始し、ALC回路がALC動作を開始する。 If the offset voltage of the comparator circuit 13 is set as described above, when the output signal of the recording amplifier 8 exceeds the offset voltage, the first transistor 14
becomes conductive, the rectifier transistor 18 becomes conductive, and charging of the smoothing capacitor 19 is started, so when the terminal voltage of the smoothing capacitor 19 reaches a predetermined value, the first and second bypass transistors 20 and 21 become conductive. The ALC circuit starts ALC operation.
第３図は、本発明において、使用電源の電圧に
応じて可変抵抗１７を調整し、比較回路１３のオ
フセツト電圧を変えることにより、ALCレベル
を可変した場合の特性を示すもので、一点鎖線Ａ
は9V電源を使用したときの、二点鎖線Ｂは6V電
源を使用したときの、三点鎖線Ｃは3V電源を使
用したときの特性をそれぞれ示す。9V電源の使
用時には、第２図の従来回路の特性と同じALC
レベル（V0＝V01）が得られる。また、6V電源
の使用時には、前記ALCレベル（V01）より低い
ALCレベル（V02）が得られる。更に3V電源の
使用時には、前記ALCレベル（V02）よりも更に
低いALCレベル（V03）が得られる。従つて、
3V電源の使用時においても、未だ録音増幅器８
の出力信号の質が良い状態でALCVを行うことが
出来、歪が無くＳ／Ｎの良い信号の録音を行うこ
とごが出来る。 FIG. 3 shows the characteristics when the ALC level is varied by adjusting the variable resistor 17 according to the voltage of the power supply used and changing the offset voltage of the comparator circuit 13 in the present invention.
shows the characteristics when using a 9V power supply, the two-dot chain line B shows the characteristics when using a 6V power supply, and the three-dot chain line C shows the characteristics when using a 3V power supply. When using a 9V power supply, the ALC characteristics are the same as the conventional circuit shown in Figure 2.
The level (V 0 =V 01 ) is obtained. Also, when using a 6V power supply, the voltage is lower than the ALC level (V 01 ) mentioned above.
ALC level (V 02 ) is obtained. Furthermore, when using a 3V power supply, an ALC level (V 03 ) that is even lower than the ALC level (V 02 ) can be obtained. Therefore,
Even when using a 3V power supply, the recording amplifier 8
ALCV can be performed while the quality of the output signal is good, and it is possible to record a signal with no distortion and a good S/N ratio.
(ト) 発明の効果
以上述べた如く、本発明に依れば、可変抵抗の
値を調整して電源電圧に応じたものとするだけで
任意のALCレベルを設定することが出来るので、
増幅器の利得を変えること無く広い電源電圧範囲
に渡つて使用可能なALC回路を提供出来る。(G) Effects of the Invention As described above, according to the present invention, any ALC level can be set by simply adjusting the value of the variable resistor to match the power supply voltage.
It is possible to provide an ALC circuit that can be used over a wide power supply voltage range without changing the amplifier gain.
また、第１図の実施例の如く、可変抵抗を調整
して比較回路の第１及び第２トランジスタのベー
ス電圧を同時に変えるようにすれば、前記可変抵
抗の調整範囲が狭くて事足りるので、前記可変抵
抗の値を小とすることが出来る。 Further, as in the embodiment shown in FIG. 1, if the base voltages of the first and second transistors of the comparator circuit are simultaneously changed by adjusting the variable resistor, the adjustment range of the variable resistor is narrow enough. The value of the variable resistor can be made small.
更に、本発明に係る回路は、全体として集積回
路化が容易な回路構成と成されているので、使用
電圧が決まれば、可変抵抗の値を固定出来、集積
回路化することが出来るという利点が得られる。 Furthermore, since the circuit according to the present invention has a circuit configuration that is easy to integrate as a whole, it has the advantage that once the voltage to be used is determined, the value of the variable resistor can be fixed, and it can be integrated into an integrated circuit. can get.
第１図は、本発明の一実施例を示す回路図、第
２図は従来のALC回路を示す回路図、及び第３
図は本発明の説明に供する為の特性図である。
主な図番の説明、８……録音増幅器、１３……
比較回路、１６……基準電圧発生回路、１７……
可変抵抗、１９……平滑コンデンサ、２０，２１
……側路トランジスタ。
FIG. 1 is a circuit diagram showing an embodiment of the present invention, FIG. 2 is a circuit diagram showing a conventional ALC circuit, and FIG.
The figure is a characteristic diagram for explaining the present invention. Explanation of main drawing numbers, 8... Recording amplifier, 13...
Comparison circuit, 16...Reference voltage generation circuit, 17...
Variable resistor, 19...Smoothing capacitor, 20, 21
...Shunt transistor.
Claims (1)
流に応じて定まる増幅器の出力信号のレベルを検
出し、前記増幅器の入力信号の減衰を行つて前記
出力信号のレベルを一定に保つ自動レベル制御回
路において、前記出力信号のレベルと基準電圧と
を比較する比較手段と、前記基準電圧を発生する
基準電圧発生手段と、該基準電圧発生手段から得
られる電圧に応じて負帰還抵抗に流れる電流を発
生する電流発生手段と、前記基準電圧発生手段か
ら得られる前記基準電圧及び前記電圧を同時に設
定する設定手段とを備え、該設定手段を使用電源
電圧に応じて調整することによつて、前記増幅器
の出力直流電圧及び前記比較器のオフセツト電圧
を変更することを特徴とする自動レベル制御回
路。1. In an automatic level control circuit that detects the level of an output signal of an amplifier whose output DC voltage is determined according to a negative feedback resistor and the current flowing therein, and attenuates the input signal of the amplifier to keep the level of the output signal constant. , a comparison means for comparing the level of the output signal and a reference voltage, a reference voltage generation means for generating the reference voltage, and a current flowing through the negative feedback resistor in accordance with the voltage obtained from the reference voltage generation means. A current generating means and a setting means for simultaneously setting the reference voltage and the voltage obtained from the reference voltage generating means, and by adjusting the setting means according to the power supply voltage used, the output of the amplifier can be adjusted. An automatic level control circuit characterized in that the DC voltage and the offset voltage of the comparator are changed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19030884A JPS6167311A (en) | 1984-09-11 | 1984-09-11 | Automatic level controlling circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19030884A JPS6167311A (en) | 1984-09-11 | 1984-09-11 | Automatic level controlling circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6167311A JPS6167311A (en) | 1986-04-07 |
| JPH0356483B2 true JPH0356483B2 (en) | 1991-08-28 |
Family
ID=16255998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19030884A Granted JPS6167311A (en) | 1984-09-11 | 1984-09-11 | Automatic level controlling circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6167311A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2996135B2 (en) * | 1995-03-27 | 1999-12-27 | ヤマハ株式会社 | Automatic gain control circuit |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53129948A (en) * | 1977-04-19 | 1978-11-13 | Nec Corp | Automatic gain control unit |
| JPS58157208A (en) * | 1982-03-15 | 1983-09-19 | Nec Corp | Automatic controlling circuit of transmission output |
| JPS58200614A (en) * | 1982-05-19 | 1983-11-22 | Hitachi Ltd | Agc circuit |
| JPS591244B2 (en) * | 1978-06-23 | 1984-01-11 | 三菱レイヨン株式会社 | Method for producing methacrolein, methacrylic acid and 1,3↓-butadiene |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS591244U (en) * | 1982-06-24 | 1984-01-06 | 三菱電機株式会社 | transmitter |
-
1984
- 1984-09-11 JP JP19030884A patent/JPS6167311A/en active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53129948A (en) * | 1977-04-19 | 1978-11-13 | Nec Corp | Automatic gain control unit |
| JPS591244B2 (en) * | 1978-06-23 | 1984-01-11 | 三菱レイヨン株式会社 | Method for producing methacrolein, methacrylic acid and 1,3↓-butadiene |
| JPS58157208A (en) * | 1982-03-15 | 1983-09-19 | Nec Corp | Automatic controlling circuit of transmission output |
| JPS58200614A (en) * | 1982-05-19 | 1983-11-22 | Hitachi Ltd | Agc circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6167311A (en) | 1986-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0356483B2 (en) | ||
| US4520276A (en) | Zero-delay ramp generator | |
| US4580177A (en) | Switching circuit for AC bias signal | |
| JPH0648980Y2 (en) | ALC circuit | |
| JPH0548294Y2 (en) | ||
| US4559501A (en) | Signal translating circuit | |
| US5701353A (en) | Audio signal processing circuit for compressing or expanding audio signal in which output DC voltage is controlled in response to reference voltage | |
| JPH0326925B2 (en) | ||
| JPH0321065Y2 (en) | ||
| JPH0326565B2 (en) | ||
| US4546274A (en) | Non-linear integration circuit | |
| JPH0631776Y2 (en) | ALC circuit | |
| JPH0446003B2 (en) | ||
| JPH057886B2 (en) | ||
| JP2874429B2 (en) | Recording current amplifier circuit | |
| JP2834337B2 (en) | Constant voltage circuit and power supply circuit | |
| JPH0218705Y2 (en) | ||
| JPH041524B2 (en) | ||
| JPS6115619Y2 (en) | ||
| JPH026662Y2 (en) | ||
| JPH0112417Y2 (en) | ||
| JPS6012707B2 (en) | recording level control device | |
| JPH0354430Y2 (en) | ||
| JPH0210663Y2 (en) | ||
| SU1394235A1 (en) | Analog signal magnetic recorder |