JPH035157B2 - - Google Patents

Info

Publication number
JPH035157B2
JPH035157B2 JP58140729A JP14072983A JPH035157B2 JP H035157 B2 JPH035157 B2 JP H035157B2 JP 58140729 A JP58140729 A JP 58140729A JP 14072983 A JP14072983 A JP 14072983A JP H035157 B2 JPH035157 B2 JP H035157B2
Authority
JP
Japan
Prior art keywords
signal
speed
position detection
voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58140729A
Other languages
Japanese (ja)
Other versions
JPS6031623A (en
Inventor
Shigeki Ogawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP58140729A priority Critical patent/JPS6031623A/en
Publication of JPS6031623A publication Critical patent/JPS6031623A/en
Publication of JPH035157B2 publication Critical patent/JPH035157B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02PCONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P23/00Arrangements or methods for the control of AC motors characterised by a control method other than vector control
    • H02P23/18Controlling the angular speed together with angular position or phase
    • H02P23/186Controlling the angular speed together with angular position or phase of one shaft by controlling the prime mover

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Velocity Or Acceleration (AREA)
  • Control Of Electric Motors In General (AREA)

Description

【発明の詳細な説明】 本発明はアクチユエータを極めて低い速度で駆
動する場合に、減速機構を用いることなく直接駆
動で高精度に高速制御を行うことができる速度制
御方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a speed control method that can perform high-speed control with high precision by direct drive without using a reduction mechanism when an actuator is driven at an extremely low speed.

アクチユエータの速度制御を行う方法として
は、何らかの方法で可動部の速度を検出し、この
速度信号を帰還して速度入力信号との偏差を検出
し、この偏差に基づいて速度制御を行う方法が一
般になされている。しかしながら、この方法にお
いては速度が極めて低くなつた場合に、速度信号
の検出レベルが極めて低くなり、信号のS/N比
が著しく劣化する。このためループゲインをあま
り上げることができず、アクチエータの発生トル
クも極めて小さくなり、低速領域における高精度
な速度制御はほとんど不可能となる。従つて、低
速度制御を行う場合、従来の速度帰還による制御
方法には限界があつた。一方、これに対処する方
法として、ギヤ等の減速機構を介して低速度制御
を行うものがあるが、減速機構の摩耗や騒音が問
題になつたり、速度制御が低速度の領域だけに限
られる等の欠点があつた。
The general method for controlling the speed of an actuator is to detect the speed of the moving part by some method, feed back this speed signal, detect the deviation from the speed input signal, and perform speed control based on this deviation. being done. However, in this method, when the speed becomes extremely low, the detection level of the speed signal becomes extremely low, and the S/N ratio of the signal deteriorates significantly. For this reason, the loop gain cannot be increased much, and the torque generated by the actuator becomes extremely small, making highly accurate speed control in the low speed region almost impossible. Therefore, when performing low speed control, conventional control methods using speed feedback have limitations. On the other hand, as a way to deal with this, there is a method of controlling low speed through a reduction mechanism such as a gear, but wear and noise of the reduction mechanism becomes a problem, and speed control is limited to only low speed areas. There were other drawbacks.

この発明は上述した事情に鑑み、減速機構等を
用いることなく、低速領域において高精度の速度
制御を行うことができる速度制御方法を提供する
もので、アクチエータの位置を検出するととも
に、速度指令信号を位置指令信号に変換し、これ
らの信号の偏差(位置偏差)に基づいて前記アク
チエータの速度を制御することを特徴としてい
る。
In view of the above-mentioned circumstances, the present invention provides a speed control method that can perform high-precision speed control in a low speed region without using a speed reduction mechanism or the like. is converted into a position command signal, and the speed of the actuator is controlled based on the deviation (positional deviation) of these signals.

以下図面を参照してこの発明の実施例について
説明するが、まず、この発明の基本原理について
説明する。
Embodiments of the present invention will be described below with reference to the drawings, but first the basic principle of the invention will be described.

第1図は本発明の原理を説明するための制御ブ
ロツク図であり、図において1はアクチエータ、
2はアクチエータ1の可動部を取り付けられ、可
動部の出力変位θoに対し第2図に示すような出
力電圧V0を敗勢する位置検出器である。3は入
力電圧(位置指令信号)Viと出力変位θ0に対応
する電圧V0との偏差を検出する差動増幅器であ
り、この差動増幅器3の出力信号が過渡特性を改
善するための補償回路4を介して電力増幅器5へ
供給され、電力増幅器5の出力信号によつてアク
チエータ1が駆動される。上述した制御回路は閉
ループを構成しており、電圧ViとV0の偏差が常
に零となるように動作する。したがつて、入力電
圧Viを与えると、可動部はそれに対応した位置θi
まで変位し、その位置に固定される。
FIG. 1 is a control block diagram for explaining the principle of the present invention, in which 1 is an actuator;
Reference numeral 2 denotes a position detector to which the movable part of the actuator 1 is attached, and which applies an output voltage V 0 as shown in FIG. 2 to the output displacement θo of the movable part. 3 is a differential amplifier that detects the deviation between the input voltage (position command signal) Vi and the voltage V 0 corresponding to the output displacement θ 0 , and the output signal of this differential amplifier 3 is used for compensation to improve transient characteristics. The signal is supplied to a power amplifier 5 via a circuit 4, and the actuator 1 is driven by the output signal of the power amplifier 5. The control circuit described above constitutes a closed loop and operates so that the deviation between the voltages Vi and V 0 is always zero. Therefore, when input voltage Vi is applied, the movable part moves to the corresponding position θi
and is fixed in that position.

そして、第2図に示すように、位置検出器2の
出力の直線性が保たれている領域を−θmからθm
とすると、入力電圧Viを−VmからVmへ(又は
Vmから−Vmへ)連続的に一定の割合で変化さ
せると、出力変位θ0も−θmからθmへ(又はθm
から−θmへ)一定速度で移動するこになり、速
度信号を帰還することなく、速度制御が行えるこ
とが分る。すなわち、入力電圧Viの傾きを指令
速度に対応させれば、電圧V0が電圧Viに追従し
て変化するから、アクチエータ可動部の速度を指
令速度に一致させることごできるわけである。た
だし、位置検出器2の直線領域が上述のように有
限であると、第1図に示す制御回路では、−θmか
らθmでしか動作できない。そこで、本発明にお
いては動作領域を無限とするため、位置検出器を
三角波状で位相の異なる多相の位置信号を発生さ
せる構成とし、それぞれの位置信号の直線領域を
切り替えて使用し、事実上直線領域を無限範囲に
まで拡大するようにしている。
As shown in FIG.
Then, the input voltage Vi is changed from −Vm to Vm (or
Vm to −Vm) at a constant rate, the output displacement θ 0 also changes from −θm to θm (or θm
(from -θm) at a constant speed, and it can be seen that speed control can be performed without feeding back a speed signal. That is, if the slope of the input voltage Vi is made to correspond to the commanded speed, the voltage V 0 changes to follow the voltage Vi, so the speed of the actuator movable part can be made to match the commanded speed. However, if the linear area of the position detector 2 is finite as described above, the control circuit shown in FIG. 1 can only operate from -θm to θm. Therefore, in the present invention, in order to make the operating range infinite, the position detector is configured to generate triangular wave-shaped multi-phase position signals with different phases, and the linear range of each position signal is switched and used, effectively The straight line area is expanded to an infinite range.

以下、本発明の一実施例について説明する。第
3図はこの実施例の構成を示す制御ブロツク図で
あり、第1図の各部と対応する部分には同一の符
号が付してある。
An embodiment of the present invention will be described below. FIG. 3 is a control block diagram showing the configuration of this embodiment, and parts corresponding to those in FIG. 1 are given the same reference numerals.

この図において、2′は位置検出器であり、同
一周期で位相の異なる三角波状の4層の位置検出
信号を出力する。この場合、各相の位相は各々
90゜ずつずれている。6a〜6dは各々位置検出
器2′からの位置検出信号を増幅して、第4図イ
〜ニに示すような位相が90゜ずつシフトした位置
信号Sa〜Sdを得る位置信号検出回路である。7
a〜7dは各々位置信号Sa〜Sdを所定の基準レ
ベル+Vs(第4図イ〜ニ参照)でスライスしてパ
ルス信号Pa〜Pd(第4図ホ〜チ)に変換するパル
ス変換回路である。ここで、位置信号Sa〜Sdと
パルス信号Pa〜Pdの関係を説明する。まず、こ
の実施例においては、第2図に示す直線部分(−
θm<θ0<θm)に代えて、第4図イ〜ニに示す位
置信号Sa〜Sdの太線部分(直線部分)を適宜切
換えて使用するようにしている(詳細は後述)。
そして、同図に示すようにパルス信号Paの“H”
レベル期間が位置信号Sbの太線部分に対応し、
パルス信号Sbの“H”レベル期間が位置信号Sc
の太線部分に対応し、同様にパルス信号Pc,Pd
の“H”レベル期間が各々位置信号Sd、Saの太
線部分に対応する。そして、この実施例において
はパルス信号Pc〜Pdを使用して位置信号Sa〜Sd
の切換を行うようにしている。ここで、基準レベ
ル+Vsは図から分るようにパルス信号Pa〜Pdの
デユーテイ比が各々1/4となるように設定すれ
ばよいが、実際には各位置信号Sa〜Sd間のレベ
ル差や、レベルの変動のためにデユーテイ比を完
全に1/4にすることは、事実上不可能に近い。
しかし、第5図イ〜ニに示すようにパルス信号
Pa〜Pdのデユーテイ比が1/4より小さいと、
同図に破線で示す微少区間においては、“H”レ
ベルの信号が全くなくなつてしまうから、位置信
号を選択することができない。一方、第6図イ〜
ニに示すように、パルス信号Pa〜Pdのデユーテ
イ比が1/4より大きい場合は、“H”レベルが
重つた部分ではどちらかを選べばよいので(但
し、重複する部分では位置信号Sa〜Sdの直線性
が保証されていないければならない)、実際は第
6図イ〜ニに示す状態となるように基準レベル+
Vsを設定する。次に、8はパルス信号Pa〜Pdに
基づいてアナログスイツチ13内の各スイツチ素
子13a〜13dのON−OFFを制御する論理回
路であり、パルス信号Pa〜Pdとスイツチ素子1
3a〜13dのON−OFF状態を第7図に示す。
なお、この図はパルス信号Pa〜Pdが第6図に示
す状態の場合に対応している。そして、第8図は
論理回路8の具体的な回路例を示す回路図であ
る。また、第3図から明らかなように、スイツチ
素子13a〜13dのいずれかがONのときは、
各スイツチ素子の対応する位置信号Sa〜Sdのい
ずれかが差動増幅器3の反転入力端子に供給され
る。次に9は、論理回路8の出力の変化点を検出
して、第4図ヌに示すトリガパルスTpを出力す
るトリガパルス回路であり、10はアナログスイ
ツチ13から供給される位置信号Sa〜Sdのレベ
ルを、トリガパルスTpをサンプリングポイント
としてホールドするサンプルホールド回路であ
る。したがつて、サンプルホールド回路10は切
替直後の位置信号の値を保持する。11は差動増
幅器であり、演算増幅器OP1、抵抗R1およびコン
デンサC1とから成る積分回路12の出力信号と、
サンプルホールド回路10の出力信号との差を増
幅して差動増幅器3に供給する。14はトリガパ
ルスTpによつてON状態となるアナログスイツ
チであり、抵抗R2とともに積分回路12のリセ
ツト回路を構成している。したがつて、トリガパ
ルスTpが出力された時、すなわち、位置信号Sa
〜Sdの切換直後においては、積分回路12はリ
セツトされ、その出力信号は0となる。
In this figure, 2' is a position detector which outputs four layers of triangular wave-like position detection signals having the same period and different phases. In this case, the phase of each phase is
They are shifted by 90 degrees. 6a to 6d are position signal detection circuits that amplify the position detection signals from the position detector 2' and obtain position signals Sa to Sd whose phases are shifted by 90 degrees as shown in Fig. 4A to D. . 7
A to 7d are pulse conversion circuits that slice the position signals Sa to Sd at predetermined reference levels +Vs (see A to D in Figure 4) and convert them into pulse signals Pa to Pd (Ho to H in Figure 4). . Here, the relationship between the position signals Sa to Sd and the pulse signals Pa to Pd will be explained. First, in this embodiment, the straight line portion (-
Instead of θm<θ 0 <θm), thick line portions (straight line portions) of the position signals Sa to Sd shown in FIGS. 4A to 4D are appropriately switched and used (details will be described later).
Then, as shown in the figure, the pulse signal Pa becomes “H”.
The level period corresponds to the bold line part of the position signal Sb,
The “H” level period of the pulse signal Sb is the position signal Sc
Similarly, the pulse signals Pc and Pd correspond to the thick line part.
The “H” level periods correspond to the bold line portions of the position signals Sd and Sa, respectively. In this embodiment, the pulse signals Pc to Pd are used to generate the position signals Sa to Sd.
I am trying to switch between the two. Here, the reference level +Vs can be set so that the duty ratio of each of the pulse signals Pa to Pd is 1/4 as shown in the figure, but in reality, the level difference between each position signal Sa to Sd , it is virtually impossible to completely reduce the duty ratio to 1/4 due to level fluctuations.
However, as shown in Figure 5 A to D, the pulse signal
If the duty ratio of Pa to Pd is smaller than 1/4,
In the minute section indicated by the broken line in the same figure, there is no "H" level signal at all, so it is not possible to select a position signal. On the other hand, Figure 6 I~
As shown in d, if the duty ratio of the pulse signals Pa to Pd is larger than 1/4, it is sufficient to select either one in the portion where the “H” level overlaps (however, in the overlapping portion, the position signals Sa to The linearity of Sd must be guaranteed), but in reality, the reference level +
Set Vs. Next, 8 is a logic circuit that controls ON/OFF of each switch element 13a to 13d in the analog switch 13 based on the pulse signals Pa to Pd.
FIG. 7 shows the ON-OFF states of 3a to 13d.
Note that this figure corresponds to the case where the pulse signals Pa to Pd are in the state shown in FIG. 6. FIG. 8 is a circuit diagram showing a specific circuit example of the logic circuit 8. As shown in FIG. Moreover, as is clear from FIG. 3, when any of the switch elements 13a to 13d is ON,
Any one of the position signals Sa to Sd corresponding to each switch element is supplied to the inverting input terminal of the differential amplifier 3. Next, 9 is a trigger pulse circuit that detects the change point of the output of the logic circuit 8 and outputs the trigger pulse Tp shown in FIG. This is a sample and hold circuit that holds the level of Tp using the trigger pulse Tp as a sampling point. Therefore, the sample and hold circuit 10 holds the value of the position signal immediately after switching. 11 is a differential amplifier, and the output signal of an integrating circuit 12 consisting of an operational amplifier OP 1 , a resistor R 1 and a capacitor C 1 ;
The difference with the output signal of the sample and hold circuit 10 is amplified and supplied to the differential amplifier 3. Reference numeral 14 denotes an analog switch which is turned on by the trigger pulse Tp, and constitutes a reset circuit for the integrating circuit 12 together with a resistor R2 . Therefore, when the trigger pulse Tp is output, that is, the position signal Sa
Immediately after the switching of ~Sd, the integrating circuit 12 is reset and its output signal becomes 0.

次に、上述した構成によるこの実施例の動作を
説明する。
Next, the operation of this embodiment with the above-described configuration will be explained.

まず、論理回路8はパルス信号Pa〜Pdに基づ
いて位置検出信号Sa〜Sdのいずれか一つを選択
するから、例えば、初期状態において位置検出信
号Saを選択しているとする。そして、この状態
において積分回路12の入力端に電圧Ei(速度指
令信号)が印加されると、積分回路12の出力信
号は電圧Eiの値に対応する傾きで増加(減少)し
てゆく。したがつて、電圧Vi(位置指令信号)
も、積分回路12の出力信号と同様の傾きで変化
してゆく。この場合、電圧Viの電圧V0(位置信号
Saの電圧値)とは第1図に示す回路と同様に、
常に等しくなるように制御されるから、アクチエ
ータ1の可動部は電圧Viの傾き、すなわち、電
圧Eiの値に対応する速度となる。そして、例え
ば、電圧V0の値が+Vsになると(第4図イ点P1
参照)、論理回路8は位置信号をSbに切り替える
(第4図ロ点P2)。そして、この時トリガパルス
回路9からトリガパルスTpが出力されるから
(第4図ヌ)、サンプルホールド回路がサンプリン
グ動作を行うととともに、積分回路12がリセツ
トされる。この結果、差動増幅器11の非反転入
力端子には切替直後の位置信号Sbの値−Vs(第4
図ロ参照)が供給され、反転入力端子には積分回
路12の出力電圧0Vが供給される。したがつ
て、電圧Viは−Vsとなり、この時の電圧V0の値
−Vsと一致する。そして、以後は前述の場合の
同様に積分回路12の出力電圧が電圧Eiの値に対
応する傾きで増加するから、電圧Viも同様の傾
きで増加する。すなわち、アクチエータ1の可動
部は前述の場合と同様に電圧Eiに対応する速度で
回転し続ける。そして、電圧V0が第4図ロに示
すように、位置信号Sbの太線に沿つて、点P2
ら点P3へと変化すると、論理回路8が位置信号
をSbからScへ切替える(第4図ハ点P4)。そし
て、以後は上述した動作と同様の動作がくり返し
行われるが、電圧Viの傾きは常に電圧Eiに対応
し、かつ、位置信号Sa〜Sdの直線部分が、論理
回路8によつて順次フイードバツクされるから、
アクチエータ1の可動部は常に電圧Eiに対応する
速度となる。そして、上述した動作における電圧
Viは第4図ルに示すように、位置信号Sa〜Sdの
切り替え周期に等しい周期の鋸歯状波となる。ま
た、電圧Eiの極性が逆になれば、アクチエータ1
の可動部は逆方向に変位するが、これは上述した
説明から容易に理解できよう。
First, since the logic circuit 8 selects one of the position detection signals Sa to Sd based on the pulse signals Pa to Pd, it is assumed that the position detection signal Sa is selected in the initial state, for example. In this state, when a voltage Ei (speed command signal) is applied to the input terminal of the integrating circuit 12, the output signal of the integrating circuit 12 increases (decreases) at a slope corresponding to the value of the voltage Ei. Therefore, the voltage Vi (position command signal)
also changes with the same slope as the output signal of the integrating circuit 12. In this case, the voltage V 0 of the voltage Vi (position signal
Similar to the circuit shown in Figure 1, the voltage value of Sa) is
Since they are controlled to be always equal, the movable part of the actuator 1 has a speed corresponding to the slope of the voltage Vi, that is, the value of the voltage Ei. For example, when the value of voltage V 0 becomes +Vs (point A in Figure 4, P 1
), the logic circuit 8 switches the position signal to Sb (point P 2 in FIG. 4). At this time, the trigger pulse Tp is outputted from the trigger pulse circuit 9 (see FIG. 4), so that the sample and hold circuit performs a sampling operation, and the integrating circuit 12 is reset. As a result, the value of the position signal Sb immediately after switching -Vs (the fourth
(see figure 2) is supplied, and the output voltage 0V of the integrating circuit 12 is supplied to the inverting input terminal. Therefore, the voltage Vi becomes -Vs, which matches the value -Vs of the voltage V 0 at this time. Thereafter, as in the case described above, the output voltage of the integrating circuit 12 increases with a slope corresponding to the value of the voltage Ei, so the voltage Vi also increases with the same slope. That is, the movable part of the actuator 1 continues to rotate at a speed corresponding to the voltage Ei, as in the case described above. Then, as the voltage V 0 changes from point P 2 to point P 3 along the thick line of the position signal Sb, as shown in FIG. Figure 4, point C (P 4 ). Thereafter, operations similar to those described above are repeated, but the slope of voltage Vi always corresponds to voltage Ei, and the linear portions of position signals Sa to Sd are sequentially fed back by logic circuit 8. Because,
The movable part of the actuator 1 always has a speed corresponding to the voltage Ei. And the voltage in the above operation
As shown in FIG. 4, Vi becomes a sawtooth wave with a period equal to the switching period of the position signals Sa to Sd. Also, if the polarity of voltage Ei is reversed, actuator 1
The movable part of is displaced in the opposite direction, which can be easily understood from the above explanation.

なお、上述した実施例においては、位置検出器
2′が4相の位置検出信号を出力するものであつ
たが、この相数については、各相の位置信号をあ
る基準レベルでそれぞれ切り替えたときに、切り
替え後の信号レベルが次の相の位置信号の直線領
域に入つていることが条件であるから、それを満
すだけの相数であればよい。また、実際には動作
の安定性を確保するため、切り替え前後の位置信
号の直線領域が十分に重複することが望ましい。
In the above-described embodiment, the position detector 2' outputs four-phase position detection signals, but the number of phases varies depending on when the position signals of each phase are switched at a certain reference level. Since the condition is that the signal level after switching falls within the linear region of the position signal of the next phase, the number of phases may be sufficient to satisfy this condition. Furthermore, in order to ensure stability of operation, it is actually desirable that the linear regions of the position signals before and after switching sufficiently overlap.

以上説明したようにこの発明によれば、速度信
号を帰還せず、位置信号のフイードバツクによつ
て速度制御を行うようにしたので、速度が極めて
遅い場合でも高精度の速度制御を行うことごでき
る。また、通常の速度帰還制御を併用することも
でき、広範囲な速度制御を行うことができる。
As explained above, according to the present invention, speed control is performed by feedback of position signals without feeding back speed signals, so that highly accurate speed control can be performed even when the speed is extremely slow. . Further, normal speed feedback control can also be used, allowing a wide range of speed control to be performed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明による速度制御の原理を説明
する制御ブロツク図、第2図は位置検出器2の出
力特性図、第3図は本発明の一実施例の構成を示
す制御ブロツク図、第4図は第3図に示す回路各
部の波形を示す波形図、第5図イ〜ニおよび第6
図イ〜ニは各々実際的なパルス信号Pa〜Pdの位
相関係を示す図、第7図は論理回路8の切り替え
動作を説明するための図、第8図は論理回路8の
一具体例を示す回路図である。 1……アクチユエータ(可動部)、2′……位置
検出器(位置検出手段)、3……差動増幅器、4
……補償回路、5……電力増幅器、6a,6b,
6c,6d……位置信号検出回路(位置検出手
段)、7a,7b,7c,7d……パルス変換回
路(帰還選択手段)、8……論理回路(帰還選択
手段)、9……トリガパルス回路、10……サンプ
ルホールド回路、11……差動増幅器、12……
積分回路、13……アナログスイツチ(帰還選択
手段)、14……アナログスイツチ。
FIG. 1 is a control block diagram explaining the principle of speed control according to the present invention, FIG. 2 is an output characteristic diagram of the position detector 2, and FIG. 3 is a control block diagram showing the configuration of an embodiment of the present invention. Figure 4 is a waveform diagram showing the waveforms of each part of the circuit shown in Figure 3, Figures 5 A to D, and Figure 6.
Figures A to D are diagrams showing the phase relationships of practical pulse signals Pa to Pd, respectively. Figure 7 is a diagram for explaining the switching operation of the logic circuit 8, and Figure 8 is a diagram showing a specific example of the logic circuit 8. FIG. 1... Actuator (movable part), 2'... Position detector (position detection means), 3... Differential amplifier, 4
... Compensation circuit, 5 ... Power amplifier, 6a, 6b,
6c, 6d...Position signal detection circuit (position detection means), 7a, 7b, 7c, 7d...Pulse conversion circuit (feedback selection means), 8...Logic circuit (feedback selection means), 9...Trigger pulse circuit , 10...sample hold circuit, 11...differential amplifier, 12...
Integrating circuit, 13...analog switch (feedback selection means), 14...analog switch.

Claims (1)

【特許請求の範囲】[Claims] 1 可動部の変位に対応するとともに各相の位相
差が予め定められた位相差となる複数の三角波状
の位置検出信号を出力する位置検出手段と、前記
各位置検出信号を択一的に選択して前記各位置検
出信号の直線特性部分のみを帰還させる帰還選択
手段とを有するとともに、前記帰還選択手段が選
択動作を行つた直後においては選択された位置検
出信号の初期値と等しくなり、この初期値と等し
くなつた後は速度指令信号のレベルに対応する傾
きで変化する位置指令信号を作成し、さらに、前
記位置指令信号と現時点において選択されている
位置検出信号の偏差が零となるように前記可動部
を駆動することを特徴とする速度制御方法。
1. A position detection means that outputs a plurality of triangular wave position detection signals corresponding to the displacement of the movable part and having a predetermined phase difference between each phase, and selectively selecting each of the position detection signals. feedback selection means for feeding back only the linear characteristic portion of each of the position detection signals, and immediately after the feedback selection means performs the selection operation, the value becomes equal to the initial value of the selected position detection signal; After becoming equal to the initial value, a position command signal is created that changes with a slope corresponding to the level of the speed command signal, and further, the deviation between the position command signal and the currently selected position detection signal is zero. A speed control method characterized in that the movable part is driven to
JP58140729A 1983-08-01 1983-08-01 Speed control method Granted JPS6031623A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58140729A JPS6031623A (en) 1983-08-01 1983-08-01 Speed control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58140729A JPS6031623A (en) 1983-08-01 1983-08-01 Speed control method

Publications (2)

Publication Number Publication Date
JPS6031623A JPS6031623A (en) 1985-02-18
JPH035157B2 true JPH035157B2 (en) 1991-01-24

Family

ID=15275348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58140729A Granted JPS6031623A (en) 1983-08-01 1983-08-01 Speed control method

Country Status (1)

Country Link
JP (1) JPS6031623A (en)

Also Published As

Publication number Publication date
JPS6031623A (en) 1985-02-18

Similar Documents

Publication Publication Date Title
JP5559675B2 (en) Actuator drive
JPS61185095A (en) Controlling method for step motor
JPS5916292B2 (en) Spindle control method
JPS6346841B2 (en)
JPH035157B2 (en)
JPS59207470A (en) Head feed controller
US5521471A (en) Series (or compound) motor and control circuit for adjusting effective exciting turn ratio of series field winding according to rotational speed or load current
US4721895A (en) Multi-speed analog servo
JP2524808B2 (en) Electric positioner with linearize function
US3486090A (en) Remote control and indicator system with control maintained through a remote variable frequency source
JP3202423B2 (en) Vibration wave drive
JPH04137017A (en) Control mechanism for dd motor
JPH056573Y2 (en)
JPH03178588A (en) Control method for servomotor and apparatus therefor
JP3069201B2 (en) Scanning probe microscope
JPS61164496A (en) Drive device for servo motor
JP2562878B2 (en) Speed control method
JPS58103893A (en) Drive control circuit for reciprocating mechanism
JPS60237879A (en) Speed servo motor
JPS62228703A (en) Spool valve driving device
JPH0713807B2 (en) Mouse device
SU877477A1 (en) Parameter control device
JPH0728542B2 (en) Actuator control device
JPS61227684A (en) Driving circuit for fine adjustment device
JPS6161057A (en) Speed detecting device