JPH0344351U - - Google Patents
Info
- Publication number
- JPH0344351U JPH0344351U JP1989104006U JP10400689U JPH0344351U JP H0344351 U JPH0344351 U JP H0344351U JP 1989104006 U JP1989104006 U JP 1989104006U JP 10400689 U JP10400689 U JP 10400689U JP H0344351 U JPH0344351 U JP H0344351U
- Authority
- JP
- Japan
- Prior art keywords
- switch
- switching
- dip
- selected circuit
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Transceivers (AREA)
Description
第１図ａ，ｂは本考案の一実施例の平面図、側
面図、第２図は本実施例の回路図である。 １……ＤＩＰスイツチ、２……ゲートスイツチ
、２Ａ……接続線、３……ユニツト、４……プラ
グイン端子、５Ａ〜５Ｇ……回路。
面図、第２図は本実施例の回路図である。 １……ＤＩＰスイツチ、２……ゲートスイツチ
、２Ａ……接続線、３……ユニツト、４……プラ
グイン端子、５Ａ〜５Ｇ……回路。
Claims (1)
- 通信装置のユニツト前面に実装された複数の切
換え信号を出力するＤＩＰスイツチと、前記ＤＩ
Ｐスイツチの切換え信号によりオンオフのスイツ
チ制御されるゲートスイツチとを有し、このゲー
トスイツチに接続された被選択回路を前記ＤＩＰ
スイツチを切り換えることにより被選択回路の接
続を切り換えることを特徴とする切換え回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989104006U JPH0344351U (ja) | 1989-09-04 | 1989-09-04 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989104006U JPH0344351U (ja) | 1989-09-04 | 1989-09-04 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0344351U true JPH0344351U (ja) | 1991-04-24 |
Family
ID=31652818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989104006U Pending JPH0344351U (ja) | 1989-09-04 | 1989-09-04 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0344351U (ja) |
-
1989
- 1989-09-04 JP JP1989104006U patent/JPH0344351U/ja active Pending