JPH0343839A - Test system for inter-program abnormal system - Google Patents

Test system for inter-program abnormal system

Info

Publication number
JPH0343839A
JPH0343839A JP1179330A JP17933089A JPH0343839A JP H0343839 A JPH0343839 A JP H0343839A JP 1179330 A JP1179330 A JP 1179330A JP 17933089 A JP17933089 A JP 17933089A JP H0343839 A JPH0343839 A JP H0343839A
Authority
JP
Japan
Prior art keywords
program
error simulation
information
error
subprogram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1179330A
Other languages
Japanese (ja)
Inventor
Yorito Ishizuka
石塚 偉人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Solution Innovators Ltd
Original Assignee
NEC Software Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Software Kyushu Ltd filed Critical NEC Software Kyushu Ltd
Priority to JP1179330A priority Critical patent/JPH0343839A/en
Publication of JPH0343839A publication Critical patent/JPH0343839A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To simplify the test of each inter-subprogram abnormal system by setting an error simulation program into an object program and applying the error simulation information from outside in a simple parameter form. CONSTITUTION:An error simulation program 15 includes an input means 16 for the error simulation information information, a control means 18 for the error simulation information, and an error simulation means 17 which simulates an error based on the error simulation information. A program calling means 13 turns the call of the program 15 and an object program 14 in a macro-form. Then the information is read out of an error simulation information file 20 and extended onto a control table 19. The means 17 searches the called table 19 with an identification code and a store area of the processing result used as parameters. The processing results having the coincident conditions are set into a processing result area 44 and the corresponding error simulation information 40 is cleared on the table 19. Thus an inter-program test is effectively carried out.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はモジュール分割されたプログラム間のテスト方
式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a test method between programs divided into modules.

〔従来の技術〕[Conventional technology]

モジュール分割されたプログラムでは、各プログラム間
のインターフェイスの一項目として処理結果があり、上
位プログラムではその処理結果をチエツクし、それに応
じた処理が存在する。処理結果が異常の場合のテスト方
法として、プログラム実行前にパッチ等により命令を一
部変更し、その異常系の処理ルートを実行させ動作確認
を行うテスト方法がとられている。
In a program divided into modules, the processing result is one item of the interface between each program, and the upper level program checks the processing result and performs corresponding processing. As a test method when the processing result is abnormal, a test method is used in which a part of the instruction is changed by patching or the like before program execution, and the abnormal processing route is executed to check the operation.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述した従来のテスト方式では各テストケース毎にパッ
チを行う必要がある。又、1つのテストケースが終了し
たら元のイメージへ戻すためのパッチも必要である事か
ら、テストに要する工数、マシンタイム等が膨大tLも
のとなり、経費。
In the conventional test method described above, it is necessary to perform a patch for each test case. Furthermore, since a patch is required to restore the original image after one test case is completed, the number of man-hours, machine time, etc. required for the test becomes enormous, and costs are high.

生産性の面で問題となる欠点がある。There are drawbacks that pose problems in terms of productivity.

本発明の目的は上述の点に鑑み、パッチ等の非効率的な
手法ではなく、外部からエラーシミュレート情報を与え
、より汎用的でかつ効率的なプログラム間のテスト方式
を提供することにある。
In view of the above-mentioned points, an object of the present invention is to provide a more general-purpose and efficient test method between programs by providing error simulation information from the outside, rather than using inefficient methods such as patches. .

〔課題を解決するための手段〕[Means to solve the problem]

本発明のプログラム間異常系テスト方式は、エラーシミ
ュレート情報の入力手段、この情報をテーブルに展開し
管理する管理手段、この情報を基にエラーをシミュレー
トスるエラーシミュレート手段とを有するエラーシミュ
レートプログラムと、このエラーシミュレートプログラ
ムおよび目的サブプログラムの呼び出しをマクロ化した
プログラム呼び出し手段とを有する。
The program-to-program abnormality testing method of the present invention is an error simulation system having error simulation information input means, management means for developing and managing this information in a table, and error simulation means for simulating errors based on this information. The error simulating program and the target subprogram are called into macros by program calling means.

〔実施例〕〔Example〕

本発明について図面を参照して詳細に説明する。 The present invention will be explained in detail with reference to the drawings.

第1図は本発明の一実施例を示す説明図である。FIG. 1 is an explanatory diagram showing one embodiment of the present invention.

同図においてプログラム間異常系テスト方式は、メイン
プログラム11と、プログラム呼び出し々′り013を
含むサブプログラムA12と、サブプログラムB14と
、エラーシミュレート情報入力部l 6.エラーシミュ
レート処理部17.テーブル管理部18.管理テーブル
19を含むエラーシミュレートプログラム15とからな
る目的プログラム10と、エラーシミュレート情報ファ
イル20と、入出力装置21とから構成されている。
In the figure, the inter-program abnormality test method includes a main program 11, a subprogram A12 including a program call 013, a subprogram B14, and an error simulation information input section l6. Error simulation processing section 17. Table management section 18. It is composed of a target program 10 consisting of an error simulation program 15 including a management table 19, an error simulation information file 20, and an input/output device 21.

管理テーブル19はエラーシミュレート情報40(第3
図参照)を管理しており、このエラーシミュレート情報
40はエラーシミュレート情報ファイル20および入出
力装置21からエラーをシミュレート情報情報群をエラ
ーシミュレート情報入力部16が読み取り、テーブル管
理部18を介して管理テーブル19上に展開される。
The management table 19 contains error simulation information 40 (third
This error simulation information 40 is managed by the error simulation information input unit 16 which reads the error simulation information group from the error simulation information file 20 and the input/output device 21, and the table management unit 18 The information is expanded on the management table 19 via the .

第2図はプログラム呼び出しマクロ12の処理手順を示
す流れ図であり、それはエラーシミュレートプログラム
の0ALL処理ステツプ31と、エラーシミュレート対
象判定ステップ32と、目的サブプログラムの0ALL
処理33とからなる。
FIG. 2 is a flowchart showing the processing procedure of the program call macro 12, which includes the error simulation program 0ALL processing step 31, the error simulation target determination step 32, and the target subprogram 0ALL processing step 31.
It consists of a process 33.

第3図は管理テーブル19に展開されたエラーシミュレ
ート情報40の内容を示す説明図であり、それは呼び出
し側サブプログラム名41と、呼び出されるサブプログ
ラム名42と、呼び出し識別コード43と、処理結果4
4と、処理タイプ45と、ファイル名46と、レコード
キー値47と。
FIG. 3 is an explanatory diagram showing the contents of the error simulation information 40 developed in the management table 19, which includes the calling subprogram name 41, the called subprogram name 42, the calling identification code 43, and the processing result. 4
4, processing type 45, file name 46, and record key value 47.

入出力区分48とからなる。It consists of an input/output section 48.

先スエラーのシミュレート情報の六方動作について述べ
る。
We will discuss the hexagonal behavior of the simulated information of the first error.

目的プログラムlOが起動されると、メインプログラム
11よりエラーシミュレート情報入力部16に対し、入
力要求が出される。この入力要求を受けたエラーシミュ
レート情報入力部16はテーブル管理部18を介して管
理テーブル19の初期化を行った後、エラーシミュレー
、ト情報ファイル20からエラーをシミュレートするた
めの情報を読み込み、テーブル管理部18を介して管理
テーブル19上に展開する。エラーシミュレート情報フ
ァイル20の最後を検出する迄テーブル展開を繰り返す
When the target program IO is started, the main program 11 issues an input request to the error simulation information input section 16. Upon receiving this input request, the error simulation information input unit 16 initializes the management table 19 via the table management unit 18, and then reads information for simulating an error from the error simulation information file 20. , are developed on the management table 19 via the table management section 18. Table development is repeated until the end of the error simulation information file 20 is detected.

次にエラーシミュレート動作について説明する。Next, the error simulation operation will be explained.

サブプログラムA12に制御が渡ると、プログラム呼び
出しマクロ13が実行される。先ずエラーシミュレート
プログラムのCALL処理ステップ31により、呼び出
し側サブプログラム名としてA、呼び出されるサブプロ
グラム名としてB、呼び出し識別コードとしてプログラ
ム呼び出しマクロ13を記述した時に与えられた識別コ
ード、処理結果の格納領域をパラメータとして、エラー
シミュレート処理部17が0ALLされる。
When control is passed to the subprogram A12, the program call macro 13 is executed. First, in the CALL processing step 31 of the error simulation program, A is used as the calling subprogram name, B is the called subprogram name, the identification code given when the program call macro 13 is written as the call identification code, and storage of the processing result. The error simulation processing unit 17 is set to 0ALL using the area as a parameter.

エラーシミュレート処理部17は渡されたパラメータを
基にテーブル管理部18を介して管理テーブル19をサ
ーチする。条件が一致するものが存在すれば処理結果4
4をパラメータの処理結果領域へセット後、管理テーブ
ル19上の該当エラーシミュレート情報40をクリアし
、サブプログラムA12に制御を返す。管理テーブル1
9上に存在しない場合はパラメータの処理結果領域に正
常終了の値をセットし、サブプログラムA12に制御を
返す。
The error simulation processing unit 17 searches the management table 19 via the table management unit 18 based on the passed parameters. If there is something that matches the conditions, processing result 4
4 is set in the parameter processing result area, the corresponding error simulation information 40 on the management table 19 is cleared, and control is returned to the subprogram A12. Management table 1
If it does not exist on subprogram A12, a value of normal termination is set in the parameter processing result area, and control is returned to subprogram A12.

制御が戻されたサブプログラムA12はエラーシミュレ
ート対象判定ステップ32により処理結果をチエツクす
る。処理結果が正常終了でなければエラーシミュレート
の対象であると判断し、目的サブプログラムの0ALL
処理33は実行されない。処理結果が正常終了であれば
エラーシミュレートの対象外であると判断し、目的サブ
プログラムのCALL処理33によりサブプログラムB
14をCALLL、処理結果が返される。
The subprogram A12 to which control has been returned checks the processing result in an error simulation target determination step 32. If the processing result does not end normally, it is determined that the error simulation is to be performed, and the target subprogram is set to 0ALL.
Process 33 is not executed. If the processing result is normal, it is determined that the error simulation is not applicable, and subprogram B is executed by CALL processing 33 of the target subprogram.
14, the processing result is returned.

サブプログラムAI2のプログラム呼び出しマクロ13
の次の処理でサブプログラムB14に対してエラーシミ
ュレート指示が与えられていれば、処理結果44の値を
もって異常終了時の処理が行われる。
Program call macro 13 of subprogram AI2
If an error simulation instruction is given to the subprogram B14 in the next process, the process at the time of abnormal termination is performed using the value of the process result 44.

次にエラーシミュレート情報40について説明する。Next, the error simulation information 40 will be explained.

呼び出し識別コード43はサブプログラムAlz中にサ
ブプログラムB14を呼び出す処理が複数存在した場合
にどの部分かを一意に示すためのものである。また、処
理タイプ45は処理がファイルの入出力を行うか否かを
示すものであり、ファイルの入出力タイプであれば対象
ファイルをファイル名46で、対象レコードをレコード
キー値47で、入力要求時点か出力要求時点かを入出力
区分48で示している。処理タイプ45でファイル入出
力タイプの場合、エラーシミュレートプログラムの0A
LL処理ステツプ31はエラーシミュレート処理部17
に対して、ファイル名、レコードキー値、入出力区分も
パラメータとして渡す。
The call identification code 43 is used to uniquely identify which part of the subprogram Alz calls the subprogram B14 when there are a plurality of processes that call the subprogram B14. In addition, the processing type 45 indicates whether the processing performs file input/output, and if it is a file input/output type, the target file is the file name 46, the target record is the record key value 47, and the input request is made. The input/output section 48 indicates whether the output is requested or not. If the processing type is 45 and the file input/output type, 0A of the error simulation program
The LL processing step 31 is performed by the error simulation processing section 17.
, the file name, record key value, and input/output classification are also passed as parameters.

入出力装置21はエラーシミュレート条件を対話型に行
う、エラーシミュレート処理部17は対話型で行うモー
ドを認識すると、エラーシミュlz、−)対象のものが
渡された場合に処理結果44をパラメータの処理結果領
域ヘセットし、入出力装置21ヘエラーシミユレート情
報40の内容を表示する。その後、管理テーブル19上
からその内容を削除し、操作員からの新たなエラーシミ
ュレート条件の入力か、終了の指示を待ち合わせる。
The input/output device 21 performs error simulation conditions interactively. When the error simulation processing unit 17 recognizes the interactive mode, it executes the error simulation lz, -) processing result 44 when the target is passed. The parameters are set in the processing result area, and the contents of the error simulation information 40 are displayed on the input/output device 21. Thereafter, the contents are deleted from the management table 19, and the system waits for input of new error simulation conditions from the operator or for an instruction to end the simulation.

そして操作員からの入力が終了した時点で制御プログラ
ム呼び出しマクロ13側へ制御を返す。この時、操作員
が新たなエラーシミュレート条件を入力した場合は管理
テーブル19上にそれをセットする。
When the input from the operator is completed, control is returned to the control program calling macro 13 side. At this time, if the operator inputs new error simulation conditions, they are set on the management table 19.

〔発明の効果〕〔Effect of the invention〕

以上説明した様に本発明は、エラーシミュレートプログ
ラムを目的プログラム内に組み込み外部カラ簡単なパラ
メータ形式でエラーシミュレート情報を与える事により
、各サブプログラム間の異常系のテストを簡単にかつ効
率的に行うことができるという効果がある。
As explained above, the present invention embeds an error simulation program in the target program and provides error simulation information in a simple parameter format from an external programmer, thereby making it possible to easily and efficiently test abnormalities between each subprogram. The effect is that it can be done.

また、このエラーシミュレート情報を蓄積しておく事に
より、プログラム改造時のデグレードテストの入力情報
とする事も可能となり、プログラムの保守性の向上が図
れるという効果がある。
Furthermore, by accumulating this error simulation information, it becomes possible to use it as input information for a degradation test when modifying a program, which has the effect of improving the maintainability of the program.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示す説明図、第2図はプロ
グラム呼び出しマクロの処理手順を示す流れ図、第3図
はエラーシミュレート情報の内容を示す説明図である。 lO・・・・・・目的プログラム、11・・・・・・メ
インプログラム、12.14・・・・・・サブプログラ
ム、130.。 ・・・プログラム呼び出しマクロ、15・・・・・・エ
ラーシミュレートプログラム、16・・・・・・エラー
シミュレート情報入力部、17・・・・・・エラーシミ
ュレート処理部、18・・・・・・テーブル管理部、1
9・・・・・・管理テーブル、20・・・・・・エラー
シミュレート情報ファイル。
FIG. 1 is an explanatory diagram showing one embodiment of the present invention, FIG. 2 is a flowchart showing the processing procedure of a program call macro, and FIG. 3 is an explanatory diagram showing the contents of error simulation information. lO...Objective program, 11...Main program, 12.14...Subprogram, 130. . ...Program call macro, 15...Error simulation program, 16...Error simulation information input section, 17...Error simulation processing section, 18... ...Table management department, 1
9... Management table, 20... Error simulation information file.

Claims (1)

【特許請求の範囲】[Claims]  エラーシミュレート情報の入力手段、この情報をテー
ブルに展開し管理する管理手段、この情報を基にエラー
をシミュレートするエラーシミュレート手段とを有する
エラーシミュレートプログラムと、このエラーシミュレ
ートプログラムおよび目的サブプログラムの呼び出しを
マクロ化したプログラム呼び出し手段とを有することを
特徴とするプログラム間異常系テスト方式。
An error simulation program having a means for inputting error simulation information, a management means for developing and managing this information in a table, and an error simulation means for simulating an error based on this information, and this error simulation program and purpose. A program-to-program abnormality test method, comprising a program calling means that macroizes subprogram calls.
JP1179330A 1989-07-11 1989-07-11 Test system for inter-program abnormal system Pending JPH0343839A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1179330A JPH0343839A (en) 1989-07-11 1989-07-11 Test system for inter-program abnormal system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1179330A JPH0343839A (en) 1989-07-11 1989-07-11 Test system for inter-program abnormal system

Publications (1)

Publication Number Publication Date
JPH0343839A true JPH0343839A (en) 1991-02-25

Family

ID=16063954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1179330A Pending JPH0343839A (en) 1989-07-11 1989-07-11 Test system for inter-program abnormal system

Country Status (1)

Country Link
JP (1) JPH0343839A (en)

Similar Documents

Publication Publication Date Title
EP0632371B1 (en) Process for configuration management
CN109344053B (en) Interface coverage test method, system, computer device and storage medium
US7062753B1 (en) Method and apparatus for automated software unit testing
CN112527676A (en) Model automation test method, device and storage medium
JPH0343839A (en) Test system for inter-program abnormal system
JP2699436B2 (en) Parameter inspection processing method
JPS593648A (en) Automatic testing system of information processing system
CN111858315B (en) Software debugging method, device, equipment and medium based on version management
JP2560545B2 (en) Interface inspection processor
JP2820184B2 (en) Load module unit test support device
JP2570119B2 (en) Software simulator
CN116503215A (en) General training question and answer generation method and system
JP2746180B2 (en) Program test support management device and program test support management method
CN115407679A (en) Test method, device, equipment and storage medium of automatic driving algorithm
JP2578887B2 (en) Program test method
JPS63157244A (en) Debugging system for test program of peripheral device
JPH05100840A (en) Development/management device for electronic result object
JPH02232744A (en) Constitution control system for simulator
JPH0756746A (en) System call function processor
JPH03167640A (en) Debugging system for test program of information processor
JPH0317749A (en) Inspecting method for test program
JPS62224833A (en) Suitability inspecting system of data form
JPH064348A (en) Program debugging system
JPH0520051A (en) Software conversion operation controller
JPH04153775A (en) Control system for logical simulation result