JPH0336611A - Computer module - Google Patents

Computer module

Info

Publication number
JPH0336611A
JPH0336611A JP1171717A JP17171789A JPH0336611A JP H0336611 A JPH0336611 A JP H0336611A JP 1171717 A JP1171717 A JP 1171717A JP 17171789 A JP17171789 A JP 17171789A JP H0336611 A JPH0336611 A JP H0336611A
Authority
JP
Japan
Prior art keywords
module
circuit
calendar
chip
bipolar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1171717A
Other languages
Japanese (ja)
Inventor
Isao Okada
功 岡田
Yoshiyuki Kato
義幸 加藤
Koji Ide
井出 貢司
Toshihiko Yasuma
安間 敏彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP1171717A priority Critical patent/JPH0336611A/en
Publication of JPH0336611A publication Critical patent/JPH0336611A/en
Pending legal-status Critical Current

Links

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

PURPOSE:To miniaturize a substrate by mounting a part of a control circuit on a substrate as a hybrid IC structure in which a unipolar IC chip and a bipolar IC chip are mixed. CONSTITUTION:In a calendar module 42, a CMOSIC chip 111 and bipolar IC chips 112, 113 are mixed and mounted onto a substrate 110, the CMOSIC chip 111 whose power consumption is small is used for oscillation for a calendar clock, and the bipolar IC chips 112, 113 whose power consumption is large are offered to a different circuit which requires a large current. In such a manner, by constituting the calendar module 42 by forming it to a hybrid IC by using plural IC chips, an area occupied by a calendar circuit in the substrate is reduced, and a computer module can be miniaturized.

Description

【発明の詳細な説明】 産業上の利用分野 本発明はコンピュータをモジ1−ル化したコンピュータ
モジュールに関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a computer module that is a modularized computer.

従来の技術 従来、コンピュータをボード化したものがある。Conventional technology Conventionally, there are computers that are made into boards.

第11図及び第12図はその1例であり、マイクロミン
ト社製のコンピュータボード10である。
One example is shown in FIGS. 11 and 12, which is a computer board 10 manufactured by Micromint.

同図中、11はCPU、12はザイモス社製のポーチ(
登録商標)(1)、13はポーチ(2)、14.15は
ポーチ(3)、16.17はBiO2−ROM(ベーシ
ック・インプット・アウトプット・システム−リード・
オンリ・メモリ)、18は18個の256にビットのD
RAM (ダイナミック・ランダム・アクセス・メモリ
)19よりなるメモリ、20はバイポーラFROM、2
1はデイレイライン、22は例えばアクセスタイミング
を作るIC群、23はカレンダー回路部、24はキーボ
ードコントローラである。
In the figure, 11 is the CPU, 12 is a pouch made by Zymos (
(registered trademark) (1), 13 is pouch (2), 14.15 is pouch (3), 16.17 is BiO2-ROM (Basic Input Output System - Lead
only memory), 18 is 18 256 bits D
Memory consisting of RAM (dynamic random access memory) 19, 20 bipolar FROM, 2
1 is a delay line, 22 is a group of ICs that create, for example, access timing, 23 is a calendar circuit section, and 24 is a keyboard controller.

コンピュータボード10は上記の全部の部品をボード2
5の上面にだけ実装した構成である。
Computer board 10 includes all the above components on board 2.
This is a configuration in which it is mounted only on the top surface of 5.

26は端子群であり、ボード25の−の辺に沿って設け
である。
26 is a terminal group, which is provided along the - side of the board 25.

このコンピュータボード10は、パーソナルコンピュー
タ本体(図示せず)のコネクタ(図示せず)に、端子群
26を差し込んで立設して組み付けられる。
This computer board 10 is assembled by inserting the terminal group 26 into a connector (not shown) of a personal computer main body (not shown) and standing it up.

発明が解決しようとする課題 カレンダ回路部23はボード25上に複数の電子部品を
実装しである構造である。
Problems to be Solved by the Invention The calendar circuit section 23 has a structure in which a plurality of electronic components are mounted on a board 25.

このため、カレンダ回路部23のために比較的広い面積
が必要とされ、ボード25はその介入型となる。
Therefore, a relatively large area is required for the calendar circuit section 23, and the board 25 becomes an intervening type thereof.

また、小型化のためカレンダ回路部23はカスタムIC
化することも考えられるが、このようにすると開発費が
かかり高価となる。
Also, for miniaturization, the calendar circuit section 23 is a custom IC.
It is conceivable to do so, but doing so would require development costs and be expensive.

また、カレンダ回路部23には、実際にはカレンダ機能
のためのクロック発振回路の他に1014機能のための
スピーカ駆動回路等が設けである。
The calendar circuit section 23 is actually provided with a clock oscillation circuit for the calendar function and a speaker drive circuit for the 1014 function.

クロック発振回路は、その性格上乾電池で駆動される必
要があり、これをIC化する場合には、消費電力の少な
い0MO8型のICで構成される。
Due to its nature, the clock oscillation circuit needs to be driven by a dry cell battery, and when integrated into an IC, it is configured with a 0MO8 type IC that consumes little power.

一方、スピーカ駆動回路は、消費電力が大きいため、0
MO8型のICでは構成できず、バイポーラ型のICで
構成する必要がある。従ってカレンダへ回路部全体を−
のチップでIC化することは実際上困難である。
On the other hand, since the speaker drive circuit consumes a large amount of power,
It cannot be configured with an MO8 type IC, but must be configured with a bipolar type IC. Therefore, the entire circuit section is sent to the calendar.
It is actually difficult to implement an IC using this chip.

本発明は上記課題を解決したコンビ1−タモジュールを
提供することを目的とする。
An object of the present invention is to provide a combinator module that solves the above problems.

課題を解決するための手段 本発明は、コンピュータを構成するCPU,メモリ回路
及び制御回路部品を基板は組みNけてなる」ンビュータ
モジ、l−ルであって、上記制御回路部品の一部であり
、ユニポーラICチップと、バイポーラICチップとが
混在してなる混成集積回路構造の制御回路の一部を上記
基板に実装した構成である。
Means for Solving the Problems The present invention is a computer module in which a board is assembled with a CPU, a memory circuit, and control circuit parts constituting a computer, and which is a part of the control circuit parts. , a part of a control circuit having a hybrid integrated circuit structure in which a unipolar IC chip and a bipolar IC chip are mixed is mounted on the substrate.

作用 混成集積回路化したことにより、混成集積回路化してい
ない従来のものに比べて小型化が図られる。
By using a functional hybrid integrated circuit, it is possible to achieve a smaller size compared to a conventional device that is not a hybrid integrated circuit.

実施例 ■ コンビ1−タモジュールの基本構造について。Example ■About the basic structure of the combinator module.

第2図及び第3図は夫々本発明の一実施例のコンピュー
タモジュール3oの平面図及び底面図である。コンピュ
ータモジュール30は第4図及び第5図に示すようにケ
ース82に収められている。
2 and 3 are a plan view and a bottom view, respectively, of a computer module 3o according to an embodiment of the present invention. The computer module 30 is housed in a case 82 as shown in FIGS. 4 and 5.

コンピュータモジュール30は、種々の電子部品を一枚
の基板の上面と下面とに分けて実装し、且つ端子群を基
板の周囲に配して小型化を図った構造である。
The computer module 30 has a structure in which various electronic components are mounted separately on the upper and lower surfaces of a single board, and terminal groups are arranged around the board to achieve miniaturization.

31は一枚の矩形状の基板であり、98mX55m+と
小さく、略コンパクトカセットのサイズである。
Reference numeral 31 denotes a single rectangular substrate, which is as small as 98 m x 55 m+, approximately the size of a compact cassette.

32はCPU、33はポーチ〈登録商標〉(1)、34
はポーチ(登録商標)(2〉、35−1,35−2はポ
ーチ〈登録商標〉 (3)、j6.37はBiO2−R
OM、38.39はDRAM、40はバイポーラPRO
M、41はデイレライン、43はカスタム[C144は
4°−ボードコントローラ、42は本発明の要部をなす
カレンダーモジュールであり、基板31の上面31aと
下面31bとに分けて実装しである。
32 is a CPU, 33 is a pouch (registered trademark) (1), 34
is Pouch (registered trademark) (2), 35-1, 35-2 is Pouch (registered trademark) (3), j6.37 is BiO2-R
OM, 38.39 is DRAM, 40 is bipolar PRO
M, 41 is a day line, 43 is a custom [C144 is a 4°-board controller, 42 is a calendar module which is a main part of the present invention, and is mounted separately on the upper surface 31a and lower surface 31b of the board 31.

ポーチ(1)、(2)、(3)、33.34゜35−+
、35−2はICである。また各ポーチ(1)、(2)
、(3)、33.34.35−1゜35−2はDRAM
等で代替でき、この場合回路を多少変更するでけで済む
Pouch (1), (2), (3), 33.34°35-+
, 35-2 is an IC. Also each pouch (1), (2)
, (3), 33.34.35-1゜35-2 is DRAM
etc., and in this case, only a slight change in the circuit is required.

58はビン端°Iであり、鞄31の周囲に配しである。Reference numeral 58 denotes a bottle end °I, which is arranged around the bag 31.

ポーチ(3) 35−+ 、 35−2 、 B IO
XROM36,37、DRAM38.39、カスタムI
C43がメモリ回路部品を構成する。
Pouch (3) 35-+, 35-2, B IO
XROM36, 37, DRAM38.39, Custom I
C43 constitutes a memory circuit component.

ポーチ(1)33.ポーチ(2)34.後述するカレン
ダモジ1−ル42、キーボード」シトローラ44がI!
+!0回路部品を構成する。
Pouch (1) 33. Pouch (2) 34. Calendar module 42 and keyboard ``Citrolla'' 44, which will be described later, are connected to I!
+! Configures 0 circuit components.

■ コンピュータモジュール30が適用されるパーソナ
ルコンピュータ及びコンピュータモジュール30の回路
構成について。
■ Regarding the personal computer to which the computer module 30 is applied and the circuit configuration of the computer module 30.

第5図は本発明コンピュータモジュールが適用される一
般のパーソナルコンビ1−夕のシステム構成図を示す。
FIG. 5 shows a system configuration diagram of a general personal computer to which the computer module of the present invention is applied.

同図中、60はバーソプルコンピュータ本体で、本発明
が対象としているコンビ1−タモジュール30.外部機
器に対する入出力制御を行なうインタフェースモジ1−
ル61.拡張メモリ62.DC/DCコンバータ63.
リセット回路64等にて構成されている。コンビ1−タ
モジュール30には外部端子が設けられており、ACア
ダプタ65からD C/D Cコンバータ63を介して
Na1i圧が与えられ、又、キーボード及び外部機器6
6からの各秤情報を供給されて各種演算処理を行なう。
In the figure, 60 is a versatile computer main body, and a combination module 30. which is the subject of the present invention. Interface module 1- for controlling input/output to external devices
Le 61. Expanded memory 62. DC/DC converter 63.
It is composed of a reset circuit 64 and the like. The combination module 30 is provided with an external terminal, and Na1i pressure is applied from the AC adapter 65 via the DC/DC converter 63, and the keyboard and external device 6
Each scale information from 6 is supplied to perform various arithmetic processing.

インタフェースモジュール61は、フロッピーディスク
67に対する制御を行なうフロッピーディスクIl+御
回路68.Ia気ディスク70に対する制御を行なう磁
気ディスク糸り御回路71.変・復調器72に対する入
出力制御を行なう直列入出力インタフェース73.プリ
ンタ74に対する入出力1tlltllを行なうプログ
ラマブル亜列入出hインタフェース75.モータ76に
対する入出力!I+ 011を行なうデイスプレィイン
タフェース77にて構成されている。
The interface module 61 includes a floppy disk Il+ control circuit 68 . A magnetic disk thread control circuit 71 that controls the Ia disk 70. A serial input/output interface 73 that performs input/output control for the modulator/demodulator 72. A programmable sub-column input/output interface 75 for input/output to the printer 74. Input/output to motor 76! It consists of a display interface 77 that performs I+011.

第6図は第5図に示す」ンピ1−タモジ1−ル30の詳
細ブロック図を示す。このものの基本的な機能は従来一
般のものと同様であるので、その動作の概略を説明する
。第6図において、CPU32はコンピュータモジ1−
ル3o全体の制御を行なうもので、所定プログラムに従
って制御を行なう構成とされている。ポーチ(3)35
−+はアドレスバッファで、CPLI32から指定され
るアドレスをバッフ7し、このアドレスによって後述の
DRAM38.39や8108108−RO。
FIG. 6 shows a detailed block diagram of the module 30 shown in FIG. Since the basic functions of this device are the same as conventional ones, an outline of its operation will be explained. In FIG. 6, the CPU 32 is a computer module 1-
It controls the entire system 3o, and is configured to perform control according to a predetermined program. Pouch (3) 35
-+ is an address buffer, which buffers the address specified from the CPLI 32, and uses this address to control the DRAM 38.39 and 8108108-RO, which will be described later.

37等のアドレスが指定される。ポーチ(3)35−2
はデータバッファで、CPLJ32の制御によって出力
されるデータをバッファし、このデータはコンピュータ
モジュール30内の諸回路及びビン端子58を介して外
部回路に送られて所定の処理が行なわれる。
An address such as 37 is specified. Pouch (3) 35-2
is a data buffer that buffers data output under the control of the CPLJ 32, and this data is sent to an external circuit via various circuits within the computer module 30 and the bin terminal 58 for predetermined processing.

DRAM38.39を駆動するに際し、カスタムIC4
3にて作られたアクセスタイミング制御信号が用いられ
、このアクセスタイミング制御信号を基にしてデイレイ
ライン41にでアクセスタイミングが作られたDRAM
38.39のアドレス指定が行なわれる。なお、バイポ
ーラF ROM2Oはこのアクセスに従っていわゆるメ
モリに割振りを行なう。
When driving DRAM38.39, custom IC4
The access timing control signal created in step 3 is used, and the access timing is created in the delay line 41 based on this access timing control signal.
38.39 addressing is done. Note that the bipolar F ROM 2O allocates so-called memory according to this access.

ポーチ(2)34はDMA (ダイレクト・メモリ・ア
クセス)インタフェース34a、ハードとソフトとの同
期をとるための処理時間を作るタイマ34b0割込みコ
ントロール回路34Cにて構成されている。又、カレン
ダモジュール42は日付は表示のための時計のクロック
発振源である水晶発振器等を有しており、ポーチ(1)
33のカレンダ制御回路にクロックを供給して日付は表
示を行なう。キーボードコントローラ44は外部のキー
ボードからの指定低目をコンビ1−タモジュール30内
の所定の諸回路に出力したり、CPU32からの制御低
目を1−ボードに出力したりするキーボード制御のイン
タフェースとして動作する。■ カレンダモジュール4
2について。
The porch (2) 34 is composed of a DMA (direct memory access) interface 34a, a timer 34b0, and an interrupt control circuit 34C for creating processing time for synchronizing hardware and software. Furthermore, the calendar module 42 has a crystal oscillator, etc., which is a clock oscillation source for a clock for displaying the date, and the calendar module 42 has a crystal oscillator, etc.
The date is displayed by supplying a clock to the calendar control circuit 33. The keyboard controller 44 serves as a keyboard control interface that outputs specified low numbers from an external keyboard to predetermined various circuits within the combi-tar module 30, and outputs controlled low numbers from the CPU 32 to the first board. Operate. ■ Calendar module 4
About 2.

第1図、第2図、第3図はカレンダモジュール42を示
す。第4図はカレンダモジエール42の回路図である。
1, 2 and 3 illustrate calendar module 42. FIG. FIG. 4 is a circuit diagram of the calendar module 42.

カレンダモジ1−ル42は、基板110上に、市販の0
MO8I Cデツプ111と、同じく市販のバイポーラ
ICチップ112. 113とを混在させて実装し、消
費電力の少ない0MO8I Cチップ111をカレンダ
クロック用の発振に使用し、消費電力の大ぎいバイポー
ラICチップ112. 113を人きいit流を必要と
する別の回路に供するようにしたものである。
The calendar module 1-42 is mounted on the substrate 110 using a commercially available
A MO8 IC chip 111 and a commercially available bipolar IC chip 112. The 0MO8 IC chip 111 with low power consumption is used for calendar clock oscillation, and the high power consumption bipolar IC chip 112. 113 is used for another circuit that requires a user-friendly IT style.

カレンダモジュール42は上記のように混成集積回路構
造であり、第11図中のカレンダー回路部23が占める
面積の略1/6と小型化されている。
The calendar module 42 has a hybrid integrated circuit structure as described above, and is miniaturized to about 1/6 of the area occupied by the calendar circuit section 23 in FIG. 11.

CMO8ICチップ111ハ型番14069ノも(7)
T−あり、インバータ 111− r〜’111−、よ
りなり、このうちインバータ111−、〜111−3が
水晶発振器114等と接続されて、カレンダクロック発
振回路115を構成する。
CMO8IC chip 111ha model number 14069no (7)
The calendar clock oscillation circuit 115 is configured by connecting the inverters 111-r to 111-3 with a crystal oscillator 114 and the like.

この発振回路115はその性格上電池116により動作
される。
This oscillation circuit 115 is operated by a battery 116 due to its nature.

ここで発振回路115は専ら0MO8I Cチップ11
1を利用して構成しである。このため、電池116の消
費は抑Illされる。なお、電池116は、コンビ1−
タモジュール30にではなく、これが組付けられるパー
ソナルコンピュータ本体のボードに設けである。
Here, the oscillation circuit 115 is exclusively 0MO8I C chip 11
It is configured using 1. Therefore, consumption of the battery 116 is suppressed. Note that the battery 116 is
It is provided not on the data module 30 but on the board of the personal computer main body to which it is assembled.

バイポーラICチップ112は型ii 74707のも
のであり、ノンインバータ 112−+〜113−4よ
りなる。 またバイポーラICプツブ113は型番Al
3O3のものであり、インバータ 113−+〜113
−4よりなる。
The bipolar IC chip 112 is of type II 74707 and consists of non-inverters 112-+ to 113-4. Also, the bipolar IC pushbutton 113 has a model number of Al.
3O3, inverter 113-+~113
- Consists of 4.

ノンインバータ 112−+ 、  112−2 、イ
ンバータ  111−4 〜111−s  、   1
13−3  、  113  4  等がゲート回路1
17を構成する。
Non-inverter 112-+, 112-2, Inverter 111-4 to 111-s, 1
13-3, 1134 etc. are gate circuit 1
17.

またインバータ113−+ 、  113−2 、及び
ノンインバータ 112−a〜112−s等が大きい電
流を要するスピーカ駆動回路118を構成する。
Further, the inverters 113-+, 113-2, non-inverters 112-a to 112-s, etc. constitute a speaker drive circuit 118 that requires a large current.

発明の詳細 な説明した様に、本発明によれば、複数のICチップを
使用して混成集積回路化した構成であるため、個々のI
Cチップを個々にパッケージ化したものを組み付けたも
のに比べて相当量4゛1化することが出来、またカスタ
ムIC化する場合に比べて安価となり、コンピュータモ
ジ1−ルの小型化及び低廉化することが出来るという特
長を有する。
As described in detail, according to the present invention, since the configuration is a hybrid integrated circuit using a plurality of IC chips, individual I/O
Compared to assembling C chips individually packaged, a considerable amount can be integrated into 4×1, and it is also cheaper than custom ICs, making computer modules smaller and cheaper. It has the advantage of being able to

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の要部をなすカレンダモジ1−ルの平面
図、 第2図はその正面図、 第3図はその側面図1、 第4図は第1図のカレンダモジ1−ルの回路図、第5図
本発明の何時実施例のコンピュータモジュールの平面図
、 第6図は第5図にコンビ1−タモジュールの底面図、 第7図は第5図のコンビ1−タモジュールがケース内に
収まった状態をケースを断面して足す一部切截正面図、 第8図は第5図のコンビ1−タモジュールがケース内に
収まった状態をケースを断面して示す側面図、 第9図は第5図及び第6図の」ンピl−タモジュールが
適用される一般のパーソナルコンビ1−タのシスアム構
成図、 第10図は第5図及び第6図のモジュールのブロック図
、 第11図は従来例の平面図、 第12図はその正面図である。 30・・・コンビエータモジ1−ル、31・・・基板、
32・・・CPLJ、33・・・ポーチ(1)、34・
・・ポーチ(2)、35 1.35 2・・・ポーチ(
3)、36.37・・・B 1103−RO,38,3
9・・・DRAM140・・・バイポーラPROM、4
3・・・カスタムIC144・・・キーホードコント[
I−ラ、58・・・ビン端子、60・・・パーソナルコ
ンビ1−夕本体、82・・・ケース110・・・基板、
111・・・0MO8ICチップ、112. 113・
・・バイポーラICチップ、114・・・水晶発振器、
115・・・発振回路、116・・・電池、117・・
・ゲート回路、118・・・スピーカ駆動回路。
Fig. 1 is a plan view of the calendar module 1 which constitutes the essential part of the present invention, Fig. 2 is its front view, Fig. 3 is its side view 1, and Fig. 4 is the circuit of the calendar module 1 of Fig. 1. Fig. 5 is a plan view of a computer module according to an embodiment of the present invention; Fig. 6 is a bottom view of the combinator module in Fig. 5; Fig. 7 is a top view of a computer module according to an embodiment of the invention; Fig. 8 is a partially cutaway front view showing the state in which the combinator module of Fig. 5 is fitted in the case, with the case cut away; Figure 9 is a system configuration diagram of a general personal computer to which the input module shown in Figures 5 and 6 is applied; Figure 10 is a block diagram of the module shown in Figures 5 and 6; FIG. 11 is a plan view of the conventional example, and FIG. 12 is a front view thereof. 30... Combiator module 1-le, 31... Board,
32...CPLJ, 33...Pouch (1), 34.
... Pouch (2), 35 1.35 2... Pouch (
3), 36.37...B 1103-RO, 38,3
9...DRAM140...Bipolar PROM, 4
3...Custom IC144...Keychain control [
I-ra, 58... Bin terminal, 60... Personal combination 1-unit body, 82... Case 110... Board,
111...0MO8IC chip, 112. 113・
...Bipolar IC chip, 114...Crystal oscillator,
115...Oscillation circuit, 116...Battery, 117...
- Gate circuit, 118... speaker drive circuit.

Claims (1)

【特許請求の範囲】  コンピュータを構成するCPU,メモリ回路及び制御
回路部品を基板は組み付けてなるコンピユータモジュー
ルであつて、 上記制御回路部品の一部であり、ユニポーラICチップ
と、バイポーラICチップとが混在してなる混成集積回
路構造の制御回路の一部を上記基板に実装した構成のコ
ンピュータモジュール。
[Claims] A computer module in which a CPU, a memory circuit, and control circuit components constituting a computer are assembled on a board, and a unipolar IC chip and a bipolar IC chip are part of the control circuit components. A computer module having a configuration in which a part of a control circuit having a mixed integrated circuit structure is mounted on the above board.
JP1171717A 1989-07-03 1989-07-03 Computer module Pending JPH0336611A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1171717A JPH0336611A (en) 1989-07-03 1989-07-03 Computer module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1171717A JPH0336611A (en) 1989-07-03 1989-07-03 Computer module

Publications (1)

Publication Number Publication Date
JPH0336611A true JPH0336611A (en) 1991-02-18

Family

ID=15928368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1171717A Pending JPH0336611A (en) 1989-07-03 1989-07-03 Computer module

Country Status (1)

Country Link
JP (1) JPH0336611A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE36415E (en) * 1994-02-08 1999-11-30 Analogic Corporation X-ray tomography system with gantry pivot and translation control

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE36415E (en) * 1994-02-08 1999-11-30 Analogic Corporation X-ray tomography system with gantry pivot and translation control

Similar Documents

Publication Publication Date Title
JPH0526224B2 (en)
JP2002132180A (en) Display module
JP5360674B2 (en) Integrated circuit device and electronic apparatus
JPH0336611A (en) Computer module
JPH0336614A (en) Circuit module
US6661122B1 (en) Polarity independent power supply control methods and systems using the same
CN210123521U (en) Industrial control circuit
JPH0441384Y2 (en)
EP0479915B1 (en) Compact portable computer
JPH0336615A (en) Computer module
TW201724074A (en) Electronic paper display apparatus and driving method thereof
CN206696623U (en) A kind of rotatable digital clock of intelligence
US20030097599A1 (en) Suspend-to-RAM controlling circuit
JPH0734170B2 (en) Electronic data processor
JPH01255317A (en) Semiconductor integrated circuit device
CN113268026B (en) Pin configuration method of MCU chip
JPH01306976A (en) Semiconductor storage device
JPS61136184A (en) Ic card containing time counting function
JPS60150593U (en) Flat panel drive device
JP3235281B2 (en) Semiconductor devices and electronic equipment
JP2739573B2 (en) Single chip microcomputer
devices are faster than FPGA Disk-drive subsystem control
JPS59993U (en) Electronic wristwatch with calculator
JPS6349949Y2 (en)
JPH0481190U (en)