JPH033027Y2 - - Google Patents

Info

Publication number
JPH033027Y2
JPH033027Y2 JP1981194024U JP19402481U JPH033027Y2 JP H033027 Y2 JPH033027 Y2 JP H033027Y2 JP 1981194024 U JP1981194024 U JP 1981194024U JP 19402481 U JP19402481 U JP 19402481U JP H033027 Y2 JPH033027 Y2 JP H033027Y2
Authority
JP
Japan
Prior art keywords
circuit
vertical
signal
output
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1981194024U
Other languages
Japanese (ja)
Other versions
JPS58101561U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP19402481U priority Critical patent/JPS58101561U/en
Publication of JPS58101561U publication Critical patent/JPS58101561U/en
Application granted granted Critical
Publication of JPH033027Y2 publication Critical patent/JPH033027Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Details Of Television Scanning (AREA)

Description

【考案の詳細な説明】 本考案は、陰極線管デイスプレイ装置において
二つの異なる垂直偏向周波数に対していずれの垂
直偏向周波数においても垂直振幅と垂直直線性と
が同時に補正制御可能にした垂直直線性補正回路
に関する。
[Detailed description of the invention] The present invention is a vertical linearity correction system that enables simultaneous correction control of vertical amplitude and vertical linearity at both vertical deflection frequencies for two different vertical deflection frequencies in a cathode ray tube display device. Regarding circuits.

陰極線管では、垂直偏向コイルに流すのこぎり
波電流が歪んでいると、画面の上または下が伸び
たり縮んだりする。これを解決するために垂直増
幅回路でのこぎり波の直線性補正を行なつてい
る。垂直偏向コイル電流の歪の原因としては、発
振波形の歪によるもの、トランジスタの非直線性
によるもの、出力トランスによるものがあり、こ
れらの歪を補正するため種々の回路が工夫されて
いる。一般に非直線歪は垂直出力回路のエミツタ
抵抗による負帰還や、垂直増幅回路のトランジス
タのエミツタに低抵抗を入れ、これに垂直偏向コ
イル電流を流して負帰還電圧を発生させる方法で
補正している。また、発振波形の歪などについて
は出力を垂直増幅回路に帰還し、これを積分回路
で積分して発振出力に加えたりしている。第1図
は垂直発振回路1の発振波形の歪を積分回路2で
補正する場合の回路図で、発振波形の下ぞりの波
形と逆の上ぞりの波形を積分回路2で発生させて
直線性を補正している。そして垂直同期信号の周
波数(垂直偏向周波数)が低い程、すなわちその
周期(のこぎり波の周期Tと一致)が長い程、垂
直発振回路1の発振波形の歪は大きくなるので、
これを補正する積分回路2の時定数を少さくしな
ければならない。ところで垂直偏向周波数は、テ
レビジヨン放送方式の場合では予め定められた既
知の異なる一定値を切換えるものであるが、陰極
線管デイスプレイ装置では、切換えられる周波数
が機種によつて異なり統一されていない。そのた
め垂直直線性は、ある垂直偏向周波数では適正で
あるが、別の垂直偏向周波数では適正でなくな
り、この場合垂直直線性(V.LINE)ボリウムを
回して再調整したりあるいは、回路定数を変更し
たりしなければならない。
In cathode ray tubes, if the sawtooth current applied to the vertical deflection coil is distorted, the top or bottom of the screen will expand or contract. To solve this problem, linearity correction of the sawtooth wave is performed in the vertical amplifier circuit. The causes of distortion in the vertical deflection coil current include distortion of the oscillation waveform, nonlinearity of the transistor, and output transformer, and various circuits have been devised to correct these distortions. Generally, nonlinear distortion is corrected by negative feedback using the emitter resistance of the vertical output circuit, or by inserting a low resistance into the emitter of the transistor of the vertical amplifier circuit, and passing a vertical deflection coil current through it to generate a negative feedback voltage. . In addition, for distortion of the oscillation waveform, the output is fed back to the vertical amplifier circuit, integrated by an integrating circuit, and added to the oscillation output. Figure 1 is a circuit diagram when the distortion of the oscillation waveform of the vertical oscillation circuit 1 is corrected by the integrating circuit 2.The integrating circuit 2 generates a rising waveform that is opposite to the downward sloping waveform of the oscillation waveform. Corrects linearity. The lower the frequency (vertical deflection frequency) of the vertical synchronization signal, that is, the longer its period (coinciding with the period T of the sawtooth wave), the greater the distortion of the oscillation waveform of the vertical oscillation circuit 1.
The time constant of the integrating circuit 2 that corrects this must be reduced. Incidentally, in the case of the television broadcasting system, the vertical deflection frequency is switched between different predetermined known constant values, but in cathode ray tube display devices, the frequency to be switched varies depending on the model and is not unified. Therefore, the vertical linearity is appropriate at one vertical deflection frequency, but becomes inappropriate at another vertical deflection frequency. In this case, readjust by turning the vertical linearity (V.LINE) volume or change the circuit constants. I have to do something.

そこで、この種の陰極線デイスプレイ装置にお
ける垂直偏向回路では、二つの異なる垂直偏向周
波数に対していずれの垂直偏向周波数において
も、垂直振幅と垂直直線性とを同時に補正制御可
能となるようにした回路が望まれ、このためにこ
の回路をいかに複雑な回路構成とはせず実現しか
つ、簡単な制御系統でいかに可能とし、しかも集
積回路化の容易な回路配置をいかに実現するかと
いう技術的課題があつた。
Therefore, in the vertical deflection circuit of this type of cathode ray display device, a circuit that can simultaneously correct and control the vertical amplitude and vertical linearity at any of the two different vertical deflection frequencies is used. Therefore, the technical challenge is how to realize this circuit without a complicated circuit configuration, how to make it possible with a simple control system, and how to realize a circuit layout that is easy to integrate. It was hot.

本考案は、上述の問題点を解消するために提案
されたもので、高解像度の要求される陰極線デイ
スプレイ装置に適用される垂直偏向回路におい
て、二つの異なる垂直偏向周波数に対していずれ
の垂直偏向周波数においても、一つの制御信号で
垂直振幅と垂直直線性とを同時に補正制御可能と
し、この垂直振幅と垂直直線性とを同時に補正制
御する際、複雑な回路構成とはせずかつ、一つの
信号源でシンプルな制御を可能とし、集積回路化
の容易な回路配置を実現した垂直直線性補正回路
を提供することを目的とする。
The present invention was proposed in order to solve the above-mentioned problems, and in a vertical deflection circuit applied to a cathode ray display device that requires high resolution, it is possible to determine which vertical deflection frequency Regarding frequency, vertical amplitude and vertical linearity can be corrected and controlled simultaneously with one control signal. The object of the present invention is to provide a vertical linearity correction circuit that enables simple control using a signal source and realizes a circuit arrangement that is easy to integrate.

以下本考案を実施例図面にしたがつて説明す
る。第2図が本考案の一実施例に係る垂直直線性
補正回路が適用されたデイスプレイ装置の垂直偏
向回路の回路図である。
The present invention will be explained below with reference to the drawings. FIG. 2 is a circuit diagram of a vertical deflection circuit of a display device to which a vertical linearity correction circuit according to an embodiment of the present invention is applied.

T1は垂直同期信号の入力端子である。10は
再トリガのかかる単安定マルチバイブレータであ
る集積回路(例えばT・IのSN74122)である。
+B1はこの単安定マルチバイブレータである集
積回路10に供給される電源電圧である。C1
C2はノイズ吸収用のコンデンサである。C3およ
びR1はそれぞれ再トリガのかかる基準の垂直偏
向周波数を設定するコンデンサと抵抗である。
VR1は単安定マルチバイブレータである集積回路
10の出力パルスのパルス幅を調整する可変抵抗
で、抵抗R2、コンデンサC4と共にそのパルス幅
が決まる。TR1は単安定マルチバイブレータであ
る集積回路10のピン12の出力によつてオン、
オフする第1のスイツチング素子であるトランジ
スタで、R3はその保護抵抗である。20は垂直
偏向用集積回路(例えばNECのμPC1031H)で
ある。+B3はこの垂直偏向用集積回路20に供給
される電源電圧である。R4,R5は抵抗、VR2
VR3は可変抵抗、C9はコンデンサで、これらの
値により垂直振巾の調整量が決まり、その調整は
可変抵抗VR2,VR3で行なう。R12,VR5,C12
それぞれ垂直同期(V.HOLD)の周波数の調整
量を決める抵抗、可変抵抗、コンデンサで、可変
抵抗VR5でその調整を行なう。C13,C14,C15
C16はいずれもノイズ吸収用のコンデンサである。
R13,R14,R15は保護用の抵抗である。DYは垂
直偏向コイル、R10はその保護抵抗である。C8
正帰還のコンデンサ、R9は保護抵抗である。
C10,C17は正帰還のコンデンサである。R11
VR4、第1のコンデンサであるC7はそれぞれ垂
直直線性(V.LINE)の調整のための抵抗、可変
抵抗、コンデンサで可変抵抗VR4で行なう。30
は本考案の一実施例に係る垂直直線性補正回路で
ある。IN1はインバータ回路である。TR2は第2
のスイツチング素子であるトランジスタ、+B2
その電源である。R6,R7,R8は保護抵抗である。
C6は抵抗R11、可変抵抗VR4、コンデンサC7と共
に垂直直線性(V.LINE)の調整のための第2の
コンデンサである。D1はダイオードで、トラン
ジスタTR2がオンしてローレベルの信号が流れこ
むとオープン状態となり、トランジスタTR2がオ
フしてハイレベルの信号が流れこむと短絡状態に
なつてコンデンサC6がコンデンサC7に並列に接
続される。
T1 is the input terminal for the vertical synchronization signal. 10 is an integrated circuit (for example, T.I.'s SN74122) which is a retriggerable monostable multivibrator.
+B 1 is the power supply voltage supplied to the integrated circuit 10, which is this monostable multivibrator. C1 ,
C2 is a capacitor for noise absorption. C 3 and R 1 are a capacitor and a resistor, respectively, that set the reference vertical deflection frequency for retriggering.
VR1 is a variable resistor that adjusts the pulse width of the output pulse of the integrated circuit 10, which is a monostable multivibrator, and the pulse width is determined together with the resistor R2 and the capacitor C4 . TR 1 is turned on by the output of pin 12 of integrated circuit 10, which is a monostable multivibrator;
The transistor is the first switching element to be turned off, and R3 is its protection resistor. 20 is a vertical deflection integrated circuit (for example, NEC μPC1031H). +B 3 is a power supply voltage supplied to this vertical deflection integrated circuit 20. R 4 , R 5 are resistors, VR 2 ,
VR 3 is a variable resistor, and C 9 is a capacitor. These values determine the amount of vertical amplitude adjustment, and this adjustment is performed using variable resistors VR 2 and VR 3 . R 12 , VR 5 , and C 12 are resistors, variable resistors, and capacitors that respectively determine the amount of vertical synchronization (V.HOLD) frequency adjustment, and the adjustment is performed by variable resistor VR 5 . C 13 , C 14 , C 15 ,
Both C16 are capacitors for noise absorption.
R 13 , R 14 , and R 15 are protection resistors. DY is the vertical deflection coil, R 10 is its protection resistor. C8 is a positive feedback capacitor and R9 is a protection resistor.
C 10 and C 17 are positive feedback capacitors. R11 ,
VR 4 and the first capacitor C 7 are a resistor, a variable resistor, and a capacitor for vertical linearity (V.LINE) adjustment, respectively, and are performed by the variable resistor VR 4 . 30
is a vertical linearity correction circuit according to an embodiment of the present invention. IN 1 is an inverter circuit. TR 2 is the second
The switching element is a transistor, and + B2 is its power supply. R 6 , R 7 and R 8 are protective resistors.
C6 is a second capacitor for vertical linearity (V.LINE) adjustment together with resistor R11 , variable resistor VR4 , and capacitor C7 . D 1 is a diode, and when transistor TR 2 is turned on and a low level signal flows in, it becomes an open state, and when transistor TR 2 is turned off and a high level signal flows in, it becomes a short circuit state and capacitor C 6 becomes a capacitor. Connected in parallel to C 7 .

次に以上の構成からなる垂直偏向回路の動作に
ついて説明する。単安定マルチバイブレータであ
る集積回路10で設定された基準の周波数より低
い垂直偏向周波数を有する垂直同期信号が入力端
子T1より入力すると、単安定マルチバイブレー
タである集積回路10はピン12よりハイレベル
の信号を出力し続ける。これによりトランジスタ
TR1はオンし、可変抵抗VR2およびVR3で垂直振
幅が調整される。さらにピン12からのハイレベ
ルの信号はインバータ回路IN1に入力されてロー
レベルに転ずる。したがつてトランジスタTR2
オフ状態であり、ダイオードD1は短絡されてコ
ンデンサC6はコンデンサC7と並列に接続される。
すなわち垂直偏向用集積回路20の垂直出力回路
に垂直発振回路から加わるのこぎり波の時定数
は、抵抗R11と可変抵抗VR4の合成抵抗をRとす
ればR・(C6+C7)だけ調整されて小さくなり、
垂直直線性がその分調整される。次に入力端子
T1より入力する垂直同期信号の垂直偏向周波数
が前記の基準周波数より高い場合、単安定マルチ
バイブレータである集積回路10のピン12の出
力はローレベルのままである。これによりトラン
ジスタTR1はオフ状態であり、可変抵抗VR3のみ
で垂直振幅が調整される。そしてインバータ回路
IN1の出力はハイレベルとなつてトランジスタ
TR2はオンし、ダイオードD1はオープン状態、
つまりコンデンサC6はコンデンサC7に接続され
ない。すなわち、垂直偏向用集積回路20の垂直
出力回路に垂直発振回路から加わるのこぎり波の
時定数は、R・C7(Rは抵抗R11と可変抵抗VR4
の合成抵抗)だけ調整されて小さくなり、垂直直
線性がその分調整される。
Next, the operation of the vertical deflection circuit having the above configuration will be explained. When a vertical synchronizing signal having a vertical deflection frequency lower than the reference frequency set in the integrated circuit 10, which is a monostable multivibrator, is input from input terminal T1 , the integrated circuit 10, which is a monostable multivibrator, has a higher level than pin 12. continues to output the signal. This allows the transistor
TR 1 is turned on and the vertical amplitude is adjusted by variable resistors VR 2 and VR 3 . Furthermore, the high level signal from pin 12 is input to the inverter circuit IN1 and changes to low level. Transistor TR 2 is therefore in the off state, diode D 1 is shorted and capacitor C 6 is connected in parallel with capacitor C 7 .
In other words, the time constant of the sawtooth wave applied from the vertical oscillation circuit to the vertical output circuit of the vertical deflection integrated circuit 20 can be adjusted by R·(C 6 +C 7 ), where R is the combined resistance of the resistor R 11 and the variable resistor VR 4 . and become smaller,
Vertical linearity is adjusted accordingly. Next is the input terminal
When the vertical deflection frequency of the vertical synchronization signal input from T1 is higher than the reference frequency, the output of pin 12 of the integrated circuit 10, which is a monostable multivibrator, remains at a low level. As a result, the transistor TR1 is in an off state, and the vertical amplitude is adjusted only by the variable resistor VR3 . and inverter circuit
The output of IN 1 becomes high level and the transistor
TR 2 is on, diode D 1 is open,
That is, capacitor C 6 is not connected to capacitor C 7 . That is, the time constant of the sawtooth wave applied from the vertical oscillation circuit to the vertical output circuit of the vertical deflection integrated circuit 20 is R・C 7 (R is the resistance R 11 and the variable resistance VR 4
The vertical linearity is adjusted accordingly.

本考案は、以上説明したように、垂直振幅の調
整用の可変抵抗を切替えるための信号を出力する
単安定マルチバイブレータの出力を利用して垂直
同期信号の垂直偏向周波数が単安定マルチバイブ
レータの基準周波数より小さい場合には垂直直線
性を補正する回路のコンデンサに他のコンデンサ
を並列に接続させ、大きい場合には非接続にする
ようにしたため、垂直同期信号の垂直偏向周波数
が基準の周波数を境にして小さい場合には垂直直
線性の補正量が大きく、垂直偏向周波数が大きい
場合には補正量が小さくなる。したがつて、垂直
直線性が自動的に常にある一定の規格内におさま
るという効果を有する。また本考案によれば、垂
直偏向周波数の変化に応じて出力する単安定マル
チバイブレータ回路10の出力信号によつて、振
幅補正のための抵抗と垂直直線性補正のためのコ
ンデンサの両者を同時に接離する手段として、無
接点な能動素子の第1のスイツチング手段TR1
と第2のスイツチング手段TR2とを設け、制御
信号として単安定マルチバイブレータ回路10の
唯一の出力信号を共有して用いているから、一つ
の制御信号で垂直振幅と垂直直線性とを同時に補
正制御可能とし、この垂直振幅と垂直直線性とを
同時に補正制御する際、複雑な回路構成とはせず
かつ、一つの信号源でシンプルな制御を可能と
し、集積回路化の容易な回路配置を実現した垂直
直線性補正回路を提供できるものである。
As explained above, the present invention utilizes the output of a monostable multivibrator that outputs a signal for switching a variable resistor for vertical amplitude adjustment, so that the vertical deflection frequency of the vertical synchronization signal can be adjusted to the standard of a monostable multivibrator. If it is smaller than the frequency, another capacitor is connected in parallel to the capacitor of the vertical linearity correction circuit, and if it is larger, it is disconnected, so the vertical deflection frequency of the vertical synchronization signal crosses the reference frequency. When the vertical deflection frequency is small, the correction amount for vertical linearity is large, and when the vertical deflection frequency is large, the correction amount is small. Therefore, it has the effect that the vertical linearity automatically always falls within a certain standard. Further, according to the present invention, both the resistor for amplitude correction and the capacitor for vertical linearity correction are connected at the same time by the output signal of the monostable multivibrator circuit 10 which is output in response to changes in the vertical deflection frequency. As a means for separating, a first switching means TR1 of a non-contact active element is used.
and second switching means TR2, and share the only output signal of the monostable multivibrator circuit 10 as a control signal, so that vertical amplitude and vertical linearity can be corrected and controlled simultaneously with one control signal. When correcting and controlling vertical amplitude and vertical linearity at the same time, it is possible to perform simple control with a single signal source without requiring a complicated circuit configuration, and realizes a circuit layout that is easy to integrate. Accordingly, it is possible to provide a vertical linearity correction circuit with the following features.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は垂直発振回路の補正回路と波形図、第
2図は本考案の一実施例に係る直線性補正回路が
適用されたデイスプレイ装置の垂直偏向回路の回
路図である。 20……垂直発振回路、波形整形回路、VR2
VR3,R4,R5……回路網、C6……コンデンサ、
TR1……第1のスイツチング手段、TR2……第2
のスイツチング手段、10……単安定マルチバイ
ブレータ(である集積)回路。
FIG. 1 is a correction circuit and a waveform diagram of a vertical oscillation circuit, and FIG. 2 is a circuit diagram of a vertical deflection circuit of a display device to which a linearity correction circuit according to an embodiment of the present invention is applied. 20...Vertical oscillation circuit, waveform shaping circuit, VR 2 ,
VR 3 , R 4 , R 5 ... circuit network, C 6 ... capacitor,
TR 1 ...First switching means, TR 2 ...Second switching means
10. A monostable multivibrator (integrated) circuit.

Claims (1)

【実用新案登録請求の範囲】 少なくとも垂直発振回路と波形整形回路とを備
えた陰極線管デイスプレイ装置の垂直偏向回路に
おいて、 外部より入力される垂直同期信号の周波数が所
定の基準周波数より小さい時、制御用信号を出力
し続ける単安定マルチバイブレータ回路と、 前記垂直発振回路の出力信号の振幅を調整する
ための可変抵抗および抵抗からなる複数個の回路
網と、 前記単安定マルチバイブレータ回路の出力信号
に応答し、前記複数個の回路網の一つを選択する
ように切替える第1のスイツチング手段と、 前記発振回路の出力波形の直線性を補正する前
記波形整形回路の一部を形成した積分回路に対
し、この積分回路の時定数を大きくするよう並列
に接続されるコンデンサと、 前記単安定マルチバイブレータ回路の出力信号
に応答し、この出力信号が与えられているときに
は前記コンデンサを前記積分回路に対し接続し、
前記出力信号が与えられていないときにはこの接
続を解除する第2のスイツチング手段と、 前記第1のスイツチング手段と前記第2のスイ
ツチング手段とが、制御用入力信号として前記単
安定マルチバイブレータ回路の同一の出力信号を
共有して用いていることを特徴とした垂直直線性
補正回路。
[Claims for Utility Model Registration] In a vertical deflection circuit of a cathode ray tube display device, which is equipped with at least a vertical oscillation circuit and a waveform shaping circuit, when the frequency of a vertical synchronizing signal input from the outside is lower than a predetermined reference frequency, a monostable multivibrator circuit that continues to output a signal for the output signal; a plurality of circuit networks consisting of variable resistors and resistors for adjusting the amplitude of the output signal of the vertical oscillation circuit; first switching means for responsively switching to select one of the plurality of circuit networks; and an integrating circuit forming part of the waveform shaping circuit for correcting the linearity of the output waveform of the oscillation circuit. On the other hand, in response to the output signal of the monostable multivibrator circuit, the capacitor is connected in parallel to increase the time constant of the integrator circuit, and when this output signal is given, the capacitor is connected to the integrator circuit. connection,
a second switching means for releasing the connection when the output signal is not applied; and the first switching means and the second switching means apply the same signal to the monostable multivibrator circuit as a control input signal. A vertical linearity correction circuit characterized in that the output signals of the two are shared and used.
JP19402481U 1981-12-28 1981-12-28 Vertical linearity correction circuit Granted JPS58101561U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19402481U JPS58101561U (en) 1981-12-28 1981-12-28 Vertical linearity correction circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19402481U JPS58101561U (en) 1981-12-28 1981-12-28 Vertical linearity correction circuit

Publications (2)

Publication Number Publication Date
JPS58101561U JPS58101561U (en) 1983-07-11
JPH033027Y2 true JPH033027Y2 (en) 1991-01-25

Family

ID=30107356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19402481U Granted JPS58101561U (en) 1981-12-28 1981-12-28 Vertical linearity correction circuit

Country Status (1)

Country Link
JP (1) JPS58101561U (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5037967A (en) * 1973-07-18 1975-04-09
JPS52126128A (en) * 1976-04-14 1977-10-22 Sanyo Electric Co Ltd Television receiver
JPS5523689A (en) * 1978-08-08 1980-02-20 Sanyo Electric Co Ltd Color television receiver

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5114521U (en) * 1974-07-19 1976-02-02

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5037967A (en) * 1973-07-18 1975-04-09
JPS52126128A (en) * 1976-04-14 1977-10-22 Sanyo Electric Co Ltd Television receiver
JPS5523689A (en) * 1978-08-08 1980-02-20 Sanyo Electric Co Ltd Color television receiver

Also Published As

Publication number Publication date
JPS58101561U (en) 1983-07-11

Similar Documents

Publication Publication Date Title
US4101814A (en) Side pincushion distortion correction circuit
JPH06189154A (en) Deflection waveform correction circuit
US3668463A (en) Raster correction circuit utilizing vertical deflection signals and high voltage representative signals to modulate the voltage regulator circuit
US4464612A (en) Circuit arrangement for a picture display device for generating a sawtooth-shaped line deflection current
JPH033027Y2 (en)
US4739228A (en) Electric circuit for S correction of the vertical scanning ramp in a television apparatus
US4871951A (en) Picture display device including a line synchronizing circuit and a line deflection circuit
EP0201110B1 (en) Picture display device including a line synchronizing circuit and a line deflection circuit
US3842311A (en) S-corrected vertical deflection circuit
JP3696605B2 (en) Video display device
JPH02260976A (en) Gamma correcting circuit
JPS61117977A (en) Vertical deflecting circuit
JPH08340460A (en) Switching clamping circuit
KR940003037Y1 (en) Distortion compensating circuit for color display device
JP2543187B2 (en) Side pin distortion correction circuit
JPS6211105Y2 (en)
JPH0678168A (en) Deflecting device of video display apparatus
JPH0670192A (en) Deflecting device of video display apparatus
JPH0753105Y2 (en) Vertical raster centering circuit
KR0178903B1 (en) Pincushion change preventing circuit in monitor
KR930007244Y1 (en) Distortion compensating circuit for picture
JP2002369028A (en) Dynamic focus voltage amplitude controller
JPH089971Y2 (en) Horizontal deflection amplitude modulation circuit
US3832594A (en) Dynamic convergence circuit
JPS641823Y2 (en)