JPH032977A - Logic synthesizing device - Google Patents
Logic synthesizing deviceInfo
- Publication number
- JPH032977A JPH032977A JP1135813A JP13581389A JPH032977A JP H032977 A JPH032977 A JP H032977A JP 1135813 A JP1135813 A JP 1135813A JP 13581389 A JP13581389 A JP 13581389A JP H032977 A JPH032977 A JP H032977A
- Authority
- JP
- Japan
- Prior art keywords
- synthesis
- rule
- file
- level description
- rules
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002194 synthesizing effect Effects 0.000 title claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 45
- 238000003786 synthesis reaction Methods 0.000 claims abstract description 45
- 238000010586 diagram Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 abstract description 13
- 230000008859 change Effects 0.000 abstract description 10
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 238000002360 preparation method Methods 0.000 abstract 1
- 238000012545 processing Methods 0.000 description 7
- 238000013461 design Methods 0.000 description 4
- 239000002131 composite material Substances 0.000 description 3
- 239000012528 membrane Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
(発明の目的]
(産業上の利用分野)
この発明は、ルールを用いて機能レベル記述から論理レ
ベル記述を自動的に合成する論理合成装置に関する。DETAILED DESCRIPTION OF THE INVENTION (Objective of the Invention) (Industrial Application Field) The present invention relates to a logic synthesis device that automatically synthesizes a logical level description from a functional level description using rules.
(従来の技術)
近年、論理LSIの自動膜B1を支援するものとして論
理合成装置が開発されている。この論理合成装置とは、
論理LSIのRTL (レジスタトランスファレベル)
記述のような機能レベル記述から論理レベル記述を自動
的に合成するシステムである。(Prior Art) In recent years, logic synthesis devices have been developed to support automatic membrane B1 of logic LSIs. What is this logic synthesizer?
Logic LSI RTL (register transfer level)
This is a system that automatically synthesizes logical level descriptions from functional level descriptions such as descriptions.
そしてこの論理合成装置としては、アルゴリズム的に合
成を行うものとルールに基づいてへ成を行うものとが知
られている。アルゴリズム約手法で行うものは合成の手
順が1つに決まってしまい、設ε1の自由度がないが、
ルールに基づく不法ではルールを変更することで合成手
順を変更することが可能である。There are known logic synthesis devices that perform algorithmic synthesis and rules-based synthesis. When using the algorithm reduction method, the synthesis procedure is fixed to one, and there is no degree of freedom in the design ε1.
In rule-based illegality, it is possible to change the synthesis procedure by changing the rules.
しかしながら一般に、論理合成装置によって自動的に合
成された論理LSIの大きさは、人間が手段ス1したも
のに比べて大きくなると言われている。これは、理論上
は設計者が行っている段重方法をルール化して合成装置
に組み込むことにより手段重と同様な論理LSIの合成
が可能と行えられているのであるが、実際にはルールの
適用順序があらかじめ決められていて設計者がルールを
自由に変えて合成手順を自分の設π1スタイルに合うよ
うにするのが困難であるためであった。However, it is generally said that the size of a logic LSI automatically synthesized by a logic synthesis device is larger than that of one synthesized by human means. Theoretically, it is possible to synthesize a logic LSI with the same layer weight by converting the layer weight method used by the designer into rules and incorporating it into a synthesis device, but in reality, the rules are This is because the application order is predetermined, making it difficult for designers to freely change the rules and adapt the synthesis procedure to suit their own design π1 style.
(発明が解決しようとする課題)
以上のように従来の論理合成装置では、ルールに基づく
論理レベル記述の合成を行う場合に、ルールの適用順序
があらかじめ決まっているために設31者の段重スタイ
ルに合うように変更するのか困難であるという問題点が
あった。(Problems to be Solved by the Invention) As described above, in the conventional logic synthesis device, when synthesizing logic level descriptions based on rules, the order of application of rules is determined in advance, so the number of stages of the designer is The problem was that it was difficult to change it to suit the style.
この発明はこのような従来の問題点に鑑みてなされたも
ので、設計者の設計スタイルに合わせ論理レベル記述の
自動合成ができる論理合成装置を提供することを[二1
的とする。This invention has been made in view of the problems of the prior art, and aims to provide a logic synthesis device that can automatically synthesize logic level descriptions according to the design style of the designer.
target
[発明の構成]
(課題を解決するための手段)
この発明の論理合成装置は、機能レベル記述から論理レ
ベル記述を合成するためのルールを格納したルールベー
スと、
合成フロー図を表示するフロー図表示手段と、前記フロ
ー図表示手段の表示する合成フロー図の各ステップにお
いて適用されるルールの順序を記した適用ルールファイ
ルを変更するための適用ルールファイル変更手段と、
前記合成フロー図の各ステップにおける適用ルルファイ
ルをまとめて合成を実行するコマンドファイルを作成す
るコマンドファイル生成下段と、前記コマンドファイル
生成手段の作成したコマンドファイルに基づき、前記ル
ールベースに格納されているルールに従って機能レベル
記述から論理レベル記述を合成する合成実行手段とを備
えたものである。[Structure of the Invention] (Means for Solving the Problems) A logic synthesis device of the present invention includes a rule base that stores rules for synthesizing a logical level description from a functional level description, and a flow diagram that displays a synthesis flow diagram. a display means; an application rule file changing means for changing an application rule file that describes the order of rules to be applied in each step of the composite flow diagram displayed by the flow diagram display means; and each step of the composite flow diagram. The lower part of the command file generation section creates a command file that executes synthesis by putting together the applied Lulu files, and based on the command file created by the command file generation means, logic is generated from the functional level description according to the rules stored in the rule base. and a synthesis execution means for synthesizing level descriptions.
(作用)
この発明の論理合成装置では、まず合成フロー図をフロ
ー図表示手段により表示する。そこで、設51者かマウ
スなどのポインティングデバイスあるいはキーボードの
ような人力手段により手順を変更したいステップを指定
する。(Operation) In the logic synthesis apparatus of the present invention, first, a synthesis flow diagram is displayed by the flow diagram display means. Therefore, the installer 51 specifies the step for which the procedure is to be changed using a pointing device such as a mouse or manual means such as a keyboard.
適用ルールファイル変更手段は、指定されたステップに
対応する適用ルールファイルの内容を表示し、前記入ツ
ノ手段により所定の順序のルールを削除し、あるいは新
たにルールを追加することにより適用ルールファイルを
変更する。The application rule file changing means displays the contents of the application rule file corresponding to the specified step, and deletes rules in a predetermined order by the entry horn means, or changes the application rule file by adding new rules. change.
すべての変更したいステップにおいて適用ルールファイ
ルの変更操作が終了すると、コマンドファイル生成手段
により合成フロー図の各ステップにおける適用ルールフ
ァイルをまとめてコマンドファイルを作成する。When the modification operation of the applied rule files in all the steps to be changed is completed, the command file generation means collects the applied rule files in each step of the synthesis flow diagram and creates a command file.
そし、て、合成実行手段において、ルールベースに格納
されている合成ルールを基にして前記コマンドファイル
の指定する順序に従って機能レベル記述から論理レベル
記述の合成を実行する。Then, the synthesis execution means executes synthesis of the logical level description from the functional level description in accordance with the order specified by the command file based on the synthesis rules stored in the rule base.
こうして、設計者の設計スタイルに応じた手順で機能レ
ベル記述から論理レベル記述の合成が自動的にできるの
である。In this way, a logical level description can be automatically synthesized from a functional level description using a procedure according to the designer's design style.
(実施例) 以下、この発明の実施例を図に基づいて詳説する。(Example) Hereinafter, embodiments of the present invention will be explained in detail based on the drawings.
第1図はこの発明の一実施例を示しており、この実施例
の論理合成装置は機能レベル記述から論理レベル記述へ
の合成ルールを格納しているルールベース1と、合成の
処理フローを表示するフロー図表示部2と、合成フロー
の各ステップにおいて適用されるルールの順番を記した
適用ルールファイル3と、適用ルールファイル3の内容
を変更するための適用ルールファイル変更部4とを備え
ている。FIG. 1 shows an embodiment of the present invention, and the logic synthesis device of this embodiment displays a rule base 1 that stores synthesis rules from a functional level description to a logical level description, and a synthesis processing flow. an applied rule file 3 that describes the order of rules to be applied in each step of the synthesis flow, and an applied rule file change unit 4 for changing the contents of the applied rule file 3. There is.
また、適用ルールファイルをまとめて合成を実行するた
めのコマンドファイルを作成するコマンドファイル生成
部5と、このコマンドファイル生成部5によるコマンド
ファイル6と、このコマンドファイル6の指示に従い、
前記ルールベースのルールに基づいて機能レベル記述入
力を論理レベル記述に合成処理する合成エンジン7とを
備えている。In addition, a command file generation unit 5 that creates a command file for executing synthesis by collecting application rule files, a command file 6 generated by this command file generation unit 5, and following the instructions of this command file 6,
and a synthesis engine 7 that synthesizes functional level description input into logical level description based on the rules of the rule base.
さらに、前記適用ルールファイル変更部4に対して適用
ルール変更手続きを入力する入力装置8と、前記フロー
図表示部2によるフロー図情報を表示する表示装置9と
、前記合成エンジン7に対して機能レベル記述を入力す
る機能レベル記述人力部10と、合成エンジン7により
合成された論理レベル記述を出力する論理レベル記述出
力部11とを入出力手段として備えている。Further, an input device 8 for inputting an application rule change procedure to the application rule file change section 4, a display device 9 for displaying flow diagram information from the flow diagram display section 2, and a function for the synthesis engine 7 are provided. A functional level description manual unit 10 for inputting level descriptions and a logical level description output unit 11 for outputting logical level descriptions synthesized by the synthesis engine 7 are provided as input/output means.
ルールベース1は、第2図に示すようにルール本体の格
納されているルールファイル12と、各ルールの機能を
説明したルール説明文を格納するルール説明文ファイル
13と、各ステップにおいて使用できるルール名の一覧
が格納されている適用ルール−覧ファイル14とから構
成されている。As shown in FIG. 2, the rule base 1 includes a rule file 12 that stores the main body of rules, a rule explanatory text file 13 that stores rule explanatory text that explains the function of each rule, and rules that can be used in each step. The application rule list file 14 stores a list of applicable rules.
次に、上記の構成の論理合成装置の動作について説明す
る。Next, the operation of the logic synthesis device having the above configuration will be explained.
まずフロー表示部2は表示装置9に対して第3図に示す
ような合成フロー図を表示し、同時に各ステップにおけ
る処理機能説明をも表示する。First, the flow display section 2 displays a composite flow diagram as shown in FIG. 3 on the display device 9, and at the same time displays an explanation of the processing functions at each step.
ここで、人力装置8を用いて設π1者が手順を変更した
い11′:意のステップを指定すると、第4図に示すよ
うに適用ルールファイル変更部4が指定されたステップ
に対応する適用ルールファイル3の内容を表示装置9に
表示し、同時にそのステップで使用可能なルールすべて
を適用ルール−覧ファイル14から選び出してきてルー
ル−覧を表示する。Here, when the designator uses the manual device 8 to specify the step 11' for which he/she wishes to change the procedure, the application rule file changing unit 4 creates the application rule corresponding to the specified step, as shown in FIG. The contents of the file 3 are displayed on the display device 9, and at the same time all the rules that can be used in that step are selected from the applied rule list file 14 and the rule list is displayed.
第4図の表示状態において、人力装置8によりあるルー
ルについて削除したい場合にはそのルール名を指定し、
削除指令を人力する。また、追加したい場合には、適用
可能ルール−覧から追加したいルール名を指定し、追加
指令を人力する。In the display state of FIG. 4, if you want to delete a certain rule using the manual device 8, specify the rule name,
Manually issue deletion commands. If you want to add a rule, specify the name of the rule you want to add from the list of applicable rules and manually issue an addition command.
適用ルールファイル変更部4はさらに、第4図に示す表
示において適用可能ルール−覧の中から使用したいルー
ル、あるいは削除したいルールについて人力装置8によ
って説明文表示指令を人力すると、第5図に示すように
指定したルール、この実施例ではルールEについて、そ
のルールではどのような処理動作か実行されるのかの説
明文が表示装置9に表示される。The applicable rule file changing unit 4 further uses the manual device 8 to issue an instruction to display an explanatory text for a rule to be used or to be deleted from the list of applicable rules in the display shown in FIG. 4, and the display shown in FIG. Regarding the specified rule, rule E in this embodiment, an explanatory text explaining what kind of processing operation is to be executed under the rule is displayed on the display device 9.
したがって、設計者は各ルールの機能を確認しながら適
用ルールの変更操作を実行できることになる。Therefore, the designer can change the applicable rules while checking the function of each rule.
このようにして変更したいステップのすべてについての
適用ルールファイルの変更操作が完了すると、コマンド
ファイル生成部5において合成実行用のコマンドファイ
ル6を作成する。When the application rule file modification operation for all steps to be modified is completed in this way, the command file generation unit 5 creates a command file 6 for execution of synthesis.
合成エンジン7はコマンドファイル6を読み込み、機能
レベル記述人力部10によって与えられる機能レベル記
述に対して、ルールベース1に格納されているルールフ
ァイル12からコマンドファイル6の指定するルールを
呼び出してきて合成処理を実行し、適用ルールファイル
の各ステップごとの処理を逐次実行し、論理レベル記述
を出力部11から出力する。The synthesis engine 7 reads the command file 6, calls the rules specified by the command file 6 from the rule file 12 stored in the rule base 1, and synthesizes the function level description given by the functional level description human resource section 10. The processing is executed, the processing for each step of the application rule file is executed sequentially, and the logical level description is output from the output unit 11.
この論理合成処理の各ステップの処理機能について、第
6図に一例をあげてさらに詳しく説明すると、まずステ
ップS1における機能レベル記述の人力に対して、ステ
ップS2ではルールベース1に格納されているルールに
基づき、セレクタ、ADDER,ALUなどの抽象的部
品の回路が生成される。The processing functions of each step of this logic synthesis process will be explained in more detail using an example in FIG. Based on this, circuits of abstract components such as selectors, ADDERs, and ALUs are generated.
続いてステップS3では、ルールベース1のルールに基
づいて抽象的部品の回路から実際の論理ゲート回路が生
成される。Subsequently, in step S3, an actual logic gate circuit is generated from the abstract component circuit based on the rules of rule base 1.
次にステップS4において、同しくルールベース1のル
ールに基づいてステップs3で生成された論理ゲート回
路に例えば冗長で簡略化できる部分かあればその簡略化
処理が行われる。Next, in step S4, if the logic gate circuit generated in step s3 based on the rules of rule base 1 has any redundant parts that can be simplified, simplification processing is performed thereon.
次のステップS5では、得られた論理ゲー ト回路に対
してルールに基づきライブラリに登録されているセルを
割り当て、ステップs6の論理レベル記述の出力をもっ
て論理LSIの自動膜51が完了する。In the next step S5, cells registered in the library are assigned to the obtained logic gate circuit based on the rules, and the automatic membrane 51 of the logic LSI is completed with the output of the logic level description in step s6.
なお、この発明の上記の実施例に限定されるものではな
く、さらに細かなステップに別けて論理レベル記述の合
成を行うことも可能である。Note that the present invention is not limited to the above-described embodiments, and it is also possible to synthesize logic level descriptions in even smaller steps.
[発明の効果]
以上のようにこの発明によれば、機能レベル記述から論
理レベル記述の合成処理を行うのに、合成の実行段階を
幾つかのステップに分けて各ステップごとに適用できる
ルールの一覧を示し、設計者が各ステップごとに適用ル
ールを追加したり削除したりすることにより適用ルール
ファイルを変更できるようにしているため、設計者の意
図に合わせたコマンドファイルの作成が可能であり、設
計者のスタイルに合わせた論理レベル記述の合成かでき
る。[Effects of the Invention] As described above, according to the present invention, in order to synthesize a logical level description from a functional level description, the synthesis execution stage is divided into several steps and rules can be applied to each step. A list is shown and the designer can modify the application rule file by adding or deleting application rules for each step, making it possible to create command files that match the designer's intentions. , it is possible to synthesize logical level descriptions that match the designer's style.
第1図はこの発明の一実施例の回路ブロック図、第2図
は上記の実施例のルールベースの構成を示す構造図、第
3図は上記の実施例における合成フロー図の一例を示す
説明図、第4図は上記の実施例におけるーステップの適
用ルールファイルの表示例を示す説明図、第5図は上記
の実施例の一ルールの説明文表示例を示す説明図、第6
図は論理レベル記述の合成手順を説明するフローチャー
I・である。
1・・・ルールベース 2・・・フロー図表示部3
・・・適用ルールファイル
4・・・適用ルールファイル変更部
5・・・コマンドファイル生成部
6・・・コマンドファイル 7・・・合成エンジン8・
・・人力装置 9・・・表示装置10・・・機
能レベル記述人力部
11・・・論理レベル記述出力部
C(埋入J:’J’:! l三好秀和Fig. 1 is a circuit block diagram of an embodiment of the present invention, Fig. 2 is a structural diagram showing the rule base configuration of the above embodiment, and Fig. 3 is an explanation showing an example of a synthesis flow diagram in the above embodiment. 4 is an explanatory diagram showing a display example of the application rule file of -step in the above embodiment, FIG.
The figure is a flowchart I explaining the procedure for synthesizing logical level descriptions. 1... Rule base 2... Flow diagram display section 3
...Applicable rule file 4...Applicable rule file changing section 5...Command file generating section 6...Command file 7...Composition engine 8.
...Human power device 9...Display device 10...Functional level description Human power section 11...Logic level description output section C (embedded J: 'J':! l Hidekazu Miyoshi
Claims (1)
ールを格納したルールベースと、合成フロー図を表示す
るフロー図表示手段と、前記フロー図表示手段の表示す
る合成フロー図の各ステップにおいて適用されるルール
の順序を記した適用ルールファイルを変更するための適
用ルールファイル変更手段と、 前記合成フロー図の各ステップにおける適用ルールファ
イルをまとめて、合成を実行するコマンドファイルを作
成するコマンドファイル生成手段と、前記コマンドファ
イル生成手段の作成したコマンドファイルに基づき、前
記ルールベースに格納されているルールに従って機能レ
ベル記述から論理レベル記述を合成する合成実行手段と
を備えて成る論理合成装置。[Scope of Claims] A rule base storing rules for synthesizing a logical level description from a functional level description, a flow diagram display means for displaying a synthesis flow diagram, and a synthesis flow diagram displayed by the flow diagram display means. An application rule file changing means for changing an application rule file that describes the order of rules to be applied at each step, and a command file for executing synthesis by putting together the application rule files at each step of the synthesis flow diagram. and a synthesis execution means for synthesizing a logical level description from a functional level description according to the rules stored in the rule base based on the command file created by the command file generating means. Device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1135813A JPH032977A (en) | 1989-05-31 | 1989-05-31 | Logic synthesizing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1135813A JPH032977A (en) | 1989-05-31 | 1989-05-31 | Logic synthesizing device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH032977A true JPH032977A (en) | 1991-01-09 |
Family
ID=15160414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1135813A Pending JPH032977A (en) | 1989-05-31 | 1989-05-31 | Logic synthesizing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH032977A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9288690B2 (en) | 2010-05-26 | 2016-03-15 | Qualcomm Incorporated | Apparatus for clustering cells using neighbor relations |
US20160188773A1 (en) * | 2014-12-24 | 2016-06-30 | Dae-Kwon Kang | Electronic design automation method and apparatus thereof |
US9521554B2 (en) | 2008-08-15 | 2016-12-13 | Qualcomm Incorporated | Adaptive clustering framework in frequency-time for network MIMO systems |
-
1989
- 1989-05-31 JP JP1135813A patent/JPH032977A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9521554B2 (en) | 2008-08-15 | 2016-12-13 | Qualcomm Incorporated | Adaptive clustering framework in frequency-time for network MIMO systems |
US9288690B2 (en) | 2010-05-26 | 2016-03-15 | Qualcomm Incorporated | Apparatus for clustering cells using neighbor relations |
US20160188773A1 (en) * | 2014-12-24 | 2016-06-30 | Dae-Kwon Kang | Electronic design automation method and apparatus thereof |
US9836565B2 (en) * | 2014-12-24 | 2017-12-05 | Samsung Electronics Co., Ltd. | Electronic design automation method and apparatus thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5197016A (en) | Integrated silicon-software compiler | |
US6643668B2 (en) | Method and device for semantic reconciling of complex data models | |
JP3027009B2 (en) | Design capture system | |
US5495567A (en) | Automatic interface layout generator for database systems | |
US6353806B1 (en) | System level hardware simulator and its automation | |
US7765529B1 (en) | Transforming graphical objects in a graphical modeling environment | |
WO1990011569A1 (en) | Computer-aided engineering | |
US6477689B1 (en) | Architectural structure of a process netlist design tool | |
JPH10171848A (en) | Method for designing architecture system | |
Buchenrieder et al. | HW/SW co-design with PRAMs using CODES | |
JPH03116281A (en) | Logic synthesizing device | |
JPH032977A (en) | Logic synthesizing device | |
JPH06161695A (en) | Menu system for information processor | |
JPH0573630A (en) | Distributed design support method/system | |
JP3134132B2 (en) | Automatic logic circuit generator | |
Naveen et al. | An automatic netlist-to-schematic generator | |
US6877140B1 (en) | Method and system for generating a schematic representing bus structures | |
JPH0520046A (en) | Method and device for program development assistance | |
JPH027171A (en) | Logical circuit synthesizing system | |
JP3614539B2 (en) | Logic design support device | |
JP2000099563A (en) | Test data generation device | |
JP2937381B2 (en) | Integrated circuit design method and design apparatus | |
JPH0363878A (en) | Lsi design supporting system | |
JPH02148118A (en) | Operation procedure display system | |
van der Meulen et al. | EXIST: an interactive VLSI architectural environment |