JPH03289873A - Picture signal correction circuit - Google Patents

Picture signal correction circuit

Info

Publication number
JPH03289873A
JPH03289873A JP2091674A JP9167490A JPH03289873A JP H03289873 A JPH03289873 A JP H03289873A JP 2091674 A JP2091674 A JP 2091674A JP 9167490 A JP9167490 A JP 9167490A JP H03289873 A JPH03289873 A JP H03289873A
Authority
JP
Japan
Prior art keywords
video signal
signal
pixel
circuit
correction circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2091674A
Other languages
Japanese (ja)
Inventor
Koichi Sato
光一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku Pioneer Corp
Original Assignee
Tohoku Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku Pioneer Corp filed Critical Tohoku Pioneer Corp
Priority to JP2091674A priority Critical patent/JPH03289873A/en
Publication of JPH03289873A publication Critical patent/JPH03289873A/en
Pending legal-status Critical Current

Links

Landscapes

  • Facsimile Image Signal Circuits (AREA)

Abstract

PURPOSE:To reduce the cost of the circuit by employing an analog multiplexer for a circuit storing and retarding video signals for one picture element. CONSTITUTION:When an analog video signal from an image sensor is inputted to a noninverting input terminal of an amplifier A1, in which the signal is amplified at a prescribed gain and the amplified signal is outputted to an analog multiplexer 10. When control signals 2, 3 are inputted to a switch control 9 in the analog multiplexer 10, a voltage is stored in a capacitor C1 or C2. When control inputs A, B are at L, H or H, H, the voltage by one picture element stored in the capacitor C1 or C2 via a channel 1X or 3Y is delayed and inputted to an inverting input terminal of an amplifier A2. A video signal 6 of one preceding picture element is subtracted from a double voltage of a current video signal and a signal 7 being the result of subtraction is outputted to, e.g. an A/D converter.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、たとえばファクシミリにおけるイメージセン
サからのアナログのビデオ信号の補正を行う画像信号補
正回路。
DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to an image signal correction circuit that corrects an analog video signal from an image sensor in, for example, a facsimile.

(従来の技術) 近年、情報の多様化にともない、情報伝達手段の一つで
あるたとえばファクシミリが普及している。
(Prior Art) In recent years, with the diversification of information, one of the means of transmitting information, for example, facsimile, has become widespread.

これは、送信側で文字や図形等の情報を小区画(画素)
に分解した後、濃淡に比例した電気信号を符号化して送
り、受信側では符号化した各画素を再び合成してその情
報を再生するものである。
This is how information such as characters and figures is divided into small sections (pixels) on the sending side.
After decomposing the pixels, an electric signal proportional to the density is encoded and sent, and on the receiving side, the encoded pixels are combined again and the information is reproduced.

そして、ファクシミリは、電子技術の発達による小型化
によって一般家庭へも普及しつつある。
Furthermore, facsimile machines are becoming more popular in ordinary households due to miniaturization due to the development of electronic technology.

第5図は、上述したファクシミリにおけるビデオ信号の
補正を行う画像信号補正回路を示すものである。
FIG. 5 shows an image signal correction circuit that corrects the video signal in the above-mentioned facsimile.

同図に示すように、画像信号補正回路には、紙面上の文
字や図形等の情報を読取るイメージセンサ(図示省略)
からのアナログのビデオ信号をディジタルのビデオ信号
に変換するA/D変換器1が備えられている。また、画
像信号補正回路には、変換されたディジタルのビデオ信
号をデータとして格納するメモリ2、格納されたデータ
に基づいて信号補正の演算を行う演算回路3、この演算
動作を所定のプログラムに基づいて制御する制御部4が
備えられている。
As shown in the figure, the image signal correction circuit includes an image sensor (not shown) that reads information such as characters and figures on the paper.
An A/D converter 1 is provided for converting an analog video signal from a digital video signal into a digital video signal. The image signal correction circuit also includes a memory 2 that stores the converted digital video signal as data, an arithmetic circuit 3 that performs signal correction calculations based on the stored data, and a calculation circuit 3 that performs signal correction calculations based on the stored data. A control section 4 is provided for controlling the system.

そして、このような画像信号補正回路では、イメージセ
ンサによって読取られた紙面上の文字や図形等の情報は
、A/D変換器1によりディジタルのビデオ信号に変換
された後、データとしてメモリ2に格納される。次いで
、メモリ2に格納されたデータは、制御部4により制御
されている演算回路3により信号補正の演算が行われた
後に出力される。
In such an image signal correction circuit, information such as characters and figures on the paper read by the image sensor is converted into a digital video signal by the A/D converter 1, and then stored in the memory 2 as data. Stored. Next, the data stored in the memory 2 is output after a signal correction operation is performed by the arithmetic circuit 3 controlled by the control section 4.

そして、この演算結果に基づいて、たとえば文字や図形
等の情報の濃淡に比例した電気信号が符号化されて受信
側に送出される。
Then, based on this calculation result, an electrical signal proportional to the density of information such as characters and graphics is encoded and sent to the receiving side.

(発明が解決しようとする課題) しかしながら、上述した従来の画像信号補正回路では、
光センサによって読取られる文字や図形等の情報量が多
いため、他の回路におけるメモリとの共用化が不可能と
なる。このため、専用のメモリが必要となったり、その
回路構成上、複雑な演算回路3が必要とされたりするの
で、装置の低コストを図る上で妨げとなっている。
(Problems to be Solved by the Invention) However, in the conventional image signal correction circuit described above,
Since the amount of information such as characters and graphics read by the optical sensor is large, it is impossible to share the memory with other circuits. For this reason, a dedicated memory is required, and a complicated arithmetic circuit 3 is required due to its circuit configuration, which hinders efforts to reduce the cost of the device.

また、演算回路3による演算時間には制約があるため、
符号化処理の高速化に不向きである。
In addition, since there are restrictions on the calculation time by the calculation circuit 3,
It is not suitable for speeding up encoding processing.

更には、専用のプログラム開発が必要となるため、ソフ
トウェアの負担が太き(なってしまう。
Furthermore, it requires the development of a dedicated program, which increases the burden on the software.

本発明は、このような事情に対処して成されたもので、
ソフトウェアの負担を低減するとともに、信号処理の高
速化及び装置の低コスト化を図ることができる画像信号
補正回路を提供することを目的とする。
The present invention was made in response to these circumstances, and
It is an object of the present invention to provide an image signal correction circuit that can reduce the burden on software, increase the speed of signal processing, and reduce the cost of the device.

(課題を解決するための手段) 本発明の画像信号補正回路は、上記目的を達成するため
に、イメージセンサからのアナログのビデオ信号を記憶
する記憶手段と、1画素分のビデオ信号を遅延させる1
画素遅延手段と、この1画素遅延手段によって遅延され
た1画素前のビデオ信号と現在の1画素分のビデオ信号
との演算を行う演算手段とを具備することを特徴とする
(Means for Solving the Problem) In order to achieve the above object, the image signal correction circuit of the present invention includes a storage means for storing an analog video signal from an image sensor, and a video signal for one pixel that is delayed. 1
The present invention is characterized by comprising a pixel delay means, and an arithmetic means for calculating a video signal of one pixel before, which has been delayed by the one pixel delay means, and a video signal of one current pixel.

(作   用) 本発明の画像信号補正回路では、記憶手段がイメージセ
ンサからのアナログのビデオ信号を記憶すると、1画素
遅延手段が1画素分のビデオ信号を遅延させる。次いで
、演算手段が1画素遅延手段によって遅延された1画素
前のビデオ信号と現在の1画素分のビデオ信号と演算を
行う。
(Function) In the image signal correction circuit of the present invention, when the storage means stores an analog video signal from the image sensor, the one pixel delay means delays the video signal for one pixel. Next, the calculation means performs calculations on the video signal of one pixel before, which has been delayed by the one-pixel delay means, and the video signal of the current one pixel.

したがって、1画素分のビデオ信号の記憶及び遅延を行
う回路として回路構成の簡単な、たとえばアナログマル
チプレクサを用いることにより、装置の低コスト化が図
れる。
Therefore, by using a simple circuit configuration, such as an analog multiplexer, as a circuit for storing and delaying a video signal for one pixel, the cost of the apparatus can be reduced.

また、ハードウェアによる対応が可能となるため、ソフ
トウェアの負担が低減される。
Furthermore, since it is possible to handle this using hardware, the burden on software is reduced.

更には、A/D変換前に演算処理を行うようにしたので
、信号処理の高速化が図れる。
Furthermore, since arithmetic processing is performed before A/D conversion, signal processing speed can be increased.

(実 施 例) 以下、本発明の実施例の詳細を図面に基づいて説明する
(Example) Hereinafter, details of an example of the present invention will be described based on the drawings.

第1図は、本発明の画像信号補正回路をファクシミリに
適用した場合の一実施例を示すものである。
FIG. 1 shows an embodiment in which the image signal correction circuit of the present invention is applied to a facsimile.

同図に示すように、画像信号補正回路には、イメージセ
ンサ(図示省略)からのアナログのビデオ信号を記憶す
るアナログマルチプレクサからなるメモリ5.1画素分
のビデオ信号を遅延させる1画素遅延回路6、この1l
ii素遅延回路6による1画素前のビデオ信号と現在の
1画素分のビデオ信号との演算を行う演算部7が備えら
れている。
As shown in the figure, the image signal correction circuit includes a memory 5 consisting of an analog multiplexer that stores an analog video signal from an image sensor (not shown), and a 1-pixel delay circuit 6 that delays the video signal for one pixel. , this 1l
An arithmetic unit 7 is provided which performs an arithmetic operation between the video signal of one pixel before by the ii-element delay circuit 6 and the video signal of one current pixel.

第2図は、第1図の画像信号補正回路の具体的な回路の
一例を示すものである。
FIG. 2 shows a specific example of the image signal correction circuit of FIG. 1.

同図に示すように、メモリ5及び1画素遅延回路6には
、アンプAI、コンデンサCI、C2を有しスイッチコ
ントロール9によってチャンネルが切換えられるアナロ
グマルチプレクサ10が設けられている。
As shown in the figure, the memory 5 and the one-pixel delay circuit 6 are provided with an analog multiplexer 10 that includes an amplifier AI and capacitors CI and C2 and whose channels are switched by a switch control 9.

ここで、アナログマルチプレクサ10のチャンネルは、
4チヤンネル×2とされている。また、アナログマルチ
プレクサ10は、たとえば第3図に示す真理値によって
動作する。
Here, the channels of the analog multiplexer 10 are:
It is said to be 4 channels x 2. Further, the analog multiplexer 10 operates according to the truth value shown in FIG. 3, for example.

演算部7には、反転入力端子側に入力抵抗R1及び利得
設定抵抗R2が接続され、非反転入力端子側に入力抵抗
R3が接続されたアンプA2が設けられている。
The calculation unit 7 is provided with an amplifier A2 having an input resistor R1 and a gain setting resistor R2 connected to the inverting input terminal side, and an input resistor R3 connected to the non-inverting input terminal side.

そして、この回路の入力特性は、 eO= ((R2/R1) +1) ・e2−(R2/
R1)  ・01 である。但し、eOはアンプA2の出力電圧、elは1
画素前のビデオ信号電圧、82は現在のビデオ信号電圧
を示す。
The input characteristics of this circuit are eO= ((R2/R1) +1) ・e2−(R2/
R1) ・01. However, eO is the output voltage of amplifier A2, and el is 1
The video signal voltage before the pixel, 82, indicates the current video signal voltage.

次に、第4図を用い画像信号補正回路の動作について説
明する。なお、以下に説明する図において、演算部7の
動作利得(R2/R1)は、説明の便宜上1とする。し
たがって、eO=2 C2−elとなる。
Next, the operation of the image signal correction circuit will be explained using FIG. Note that in the figures described below, the operating gain (R2/R1) of the arithmetic unit 7 is assumed to be 1 for convenience of explanation. Therefore, eO=2 C2-el.

また、図に示すα及びβは、それぞれ1画素分に相当す
るとともに、電圧の高いもの及び低いものを示している
Further, α and β shown in the figure each correspond to one pixel, and indicate high and low voltages.

そしてまず、イメージセンサからのアナログのビデオ信
号■がアンプAIの非反転入力端子に入力されると、所
定の利得で増幅された後、アナログマルチプレクサ10
側に出力される。
First, when the analog video signal ■ from the image sensor is input to the non-inverting input terminal of the amplifier AI, it is amplified with a predetermined gain, and then sent to the analog multiplexer 10.
output to the side.

アナログマルチプレクサ10側では、スイッチコントロ
ール9にコントロール信号■、■が入力されると、コン
デンサCI又はC2に電圧が蓄積される。
On the analog multiplexer 10 side, when the control signals (1) and (2) are input to the switch control 9, a voltage is accumulated in the capacitor CI or C2.

つまり、第3図の真理値において、コントロール人力A
、BがH,H又はH,Lのときに、チャンネル3X又は
IYを介してコンデンサCI又はC2に信号■又は■の
1画素分の電圧が蓄積される。
In other words, at the truth value in Figure 3, control human power A
, B are H, H or H, L, the voltage for one pixel of the signal (2) or (2) is accumulated in the capacitor CI or C2 via the channel 3X or IY.

次いで、第3図の真理値において、コントロール人力A
、Bがり、H又はH,Hのとき、チャンネルIX又は3
Yを介してコンデンサC1又はC2に蓄積された1画素
分の電圧が遅延されてアンプA2の反転入力端子側に入
力される。このとき、その反転入力端子側に入力される
信号は、信号■である。
Next, at the truth value in Figure 3, control human power A
, B, H or H, H, channel IX or 3
The voltage for one pixel accumulated in the capacitor C1 or C2 via Y is delayed and input to the inverting input terminal side of the amplifier A2. At this time, the signal input to the inverting input terminal side is the signal ■.

アンプA2では、現在のビデオ信号の2倍の電圧から1
画素前のビデオの信号■との減算が行われ、減算結果と
して信号■がたとえばA/D変換器(図示省略)側に出
力される。
Amplifier A2 converts the voltage from twice the current video signal to 1
Subtraction is performed with the video signal (2) before the pixel, and as a result of the subtraction, the signal (2) is output to, for example, an A/D converter (not shown).

このように、本実施例では、1画素分のビデオ信号の記
憶及び遅延を行う回路として回路構成の簡単なアナログ
マルチプレクサを用いたので、装置の低コスト化が図れ
る。
In this way, in this embodiment, an analog multiplexer with a simple circuit configuration is used as a circuit for storing and delaying a video signal for one pixel, so that the cost of the apparatus can be reduced.

また、ハードウェアによる対応が可能となるため、ソフ
トウェアの負担が低減される。
Furthermore, since it is possible to handle this using hardware, the burden on software is reduced.

更には、A/D変換前に演算処理を行うようにしたので
、信号処理の高速化が図れる。
Furthermore, since arithmetic processing is performed before A/D conversion, signal processing speed can be increased.

更にまた、本実施例では、現在の1画素分のビデオ信号
の2倍の電圧と1画素前のビデオ信号とを減算するよう
にした。したがって、第4図の信号■に示すように、黒
から白又は白から黒に変わるエツジ部の信号を強調させ
ることができ、これによりイメージセンサの走査方向に
おける解像度を向上させることができる。
Furthermore, in this embodiment, a voltage twice as high as the video signal for the current one pixel is subtracted from the video signal for the previous pixel. Therefore, as shown by the signal (2) in FIG. 4, it is possible to emphasize the edge portion signal that changes from black to white or from white to black, thereby improving the resolution of the image sensor in the scanning direction.

また、イメージセンサの走査方向における解像度が向上
するので、画像の輪郭が鮮明となるため、細い線や小さ
な点等を鮮明に再生することもできる。
Furthermore, since the resolution of the image sensor in the scanning direction is improved, the outline of the image becomes clearer, so that thin lines, small dots, etc. can be reproduced clearly.

なお、本実施例では、本発明の画像信号補正回路をファ
クシミリに適用した場合について説明したが、この例に
限らず複写機やイメージスキャナ等の他の機器に適用し
てもよく、この場合には適用機器の低コスト化が可能と
なる。
In this embodiment, the case where the image signal correction circuit of the present invention is applied to a facsimile machine has been described, but the application is not limited to this example, and may be applied to other devices such as a copying machine or an image scanner. This makes it possible to reduce the cost of applicable equipment.

(発明の効果) 以上説明したように、本発明の画像信号補正回路によれ
ば、1画素分のビデオ信号の記憶及び遅延を行う回路と
して回路構成の簡単な、たとえばアナログマルチプレク
サを用いたので、装置の低コスト化を図ることができる
(Effects of the Invention) As explained above, according to the image signal correction circuit of the present invention, a simple circuit configuration such as an analog multiplexer is used as a circuit for storing and delaying a video signal for one pixel. The cost of the device can be reduced.

また、ハードウェアによる対応が可能となるため、ソフ
トウェアの負担が低減される。
Furthermore, since it is possible to handle this using hardware, the burden on software is reduced.

更には、A/D変換前に演算処理を行うようにしたので
、信号処理の高速化が図れる。
Furthermore, since arithmetic processing is performed before A/D conversion, signal processing speed can be increased.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の画像信号補正回路をファクシミリに適
用した場合の一実施例を示すブロック図、第2図は第1
図の画像信号補正回路の具体的な回路構成の一例を示す
回路図、第3図は第1図のアナログマルチプレクサの動
作における真理値を示す表、第4図は第1図の画像信号
補正回路の動作を説明するための波形図、第5図は従来
の画像信号補正回路を示すブロック図である。 5・・・メモリ、6・・・1画素遅延回路、7・・・演
算部、9・・・スイッチコントロール、10・・・アナ
ログマルチプレクサ、AI 、A2・・・アンプ、CI
 、C2・・・コンデンサ、R1、R3・・・入力抵抗
、R2・・・帛[得設定抵抗。
FIG. 1 is a block diagram showing an embodiment of the image signal correction circuit of the present invention applied to a facsimile, and FIG.
A circuit diagram showing an example of a specific circuit configuration of the image signal correction circuit shown in the figure, Fig. 3 is a table showing truth values in the operation of the analog multiplexer shown in Fig. 1, and Fig. 4 shows the image signal correction circuit shown in Fig. 1. FIG. 5 is a block diagram showing a conventional image signal correction circuit. 5... Memory, 6... 1 pixel delay circuit, 7... Arithmetic unit, 9... Switch control, 10... Analog multiplexer, AI, A2... Amplifier, CI
, C2...Capacitor, R1, R3...Input resistance, R2...[Gain setting resistance.

Claims (1)

【特許請求の範囲】[Claims] (1)イメージセンサからのアナログのビデオ信号を記
憶する記憶手段と、1画素分のビデオ信号を遅延させる
1画素遅延手段と、この1画素遅延手段によって遅延さ
れた1画素前のビデオ信号と現在の1画素分のビデオ信
号との演算を行う演算手段とを具備することを特徴とす
る画像信号補正回路。
(1) A storage means for storing an analog video signal from an image sensor, a 1-pixel delay means for delaying a video signal for one pixel, and a video signal of the previous pixel delayed by the 1-pixel delay means and the current video signal. 1. An image signal correction circuit comprising: arithmetic means for performing an arithmetic operation with a video signal for one pixel.
JP2091674A 1990-04-06 1990-04-06 Picture signal correction circuit Pending JPH03289873A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2091674A JPH03289873A (en) 1990-04-06 1990-04-06 Picture signal correction circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2091674A JPH03289873A (en) 1990-04-06 1990-04-06 Picture signal correction circuit

Publications (1)

Publication Number Publication Date
JPH03289873A true JPH03289873A (en) 1991-12-19

Family

ID=14033036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2091674A Pending JPH03289873A (en) 1990-04-06 1990-04-06 Picture signal correction circuit

Country Status (1)

Country Link
JP (1) JPH03289873A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5741075A (en) * 1980-08-22 1982-03-06 Mitsubishi Electric Corp Border compensating circuit
JPS60206371A (en) * 1984-03-30 1985-10-17 Nippon Telegr & Teleph Corp <Ntt> Picture signal processing system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5741075A (en) * 1980-08-22 1982-03-06 Mitsubishi Electric Corp Border compensating circuit
JPS60206371A (en) * 1984-03-30 1985-10-17 Nippon Telegr & Teleph Corp <Ntt> Picture signal processing system

Similar Documents

Publication Publication Date Title
EP0740464B1 (en) Video apparatus with a single multi-port field memory
JP3581443B2 (en) Image processing apparatus and method
JPH03289873A (en) Picture signal correction circuit
JP3091084B2 (en) Signal processing circuit
JP2853160B2 (en) High-resolution image reading circuit
JPH0345081A (en) Drift correction circuit
JPH1132224A (en) Image-processing unit
KR100338073B1 (en) Color Image Scanning Method Using Mono Image Sensor
US6806916B1 (en) Video apparatus with image memory function
JP3283050B2 (en) Video camera equipment
JPH0374967A (en) Picture correction circuit
JPH06350888A (en) Electronic still camera
JPH0364261A (en) Image processor
JP3788566B2 (en) Density converter
JPH0671309B2 (en) Image sensor output correction method
JPH04196760A (en) Picture read processing unit
JPH0514691A (en) Picture read and processing unit
JPH05316343A (en) Picture reader
JPS63236469A (en) Image reader
JPH099056A (en) Picture reader
JPS61135276A (en) Shading corrector
JPH027772A (en) Shading correction circuit for picture reader
JPH0795401A (en) Picture processor
JPH0583550A (en) Image input device
JPS5969863A (en) Converting device of picture