JPH03272984A - Control quantity output device of elevator - Google Patents

Control quantity output device of elevator

Info

Publication number
JPH03272984A
JPH03272984A JP6813890A JP6813890A JPH03272984A JP H03272984 A JPH03272984 A JP H03272984A JP 6813890 A JP6813890 A JP 6813890A JP 6813890 A JP6813890 A JP 6813890A JP H03272984 A JPH03272984 A JP H03272984A
Authority
JP
Japan
Prior art keywords
digital
value
control amount
analog
elevator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6813890A
Other languages
Japanese (ja)
Other versions
JP2878767B2 (en
Inventor
Atsushi Iijima
厚 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2068138A priority Critical patent/JP2878767B2/en
Publication of JPH03272984A publication Critical patent/JPH03272984A/en
Application granted granted Critical
Publication of JP2878767B2 publication Critical patent/JP2878767B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To relatively easily and economically output a desired control quantity as an analog quantity by supplying the digital bit information corresponding to a determined bit number to a digital-analog converter and outputting it as the analog quantity. CONSTITUTION:When a desired control quantity is wanted to output as an analog quantity, a microcomputer 20 reads in an address value on a RAM 23 in which the control quantity is stored and also the digital gain value of a determined coefficient value, and reads out the content of the digital control quantity from the location of the RAM 23 corresponding to the address value. The code multiplication of the read-out value with the digital gain is conducted, and an optional bit length of the determined multiplied value, or a bit length corresponding to the bit accuracy portion which is a determined bit number of a digital-analog converter 24 is supplied to the digital-analog converter 24, by which the bit length is converted to the analog value and outputed.

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、コンピュータを用いて各制御量をRAMに記
憶し、なからデインタル制御される【レベ−7夕の制御
量を出力するエレベータの制御量出力装置に関する。
[Detailed Description of the Invention] [Object of the Invention] (Industrial Application Field) The present invention stores each control amount in a RAM using a computer, and digitally controls [Level 7 control amount] The present invention relates to an elevator control amount output device that outputs.

(従来の技術) 従来、エレベータの制御装置においては、第4図に示す
ように、速度指令発生装置1はかご2の速度指令信号1
aを出力して速度制御増幅器3に供給し、該速度制御増
幅器3はかご2を駆動する電動機4に結合された位置検
出器5からの位置信号5aを位置/速度変換器6によっ
て速度に変換された速度信号6aと前記速度指令発生装
置1からの速度指令信号1aとを比較し、その差に対応
I5た電流指令3aを出力して電流制御増幅器7に供給
している。
(Prior Art) Conventionally, in an elevator control device, as shown in FIG.
a to a speed control amplifier 3, which converts a position signal 5a from a position detector 5 coupled to an electric motor 4 driving the car 2 into a speed by a position/speed converter 6. The speed signal 6a thus generated is compared with the speed command signal 1a from the speed command generating device 1, and a current command 3a corresponding to the difference I5 is outputted and supplied to the current control amplifier 7.

この電流制御増幅器7は、前記電流指令3aと電動機4
の電流を検出する電流検出器8の電流信号8aとの偏差
を演算するとともに、この偏差分に不平衡トルク指令装
置9からの荷重信号9aを加えて、電力制御信号7aを
出力し、この信号を電力変換装置10に供給する。電力
変換装置10はこの電力制御信号7aに基づいて電動機
4への供給電力を制御する。
This current control amplifier 7 uses the current command 3a and the electric motor 4.
The deviation from the current signal 8a of the current detector 8 that detects the current is calculated, and the load signal 9a from the unbalanced torque command device 9 is added to this deviation to output the power control signal 7a. is supplied to the power conversion device 10. The power conversion device 10 controls the power supplied to the electric motor 4 based on this power control signal 7a.

この結果、電動機4は綱車13を回転させ、これにより
該綱車13に巻き掛けられている主索12の両端に釣合
い錘]1に対して取り付けられでいるかご2を移動させ
るようになっている。
As a result, the electric motor 4 rotates the sheave 13, thereby moving the car 2 attached to the counterweight 1 at both ends of the main rope 12 wound around the sheave 13. ing.

また、かご2は着床装置14を有する。この着床装置1
4はエレベータ昇降路の各階床に設けられている着床検
出板15A、15.   ・・を検出して着床信号14
aを速度指令発生装置1に供給する。速度指令発生装置
1はこの着床信号に基づいて速度指令信号1aを出力す
る。
The car 2 also has a landing device 14 . This implantation device 1
4 are landing detection plates 15A, 15.4 provided on each floor of the elevator hoistway. Detects the landing signal 14
a is supplied to the speed command generating device 1. The speed command generation device 1 outputs a speed command signal 1a based on this landing signal.

更に、かご2は荷重検出器16を有し、該荷重検出器1
6は荷重検出信号16aを不平衡トルク指令装置9に供
給する。
Furthermore, the car 2 has a load detector 16, and the load detector 1
6 supplies the load detection signal 16a to the unbalanced torque command device 9.

不平衡トルク指令装置9は、釣合い錘11との不平衡ト
ルク分を補正する信号を発生し、て電流制御増幅器7に
供給する。
The unbalanced torque command device 9 generates a signal for correcting the unbalanced torque with the balance weight 11 and supplies it to the current control amplifier 7 .

上述したエレベータ制御装置は、第4図において点線で
囲んで示す速度指令発生装置1、速度制御増幅器3、位
置/速度変換器6、電流制御増幅器7等を個別回路で構
成しているか、近年マイクロコンピュータの発達にとも
ない、エレベータの制御にもマイクロコンピュータによ
るディジタル制御が広く採用され、上述した各装置はマ
イクロコンピュータで置き換えられているものか多く採
用されている。
In the elevator control device described above, the speed command generation device 1, the speed control amplifier 3, the position/speed converter 6, the current control amplifier 7, etc., shown surrounded by dotted lines in FIG. With the development of computers, digital control using microcomputers has been widely adopted for controlling elevators, and many of the above-mentioned devices have been replaced by microcomputers.

(発明が解決しようとする課題) マイクロコンピュータを使用したディジタル制御式のエ
レベータ制御装置でも、エレベータの調整時や保守時等
には、エレベータの運行状態により時々刻々変化する制
御量をディジタル的でなく、アナログ的に出力して、そ
の状態を確認したいという要望があるが、マイクロコン
ピュータを使用してディジタル制御されるエレベータに
おいては、各制御量はディジタル量としてRAM等に記
憶されているため、アナログ量として簡単に出力するこ
とができないという問題かある。
(Problem to be solved by the invention) Even with a digitally controlled elevator control device using a microcomputer, when adjusting or maintaining an elevator, it is necessary to control the control amount, which changes from moment to moment depending on the operation status of the elevator, in a non-digital way. There is a desire to check the status by outputting it in an analog manner, but in elevators that are digitally controlled using a microcomputer, each control amount is stored in a RAM etc. as a digital amount, so analog output is required. The problem is that it cannot be easily output as a quantity.

本発明は、上記に鑑みてなされたもので、その目的とす
るところは、コンピュータを使用してディジタル制御さ
れるエレベータのディジタル制御量をアナログ量として
簡単に出力し得るニレベタの制御量出力装置を提供する
ことにある。
The present invention has been made in view of the above, and an object of the present invention is to provide a control amount output device that can easily output the digital control amount of an elevator that is digitally controlled using a computer as an analog amount. It is about providing.

〔発明の構成〕[Structure of the invention]

(課題を解決するだめの手段) 上記目的を達成するため、本発明のエレベータの制御量
出力装置は、コンピュータを用いて各制御量をRAMに
記憶しながらディジタル制御されるエレベータの制御量
を出力するエレベータの制御量出力装置であって、前記
コンピュータのデータバスに接続された所定ビット数の
ディジタル−アナログ変換器と、出力したい所望の制御
量の指定情報および所定の係数値を入力する入力手段と
、該入ノJ手段から入力された制御量の指定情報に対応
するディジタル制御量を前記RA、、 Mから読み出す
読み出し手段と、該読み出し手段で読み出されたディジ
タル制御量と前記所定の係数値とを乗算する乗算手段と
、該乗算手段からの乗算結果のうちの前記所定ビット数
に対応するディジタルビット情報をアナログ量として出
力すべく前記ディジタル−アナログ変換器に供給するよ
うに制御する制御手段とを有することを要旨とする。
(Means for solving the problem) In order to achieve the above object, the elevator control amount output device of the present invention outputs the control amount of the digitally controlled elevator while storing each control amount in the RAM using a computer. A controlled variable output device for an elevator, comprising: a digital-to-analog converter having a predetermined number of bits connected to a data bus of the computer; and input means for inputting designation information of a desired controlled variable to be output and a predetermined coefficient value. and reading means for reading out from the RA, M a digital control amount corresponding to the control amount designation information input from the input means, and a relationship between the digital control amount read by the reading means and the predetermined relationship. a multiplication means for multiplying by a numerical value, and control for controlling the digital-to-analog converter to output digital bit information corresponding to the predetermined number of bits of the multiplication result from the multiplication means as an analog quantity. The gist is to have the means.

(作用) 本発明のエレベータの制御量出力装置では、コンビコー
タのデータバスに所定ビット数のディジタル−アナログ
変換器を接続し、出力したい所望の制御量の指定情報お
よび所定の係数値を入力し、該指定情報に対応するディ
ジタル制御量をRAMから読み出し、この読み出したデ
ィジタル制御量と前記係数値とを乗算し、この乗算結果
のうちの所定ビット数に対応するディジタルビット情報
を前記ディジタル−アナログ変換器に供給してアナログ
量として出力している。
(Function) In the elevator controlled variable output device of the present invention, a digital-to-analog converter with a predetermined number of bits is connected to the data bus of the combicoater, and designation information of a desired controlled variable to be output and a predetermined coefficient value are input. , reads the digital control amount corresponding to the specified information from the RAM, multiplies the read digital control amount by the coefficient value, and converts the digital bit information corresponding to a predetermined number of bits of this multiplication result into the digital-analog It is supplied to a converter and output as an analog quantity.

(実施例) 以下、図面を用いて本発明の詳細な説明する。(Example) Hereinafter, the present invention will be explained in detail using the drawings.

第1図は本発明の一実施例に係わるエレベータの制御量
出力装置を適用したエレベータ制御装置の構成を示すブ
ロック図である。同図に示すエレベータ制御装置は、前
述した第4図の装置において前記速度指令発生装置1、
速度制御増幅器3、位置/速度変換器6、電流制御増幅
器7をマイクロコンピュータ20で構成するとともに、
該マイクロコンピュータ20のデータバス27上に本発
明のエレベータの制御量出力装置を実施するためのディ
ジタル−アナログ変換器24を接続した点が異なるもの
であり、その他の構成は第4図の装置と同じであるので
、同じ構成要素には同し符号を付しである。
FIG. 1 is a block diagram showing the configuration of an elevator control device to which an elevator control amount output device according to an embodiment of the present invention is applied. The elevator control device shown in the figure includes the speed command generating device 1,
A speed control amplifier 3, a position/speed converter 6, and a current control amplifier 7 are configured by a microcomputer 20, and
The difference is that a digital-to-analog converter 24 for implementing the elevator controlled variable output device of the present invention is connected to the data bus 27 of the microcomputer 20, and the other configurations are the same as the device shown in FIG. Since they are the same, the same components are given the same reference numerals.

前記マイクロコンピュータ20は、マイクロプロセッサ
からなるCPU21と、該CPU21のデータバス27
にそれぞれ接続されたエレベータのディジタル制御を行
う演算処理プログラムを記憶したROM22と、演算処
理の結果を記憶するRAM23と、入力インタフェース
25と、出力インタフェース26と、上述したようにデ
ータバス27に接続された比較的安価な例えば8ビツト
構成のディジタル−アナログ変換器24とがら構成され
ている。
The microcomputer 20 includes a CPU 21 consisting of a microprocessor, and a data bus 27 of the CPU 21.
A ROM 22 that stores an arithmetic processing program for digitally controlling the elevators connected to the elevators, a RAM 23 that stores the results of the arithmetic processing, an input interface 25, an output interface 26, and an input interface 25 that is connected to the data bus 27 as described above. It is constructed of a relatively inexpensive digital-to-analog converter 24 having, for example, an 8-bit configuration.

次に、第2図に示すフローチャートを参照して、本発明
の一実施例に係わるエレベータの制御量出力装置の作用
を説明する。なお、第1図に示すエレベータ制御装置に
おいて、マイクロコンピュータ20て演算処理される制
御量はディジタル形式てR,A M 23のあるアドレ
スに記憶されている。
Next, the operation of the elevator control amount output device according to an embodiment of the present invention will be explained with reference to the flowchart shown in FIG. In the elevator control system shown in FIG. 1, the control amount calculated by the microcomputer 20 is stored in digital form at a certain address in R, AM 23.

従って、ある所望の制御量をアナログ量として出力させ
たい場合には、該制御量の記憶されているRAM23上
のアドレス値Xを外部から入力インタフェース25を介
して入力信号として読み込む(ステップ110)。また
、所定の係数値であるディジタルゲイン値Bも外部から
入力インタフェース25を介して入力信号として読み込
む(ステップ120)。それから、前記アドレス値Xに
対応するRAM23のロケーションからディジタル制御
量である内容Aを読み出す(ステップ130)。そして
、この読み出した値Aと前記ディジタルゲインBとの符
号乗算を行い、乗算値Cを求める(ステップ140)。
Therefore, when it is desired to output a certain desired controlled variable as an analog variable, the address value X on the RAM 23 where the controlled variable is stored is read from the outside as an input signal via the input interface 25 (step 110). Further, a digital gain value B, which is a predetermined coefficient value, is also read from the outside as an input signal via the input interface 25 (step 120). Then, content A, which is a digital control amount, is read from the location of the RAM 23 corresponding to the address value X (step 130). Then, sign multiplication is performed on the read value A and the digital gain B to obtain a multiplied value C (step 140).

この乗算値CはRA M2Sから読み出した値およびデ
ィジタルゲイン値Bに対して倍のビット長をもった値で
ある。すなわち、A、Bの値がそれぞれ例えば16ビツ
ト長の値であるとすると、値Cは32ビツト長の値であ
る。
This multiplication value C has a bit length twice that of the value read from the RAM 2S and the digital gain value B. That is, if the values of A and B are each, for example, 16 bits long, then the value C is 32 bits long.

以上のように求めた乗算値Cの値の任意のビット長、す
なわち前記ディジタル−アナログ変換器24の所定のビ
ット数であるビット精度分に相当するビット長をディジ
タル−アナログ変換器24に供給し、該変換器でアナロ
グ値に変換して出力する。なお、この場合に出力される
任意のビット長の位置は装置において予め決められた位
置である。すなわち、乗算結果Cの値が32ビツト長て
あり、ディジタル−アナログ変換器24が8ビツト形式
のものである場合には、例えば乗算結果の上位16ビツ
トの下半分の8ビツトというように決められている。
An arbitrary bit length of the value of the multiplication value C obtained as above, that is, a bit length corresponding to the bit precision that is a predetermined number of bits of the digital-to-analog converter 24 is supplied to the digital-to-analog converter 24. , the converter converts it into an analog value and outputs it. Note that the position of the arbitrary bit length output in this case is a position predetermined in the device. That is, if the value of the multiplication result C is 32 bits long and the digital-to-analog converter 24 is of 8-bit format, the value is determined to be, for example, the lower half 8 bits of the upper 16 bits of the multiplication result. ing.

第3図はこの関係を具体的に示す説明図である。FIG. 3 is an explanatory diagram specifically showing this relationship.

この図は、例えば上述したように前記値A、Bが16ビ
ツト長、ディジタル−アナログ変換器24か8ビット、
ディジタル−アナログ変換器24に出ツノさせるデータ
は乗算結果の上位16ビツトの下半分の8ビツトである
とした場合について説明したものであり、前記値A、B
かそれぞれ]6進数(以下、Hと記載する)のA=1.
234(H)およびB−0100(H) であるとする
と、C−123400(H)となり、マイクロコンピュ
ータ20は8ビツトのディジタル−アナログ変換器24
に対して上位16ビツトの下半分の8ビツトでする12
(H)という値を出力し、この値がディジタル−アナロ
グ変換器24でアナログ量に変換されて出力される。ま
た、第3図でディジタルゲインBの値をB−1000(
H)とすると、C−1234000(H)となり、ディ
ジタル−アナログ変換器24には23(H)という値が
供給され、この値がアナログ量に変換されて出力される
。すなわち、ディジタルゲインである係数値を調整する
ことにより長いビット数の乗算結果のうちの所望の部分
のみを比較的ビット数が短く経済的なディジタル−アナ
ログ変換器24から効率的に出力することができるので
ある。
In this figure, for example, as mentioned above, the values A and B are 16 bits long, the digital-to-analog converter is 24 or 8 bits long,
The explanation is based on the case where the data outputted to the digital-to-analog converter 24 is the lower 8 bits of the upper 16 bits of the multiplication result, and the values A, B are
or respectively] A in hexadecimal number (hereinafter referred to as H) = 1.
234 (H) and B-0100 (H), it becomes C-123400 (H), and the microcomputer 20 is an 8-bit digital-to-analog converter 24.
The lower 8 bits of the upper 16 bits are used for
A value (H) is output, and this value is converted into an analog quantity by the digital-to-analog converter 24 and output. Also, in Figure 3, the value of digital gain B is set to B-1000 (
H), it becomes C-1234000 (H), and the value 23 (H) is supplied to the digital-to-analog converter 24, and this value is converted into an analog quantity and output. That is, by adjusting the coefficient value which is the digital gain, it is possible to efficiently output only a desired part of the multiplication result with a long number of bits from the economical digital-to-analog converter 24 with a relatively short number of bits. It can be done.

また、上述したようなディジタル−アナログ変換器24
を2組設ければ、2種類の制御量を同時に出力し、両制
御量間の対比も容易に行うことかてき、汎用性を拡大す
ることができる。
Additionally, a digital-to-analog converter 24 as described above may be used.
If two sets of are provided, two types of control variables can be output simultaneously and comparison between both control variables can be easily performed, increasing versatility.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、コンピュータの
データバスに所定ビット数のディジタル−アナログ変換
器を接続し、出力1−ない所望の制御量の指定情報およ
び所定の係数値を人力し、該指令情報に対応するディジ
タル制御量をRAMから読み出し、この読み出したディ
ジタル制御量と前記係数値とを乗算し、この乗算結果の
うちの所定ビット数に対応するディジタルビット情報を
前記ディジタル−アナログ変換器に供給してアナログ量
として出力しているので、比較的簡単かつ経済的に所望
の制御量をアナログ量として出力することができる。ま
た、係数値を変更することにより、制御量の任意のビッ
ト情報をアナログ量として出力することもてきる。
As explained above, according to the present invention, a digital-to-analog converter with a predetermined number of bits is connected to the data bus of a computer, and the designation information of the desired control amount and the predetermined coefficient value are inputted manually. A digital control amount corresponding to the command information is read from the RAM, the read digital control amount is multiplied by the coefficient value, and digital bit information corresponding to a predetermined number of bits of this multiplication result is converted into the digital-to-analog conversion. Since the control amount is supplied to the device and outputted as an analog quantity, a desired controlled quantity can be outputted as an analog quantity relatively easily and economically. Further, by changing the coefficient value, arbitrary bit information of the control amount can be output as an analog amount.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例に係わるエレベータの制御量
出力装置を適用したエレベータ制御装置の構成を示すブ
ロック図、第2図は前記実施例のエレベータの制御量出
力装置の作用を示すフローチャート、第3図は第2図の
エレベータの制御量出力装置の作用を更に具体的に示す
説明図、第4図は従来のエレベータ制御装置の構成を示
すブ[Jツク図である。 20・ ・マイクロコンピュータ、 21・ ・CPU。 23・ ・RAM。 24・ ・ディジタル−アナログ変換器、27・  ・
データバス。
FIG. 1 is a block diagram showing the configuration of an elevator control device to which an elevator control amount output device according to an embodiment of the present invention is applied, and FIG. 2 is a flow chart showing the operation of the elevator control amount output device of the embodiment. 3 is an explanatory diagram showing more specifically the operation of the control amount output device for the elevator shown in FIG. 2, and FIG. 4 is a block diagram showing the configuration of the conventional elevator control device. 20. ・Microcomputer, 21. ・CPU. 23. ・RAM. 24. ・Digital-to-analog converter, 27. ・
data bus.

Claims (1)

【特許請求の範囲】[Claims]  コンピュータを用いて各制御量をRAMに記憶しなが
らディジタル制御されるエレベータの制御量を出力する
エレベータの制御量出力装置であって、前記コンピュー
タのデータバスに接続された所定ビット数のディジタル
−アナログ変換器と、出力したい所望の制御量の指定情
報および所定の係数値を入力する入力手段と、該入力手
段から入力された制御量の指定情報に対応するディジタ
ル制御量を前記RAMから読み出す読み出し手段と、該
読み出し手段で読み出されたディジタル制御量と前記所
定の係数値とを乗算する乗算手段と、該乗算手段からの
乗算結果のうちの前記所定ビット数に対応するディジタ
ルビット情報をアナログ量として出力すべく前記ディジ
タル−アナログ変換器に供給するように制御する制御手
段とを有することを特徴とするエレベータの制御量出力
装置。
An elevator control amount output device that outputs a control amount of an elevator that is digitally controlled while storing each control amount in a RAM using a computer, the device having a predetermined number of bits of digital-analog connected to a data bus of the computer. a converter, input means for inputting information specifying a desired control amount to be output and a predetermined coefficient value, and reading means for reading out from the RAM a digital control amount corresponding to the information specifying the control amount input from the input means. and a multiplication means for multiplying the digital control amount read by the readout means by the predetermined coefficient value; 1. A controlled variable output device for an elevator, comprising: control means for controlling the signal to be supplied to the digital-to-analog converter so as to be outputted as an output signal.
JP2068138A 1990-03-20 1990-03-20 Elevator control output device Expired - Lifetime JP2878767B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2068138A JP2878767B2 (en) 1990-03-20 1990-03-20 Elevator control output device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2068138A JP2878767B2 (en) 1990-03-20 1990-03-20 Elevator control output device

Publications (2)

Publication Number Publication Date
JPH03272984A true JPH03272984A (en) 1991-12-04
JP2878767B2 JP2878767B2 (en) 1999-04-05

Family

ID=13365087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2068138A Expired - Lifetime JP2878767B2 (en) 1990-03-20 1990-03-20 Elevator control output device

Country Status (1)

Country Link
JP (1) JP2878767B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007506625A (en) * 2003-06-30 2007-03-22 インベンテイオ・アクテイエンゲゼルシヤフト Safety system for elevator structures

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02169483A (en) * 1988-10-31 1990-06-29 Otis Elevator Co Diagnostic monitor of elevator
JPH02225273A (en) * 1989-02-27 1990-09-07 Hitachi Elevator Eng & Service Co Ltd Remote monitoring device for elevator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02169483A (en) * 1988-10-31 1990-06-29 Otis Elevator Co Diagnostic monitor of elevator
JPH02225273A (en) * 1989-02-27 1990-09-07 Hitachi Elevator Eng & Service Co Ltd Remote monitoring device for elevator

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007506625A (en) * 2003-06-30 2007-03-22 インベンテイオ・アクテイエンゲゼルシヤフト Safety system for elevator structures
JP4647599B2 (en) * 2003-06-30 2011-03-09 インベンテイオ・アクテイエンゲゼルシヤフト Safety system for elevator structures

Also Published As

Publication number Publication date
JP2878767B2 (en) 1999-04-05

Similar Documents

Publication Publication Date Title
US4576253A (en) Velocity control apparatus for an elevator
JPH01271382A (en) Elevator start compensating device
JPH03272984A (en) Control quantity output device of elevator
US4422022A (en) Speed control for truck
JP3334335B2 (en) Elevator load detection and adjustment device
JPH0543148A (en) Elevator control signal output device
JPS6129238B2 (en)
JPH0210671B2 (en)
JPH0853272A (en) Elevator control device
US4852694A (en) Elevator starting compensation method and apparatus
JPH04308176A (en) Unbalanced load correction value adjusting device for elevator
JPH02163276A (en) Hall arriving speed controller for elevator
JPH0796423B2 (en) Elevator control equipment
JP2503728B2 (en) Elevator control device
JP3310166B2 (en) Elevator control device
JP3681788B2 (en) Elevator control device
JP3339275B2 (en) Inverter device torque control device
SU780136A1 (en) Handling machine electric drive control device
EP0913923A2 (en) Servo-motor driving method
JPH0710403A (en) Elevator control device
JPH0485273A (en) Elevator control device
JP3255256B2 (en) Elevator control device
JPH0690584A (en) Torque controller for motor
JPH04173674A (en) Control device of elevator
JP3011518B2 (en) Elevator control device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080122

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090122

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100122

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100122

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110122

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110122

Year of fee payment: 12