JPH03272209A - Amplifier - Google Patents

Amplifier

Info

Publication number
JPH03272209A
JPH03272209A JP2072544A JP7254490A JPH03272209A JP H03272209 A JPH03272209 A JP H03272209A JP 2072544 A JP2072544 A JP 2072544A JP 7254490 A JP7254490 A JP 7254490A JP H03272209 A JPH03272209 A JP H03272209A
Authority
JP
Japan
Prior art keywords
transistor
current
collector
circuit
drive transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2072544A
Other languages
Japanese (ja)
Other versions
JP2801944B2 (en
Inventor
Toshiyuki Okayasu
俊幸 岡安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2072544A priority Critical patent/JP2801944B2/en
Publication of JPH03272209A publication Critical patent/JPH03272209A/en
Application granted granted Critical
Publication of JP2801944B2 publication Critical patent/JP2801944B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PURPOSE:To form an amplifier circuit at high speed and low power consumption with only an NPN transistor(TR) by providing the NPN drive TR, a constant current circuit connecting to its collector and a current mirror circuit comprising 1st and 2nd TRs. CONSTITUTION:An NPN TR is employed for a drive TR 1, its collector connects to a positive voltage terminal (+) through a constant current circuit 4 and its emitter connects to a negative voltage terminal (-) through a current mirror circuit 2. The current mirror circuit 2 consists of a 1st TR 2A connecting in series with the drive TR 1 and a 2nd TR 2B whose base and collector are connected in common to a base of the 1st TR 2A and whose common connecting point of the base and collector connects to a common connecting point between the constant current circuit 4 and th drive TR 1 through a voltage shifter.

Description

【発明の詳細な説明】 「産業上の利用分野J この発明は、例えばIC試験装置において被試験ICに
駆動信号を与える増幅器として利用したり、あるいはオ
シログラフのX、 Y駆動信号を陰極線管に与える増幅
器として利用することができる増幅器に関する。
Detailed Description of the Invention "Industrial Application Field J This invention can be used, for example, as an amplifier to provide a drive signal to an IC under test in an IC test device, or to transmit X and Y drive signals from an oscilloscope to a cathode ray tube. The present invention relates to an amplifier that can be used as a power amplifier.

「従来の技術J IC試験装置において、被試験ICに試験パターン信号
を与える駆動回路には、被試験ICに与える試験パター
ン信号の論理値(HまたばL)に応じて被試験ICに電
流を流し込む動作と、被試験ICから電流を引き込む動
作の双方を行う機能が要求される。
``Conventional technology J In IC test equipment, a drive circuit that supplies a test pattern signal to an IC under test is configured to apply current to the IC under test in accordance with the logical value (H or L) of the test pattern signal supplied to the IC under test. A function is required to perform both the operation of injecting current and the operation of drawing current from the IC under test.

このため、従来は駆動回路として第7図に示すエミッタ
ホロワ回路が用いられている。
For this reason, an emitter follower circuit shown in FIG. 7 has conventionally been used as a drive circuit.

「発明が解決しようとする課題」 工くツタホロワ回路において、負荷3に例えば±50m
Aの電流を供給しようとする場合には、工業ツタホロワ
を構成するトランジスタ1のエミッタ側に50mAの定
電流回路2を接続し、トランジスタ1がオフの状態で負
荷2から50mAの電流を引き込む(−50mAの意)
ことができるように構成される。
``Problem to be solved by the invention'' In a built ivy follower circuit, load 3 has a distance of ±50m, for example.
When trying to supply a current of A, connect a 50mA constant current circuit 2 to the emitter side of the transistor 1 constituting the industrial vine follower, and draw a 50mA current from the load 2 while the transistor 1 is off (- 50mA)
It is configured so that it can be done.

つまり、この場合には負荷3に+50mAの電流を流し
込む状態ではトランジスタ1に100mAの電流が流れ
、負荷3に流れる電流がOのとき、トランジスタ1には
50mAが流れる。従って電力消費量が大きい欠点があ
る。
That is, in this case, when a current of +50 mA is flowing into the load 3, a current of 100 mA flows through the transistor 1, and when the current flowing through the load 3 is O, 50 mA flows through the transistor 1. Therefore, it has the disadvantage of high power consumption.

IC試験装置では駆動回路は被試験ICの端子の数は最
低限必要である。このため数100に及ぶ端子を持つI
Cを試験するIC試験装置では駆動回路を少なくともそ
の端子の数だけは必要であるためその数は大きい。
In an IC test device, the drive circuit requires a minimum number of terminals of the IC under test. For this reason, I
Since an IC testing device for testing C requires at least as many drive circuits as the number of terminals, the number of drive circuits is large.

従って、この駆動回路に電力を与える電源の容量も大き
なものが必要となる。
Therefore, the capacity of the power supply that supplies power to this drive circuit also needs to be large.

このため、例えばNPN型トランジスタとPNP型トラ
ンジスタを直列接続して構成した相補型増幅回路を使う
ことが考えられるが、相補型増幅回路に用いるPNP型
トランジスタはNPN型トランジスタと比較して動作速
度、耐圧の点で劣る。
For this reason, it is conceivable to use a complementary amplifier circuit configured by connecting an NPN transistor and a PNP transistor in series, for example, but the PNP transistor used in the complementary amplifier circuit has a lower operating speed than an NPN transistor. Inferior in pressure resistance.

その傾向は回路をIC化した場合、さらに著しくなる。This tendency becomes even more pronounced when the circuit is integrated into an IC.

この発明の目的は、NPN型トランジスタだけで高速、
低電力消費の増幅器を構成しようとするものである。
The purpose of this invention is to achieve high speed using only NPN transistors.
The aim is to construct an amplifier with low power consumption.

「課題を解決するための手段」 この出願の第1発明では、工業ツタホロワを構成するN
PN型の駆動トランジスタと、この駆動トランジスタの
コレクタ側に接続した定電流回路と、 この駆動トランジスタと直列接続された第1トランジス
タと、この第1トランジスタのベースにベースとコレク
タとが共通接続され、ベースとコレクタとの共通接続点
が電圧シフタを通じて定電流回路と駆動トランジスタと
の共通接続点に接続した第2トランジスタとによって構
成したカレントミラー回路と、 によって増幅回路を構成したものである。
"Means for Solving the Problem" In the first invention of this application, the N
a PN type drive transistor, a constant current circuit connected to the collector side of this drive transistor, a first transistor connected in series with this drive transistor, and a base and a collector commonly connected to the base of this first transistor, An amplifier circuit is constructed by: a current mirror circuit constituted by a second transistor whose common connection point between the base and the collector is connected to the common connection point between the constant current circuit and the drive transistor through a voltage shifter;

この第1発明の構成によれば、駆動トランジスタを流れ
る電流はカレントミラー回路を構成する第2トランジス
タによって検出され、第2トランジスタを介して第1ト
ランジスタに駆動トランジスタを流れる電流に逆比例し
た電圧信号を与える。
According to the configuration of the first invention, the current flowing through the drive transistor is detected by the second transistor constituting the current mirror circuit, and a voltage signal inversely proportional to the current flowing through the drive transistor is sent to the first transistor via the second transistor. give.

この結果、駆動トランジスタを流れる電流が増加しよう
とした場合には、カレントミラー回路を構成する第1ト
ランジスタのベースに逆バイアス方向に向かう電圧信号
が与えられる。
As a result, when the current flowing through the drive transistor attempts to increase, a voltage signal in the reverse bias direction is applied to the base of the first transistor constituting the current mirror circuit.

従って、第1トランジスタのインピーダンスが増加し、
第1トランジスタを流れる電流が絞られる。よって、駆
動トランジスタを流れる電流の大部分は負荷側に吐き出
される。つまり電源から与えられた電流は負荷に有効に
伝達される。
Therefore, the impedance of the first transistor increases,
The current flowing through the first transistor is throttled. Therefore, most of the current flowing through the drive transistor is discharged to the load side. In other words, the current applied from the power source is effectively transmitted to the load.

一方、駆動トランジスタを流れる電流が減少しようとす
る場合には、カレントミラー回路を構成する第1トラン
ジスタは駆動トランジスタを流れる電流の減少を検知し
て、カレントミラー回路を構成する第2トランジスタの
ベースに順方向バイアス方向に向かう電圧信号を与える
On the other hand, when the current flowing through the drive transistor is about to decrease, the first transistor constituting the current mirror circuit detects the decrease in the current flowing through the drive transistor, and the base of the second transistor constituting the current mirror circuit detects the decrease in the current flowing through the drive transistor. Provides a voltage signal in the forward bias direction.

この結果、第1トランジスタのインピーダンスは小さく
なる方向に制御され、負荷側から引き込む電流の量を増
加させる。
As a result, the impedance of the first transistor is controlled to decrease, increasing the amount of current drawn from the load side.

このように、この出願の第■発明によれば、駆動トラン
ジスタと直列接続した第1トランジスタが駆動トランジ
スタの動作と見掛は上相補的に動作し、電源から与えら
れる電力を有効に活用するから消費電力の少ない増幅器
を提供することができる。またNPN型トランジスタに
よって構成することができるから、高速動作および大振
幅出力に耐えられる増幅器を提供することができる。
As described above, according to the invention No. 2 of this application, the first transistor connected in series with the drive transistor operates in an apparent complementary manner to the operation of the drive transistor, and effectively utilizes the electric power given from the power supply. An amplifier with low power consumption can be provided. Furthermore, since it can be constructed using NPN transistors, it is possible to provide an amplifier that can withstand high-speed operation and large-amplitude output.

この出願の第2発明では、カレントミラー回路を構成す
る第1トランジスタを複数並列接続し、第1トランジス
タを流れる電流の変化量を大きく採れるように構成した
ものである。
In the second invention of this application, a plurality of first transistors constituting a current mirror circuit are connected in parallel so that the amount of change in the current flowing through the first transistors can be increased.

第1トランジスタを流れる電流の変化量を大きく採れる
ことによって駆動トランジスタを流れる電流の変化に対
して相補的に変化する電流の量が大きくなり、負荷に出
力される電流の変化量を大きく得ることができる。よっ
て電力消費量の増加を伴わずに大振幅の電力を負荷に出
力することができる増幅器を提供することができる。
By increasing the amount of change in the current flowing through the first transistor, the amount of current that changes complementary to the change in the current flowing through the drive transistor increases, making it possible to obtain a large amount of change in the current output to the load. can. Therefore, it is possible to provide an amplifier that can output large amplitude power to a load without increasing power consumption.

この出願の第2発明では、カレントごラー回路を構成す
る第1トランジスタを複数並列接続した増幅器を提案す
るものである。
A second invention of this application proposes an amplifier in which a plurality of first transistors constituting a current circuit are connected in parallel.

この第2発明の構成によれば無信号時において駆動トラ
ンジスタに流れる電流値を小さくすることができる。こ
の結果、電力消費量が少ない増幅器を提供することがで
きる。
According to the configuration of the second aspect of the invention, it is possible to reduce the value of current flowing through the drive transistor when there is no signal. As a result, an amplifier with low power consumption can be provided.

この出願の第3発明では、駆動トランジスタの入力側に
スイッチ素子を設け、このスイッチ素子を必要に応じて
オンに制御することにより、駆動トランジスタおよびカ
レントミラー回路を構成する第1トランジスタをオフに
制御できるように構成したものである。
In the third invention of this application, a switch element is provided on the input side of the drive transistor, and by controlling this switch element to turn on as necessary, the drive transistor and the first transistor constituting the current mirror circuit are turned off. It is configured so that it can be done.

この第3発明によれば、駆動トランジスタを必要に応じ
てオフの状態に制御することができるため、出力インピ
ーダンスをハイ・インピーダンス状態に制御することが
できる。
According to the third aspect of the invention, the drive transistor can be controlled to be turned off as required, so that the output impedance can be controlled to a high impedance state.

出力インピーダンスをハイ・インピーダンス状態に制御
できることによって負荷から信号を取り込む信号取込回
路に負荷から出力される信号を有効に取り出すことがで
きる。
By being able to control the output impedance to a high impedance state, the signal output from the load can be effectively taken out to the signal acquisition circuit that takes in the signal from the load.

つまり、負荷がICの場合、ICは一つの端子を入力端
子と出力端子に共用している。このため被試験ICの各
端子には試験パターン信号を与える駆動用増幅器と、信
号を取り込む信号取込回路とが接続される。従って信号
取込回路で信号を取り込む場合には、駆動用増幅器をハ
イ・インピーダンス状態に制御すればICから出力され
る応答出力信号を信号取込回路に有効に取り込むことが
できる。
In other words, when the load is an IC, the IC shares one terminal as an input terminal and an output terminal. For this reason, each terminal of the IC under test is connected to a driving amplifier that provides a test pattern signal and a signal acquisition circuit that takes in the signal. Therefore, when a signal is captured by the signal capture circuit, by controlling the driving amplifier to a high impedance state, the response output signal output from the IC can be effectively captured by the signal capture circuit.

この出願の第4発明では、駆動トランジスタのエミッタ
と、カレントミラー回路を構成する第1トランジスタの
コレクタとの間に電位吸収用トランジスタを直列接続し
た構成を提案する。
A fourth invention of this application proposes a configuration in which a potential absorption transistor is connected in series between the emitter of the drive transistor and the collector of the first transistor constituting the current mirror circuit.

この第4発明の構成によれば、カントミラー回路を構成
する第1トランジスタのコレクタ電位は電位吸収用トラ
ンジスタの動作によって一定電位に維持される。
According to the configuration of the fourth invention, the collector potential of the first transistor constituting the cant mirror circuit is maintained at a constant potential by the operation of the potential absorption transistor.

この結果、第1トランジスタのコレクターベース間に形
成される静電容量に対して充電電流および放電電流が流
れることがなくなるため、第1トラ〉′ジスクの動作を
高速化することができる。
As a result, charging current and discharging current do not flow to the capacitance formed between the collector base of the first transistor, so that the operation of the first transistor can be made faster.

この出願の第5発明では、カレントミラー回路を構成す
る第2トランジスタのコレクタとベースとの間にコレク
ターベース間電位を一定値に維持するための定電圧素子
を接続した構成を提案する。
A fifth invention of this application proposes a configuration in which a constant voltage element is connected between the collector and base of the second transistor constituting the current mirror circuit to maintain the collector-base potential at a constant value.

この第5発明の構成によれば、定電圧素子の接続によっ
てカレントミラー回路を構成する第2トランジスタのコ
レクターベース間の電圧が定電圧素子の定電圧に維持さ
れるから第2トランジスタのコレクターエミッタ間静電
容量に対する充放電動作を除去することができる。
According to the configuration of the fifth invention, the voltage between the collector and base of the second transistor constituting the current mirror circuit is maintained at the constant voltage of the constant voltage element by the connection of the constant voltage element. Charging and discharging operations for capacitance can be eliminated.

この結果、第2トランジスタの動作を高速化することが
できる利点が得られる。
As a result, there is an advantage that the operation of the second transistor can be made faster.

「実施例」 第1図にこの出願の第1発明の実施例を示す。"Example" FIG. 1 shows an embodiment of the first invention of this application.

第1図において、1は駆動トランジスタ、2はカレント
ミラー回路、3は負荷を示す。
In FIG. 1, 1 is a drive transistor, 2 is a current mirror circuit, and 3 is a load.

駆動トランジスタはNPN型トランジスタが用いられ、
そのコレクタは定電流回路4を通して正接電圧端子■に
接続され、エミッタはカレントくラー回路2を通じて負
極電圧端子Oに接続される。
As the drive transistor, an NPN type transistor is used.
Its collector is connected to the positive voltage terminal (2) through the constant current circuit 4, and its emitter is connected to the negative voltage terminal O through the current cooler circuit 2.

カレントミラー回路2は駆動トランジスタ1と直列接続
される第1トランジスタ2Aと、駆動トランジスタ1を
流れる電流11の増加、減少を検出して第1トランジス
タ2Aのベースに、第1トランジスタ2Aを駆動トラン
ジスタlとは逆向きの動作を行わせる制御信号を与える
第2トランジスタ2Bと、第2トランジスタのコレクタ
を駆動トランジスタ1と定電流源4との接続点に接続す
る電圧シフタ2Cとによって構成される。
The current mirror circuit 2 includes a first transistor 2A connected in series with the drive transistor 1, and detects an increase or decrease in the current 11 flowing through the drive transistor 1, and connects the first transistor 2A to the base of the first transistor 2A. The second transistor 2B provides a control signal to perform an operation in the opposite direction, and the voltage shifter 2C connects the collector of the second transistor to the connection point between the drive transistor 1 and the constant current source 4.

第1トランジスタ2Aと第2トランジスタ2Bはともに
NPN型トランジスタによって構成され、その工ごツタ
は負極電圧端子eに接続され、ベースはともに共通接続
され、第2トランジスタのコレクタとベースは共通接続
され、その共通接続点が電圧シフタ2Cを通じて駆動ト
ランジスタ1と定電流素子との接続点に接続される。
Both the first transistor 2A and the second transistor 2B are constituted by NPN transistors, the terminals of which are connected to the negative voltage terminal e, the bases of both are commonly connected, and the collector and base of the second transistor are commonly connected, The common connection point is connected to the connection point between the drive transistor 1 and the constant current element through the voltage shifter 2C.

電圧シフタ2Cは例えばツェナダイオードによって構成
することができる。この電圧シフタ2Cの電圧シフト量
■2は駆動トランジスタlのコレクターエミッタ間に正
の一定電圧を与え、駆動トランジスタ1を飽和させない
電圧に選ぶ。
The voltage shifter 2C can be configured by, for example, a Zener diode. The voltage shift amount (2) of the voltage shifter 2C is selected to be a voltage that applies a constant positive voltage between the collector and emitter of the drive transistor 1 and does not saturate the drive transistor 1.

第1図に示した回路構成において、駆動トランジスタ1
を流れる電流を11、カレントミラー回路2を構成する
第1トランジスタ2Aを流れる電流をI2、カレン)G
ラー回路2を構成する第2トランジスタ2Bを流れる電
流をI3、定電流回路4を流れる電流をIref、負荷
3に出力される電流をI。ut とすると、 1 + + I 3= I rGr(一定)111z=
I−、t 13=12 となる。
In the circuit configuration shown in FIG.
11 is the current flowing through the current mirror circuit 2, I2 is the current flowing through the first transistor 2A constituting the current mirror circuit 2, and G is the current flowing through the first transistor 2A constituting the current mirror circuit 2.
The current flowing through the second transistor 2B constituting the error circuit 2 is I3, the current flowing through the constant current circuit 4 is Iref, and the current output to the load 3 is I. ut, then 1 + + I 3= I rGr (constant) 111z=
I-, t13=12.

つまり、無出力時I。ut−Oのとき、駆動トランジス
タ1を流れる電流■、と第1トランジスタ2Aを流れる
電流I2はI、=1.で等しい値となる。また、この状
態ではカレントミラー回路2を構成する第2トランジス
タ2Bに流れる電流I3は12=T3の状態になってい
る。
In other words, I when there is no output. When ut-O, the current ■ flowing through the drive transistor 1 and the current I2 flowing through the first transistor 2A are I,=1. The values are equal. Further, in this state, the current I3 flowing through the second transistor 2B constituting the current mirror circuit 2 is in a state of 12=T3.

1 この状態で駆動トランジスタ1のベースに正電圧が与え
られ、駆動トランジスタ1を流れる電流■、が増加する
と、その増加した量Δhだけ出力電流I。tが流れ始め
る。これとともにIl+I3は一定であるから、その増
加した量だけ電流I3が減少する。
1 In this state, when a positive voltage is applied to the base of the drive transistor 1 and the current 2 flowing through the drive transistor 1 increases, the output current I increases by the increased amount Δh. t begins to flow. At the same time, since Il+I3 is constant, current I3 decreases by the increased amount.

電流I3が減少すると、カレントミラー回路2を構成す
る第1トランジスタ2Aのベースに流れ込むベース電流
が減少し、これにより第1トランジスタ2Aのコレクタ
ーエミッタ間の抵抗値が増加する方向に制御され、第1
トランジスタ2Aを流れる電流I2は減少する方向に制
御される。
When the current I3 decreases, the base current flowing into the base of the first transistor 2A constituting the current mirror circuit 2 decreases, and thereby the collector-emitter resistance value of the first transistor 2A is controlled to increase.
The current I2 flowing through the transistor 2A is controlled to decrease.

この結果、第1トランジスタ2Aを流れる電流I2の減
少した分の電流Δ■2は出力電流I。utとして出力さ
れる。つまり出力電流■。、は電流■1の増加分Δ11
と、電流I2の減少分ΔI2の和(ΔL+Δ12)とな
る。
As a result, the current Δ■2 corresponding to the decrease in the current I2 flowing through the first transistor 2A becomes the output current I. Output as ut. In other words, the output current ■. , is the increase in current ■1 Δ11
and the sum of the decrease ΔI2 in the current I2 (ΔL+Δ12).

一方、出力電流I。□がI。、t=0の状態で駆動トラ
ンジスタlのベースに負方向の電圧が与えられると、駆
動トランジスタ1を流れる電流12 は減少する。このときカレントごラー回路2を構成する
第1トランジスタ2Aは電流I2を流し続けようとする
から、駆動トランジスタ1から与えられていた電流II
の減少分−Δ11は負荷3から吸収する。
On the other hand, the output current I. □ is I. , t=0, when a negative voltage is applied to the base of the drive transistor 1, the current 12 flowing through the drive transistor 1 decreases. At this time, the first transistor 2A constituting the current circuit 2 tries to keep the current I2 flowing, so the current II given from the drive transistor 1
The decrease -Δ11 is absorbed from the load 3.

これとともに駆動トランジスタ1を流れる電流1、が減
少することにより、電流I3は増加し、第1トランジス
タ2Aのベース電流を増加させる。
At the same time, as the current 1 flowing through the drive transistor 1 decreases, the current I3 increases and the base current of the first transistor 2A increases.

従って、第1トランジスタ2Aのコレクターエミッタ間
の抵抗値が減少し、電流■2を増加させる方向に制御さ
れる。この結果、第1トランジスタ2Aを流れる電流は
電流■3の増加分に比例して増加し、その増加した電流
は負荷3から引き込まれる。
Therefore, the collector-emitter resistance value of the first transistor 2A decreases, and the current 2 is controlled in the direction of increasing. As a result, the current flowing through the first transistor 2A increases in proportion to the increase in current 3, and the increased current is drawn from the load 3.

このように、この出願の第1発明によれば、NPN型ト
ランジスタで構成していながら、駆動トランジスタ1と
第1トランジスタは互いに相補動作し、負荷3に対して
振幅が大きい電流変化を出力することができる。
As described above, according to the first invention of this application, although configured with NPN transistors, the drive transistor 1 and the first transistor operate complementary to each other, and output a current change with a large amplitude to the load 3. I can do it.

第2図はこの出願の第2発明の実施例を示す。FIG. 2 shows an embodiment of the second invention of this application.

第2発明では、カレントもラー回路2を構成する第1ト
ランジスタ2Aを複数並列接続し、第2トランジスタ2
Bを流れる電流I3の変化を並列数倍して取り出すこと
ができるように構成し、これにより負荷3に効率よく出
力電流を取り出すことができるように構成したものであ
る。
In the second invention, a plurality of first transistors 2A constituting the current error circuit 2 are connected in parallel, and the second transistor 2A is connected in parallel.
The structure is such that the change in the current I3 flowing through B can be multiplied by a parallel number and extracted, thereby allowing the output current to be efficiently extracted to the load 3.

このため、カレントくラー回路2に加えて駆動トランジ
スタ1のコレクタ側にもカレントミラー回路5を設け、
このカレントくラー回路5と、カレントもラー回路2と
によって駆動トランジスタlを流れる電流11を並列数
倍して変化させる。
For this reason, in addition to the current mirror circuit 2, a current mirror circuit 5 is provided on the collector side of the drive transistor 1.
The current 11 flowing through the drive transistor 1 is multiplied by a parallel number and changed by this current error circuit 5 and the current error circuit 2.

つまり、カレントミラー回路5を構成するトランジスタ
5Aのコレクタは正極電圧端子■に接続し、トランジス
タ5Bのコレクタは定電原図FIIr4を通して正極電
圧端子■に接続する。トランジスタ5Aと5Bのベース
は共通接続し、その共通接続したベースには駆動トラン
ジスタ1のコレクタの電位より正側に位置する適当な電
位■1を与える。トランジスタ5A、5Bの工逅ツタは
共通接続して駆動トランジスタ1のコレクタに接続する
That is, the collector of the transistor 5A constituting the current mirror circuit 5 is connected to the positive voltage terminal (2), and the collector of the transistor 5B is connected to the positive voltage terminal (2) through the constant current diagram FIIr4. The bases of the transistors 5A and 5B are commonly connected, and an appropriate potential 1 located on the positive side of the potential of the collector of the drive transistor 1 is applied to the commonly connected bases. The terminals of transistors 5A and 5B are commonly connected to the collector of drive transistor 1.

このように構成することにより、カレントミラー回路5
を構成するトランジスタ5Aと5Bには1:1の比を持
つ電流r、が流れ、駆動トランジスタ1には21.の電
流が流れる。
With this configuration, the current mirror circuit 5
A current r having a ratio of 1:1 flows through the transistors 5A and 5B constituting the drive transistor 1, and a current r of 21. current flows.

従って、駆動トランジスタlのエミッタ側に設けるカレ
ントミラー回路2を構成する第1トランジスタ2Aは2
個並列接続し、第2トランジスタを流れる電流I2に対
し、2倍の比を持つ電流2I2を駆動トランジスタ1か
ら引き込む。
Therefore, the first transistor 2A constituting the current mirror circuit 2 provided on the emitter side of the drive transistor l is 2
The transistors are connected in parallel, and a current 2I2 having a ratio twice the current I2 flowing through the second transistor is drawn from the drive transistor 1.

この回路構成によれば 1+−L−r   Iz Iot−21+  2 I2 の関係がある。これにより が得られ、出力電流I。U、に応じて電流I2が変化す
ることがわかる。
According to this circuit configuration, there is a relationship of 1+-L-r Iz Iot-21+ 2 I2. This gives an output current I. It can be seen that the current I2 changes depending on U.

これにより、I out−±50mA最大の供給能力を
持つ回路において、無負荷時に流しておかなくてはなら
ない電流は37、5 mAで済ませることがで5 きる。因みに第1図に示した回路構成によれば無負荷時
に流しておかなくてはならない電流は50mAとなる。
As a result, in a circuit that has the maximum supply capacity of Iout-±50 mA, the current that must be allowed to flow during no load can be reduced to 37.5 mA. Incidentally, according to the circuit configuration shown in FIG. 1, the current that must be allowed to flow during no load is 50 mA.

従って、この第2発明によれば、NPN型トランジスタ
だけで相補動作が可能な増幅器を構成するとともに、そ
の電力消費量を少なくすることができる利点が得られる
Therefore, according to the second invention, it is possible to construct an amplifier capable of complementary operation using only NPN transistors, and to reduce its power consumption.

なお、第2図の実施例では、カレントミラー回路2の電
流比を2=1にした場合を説明したが、第3図にカレン
トミラー回路2と5を構成するトランジスタ2Aと5A
を2個以上複数並列接続することができる。第3図の例
では第1トランジスタ2Aを5個並列接続し、電流比を
5:lに採った場合を示す。
In the embodiment shown in FIG. 2, the case where the current ratio of the current mirror circuit 2 is set to 2=1 has been explained, but in FIG.
Two or more can be connected in parallel. The example in FIG. 3 shows a case where five first transistors 2A are connected in parallel and the current ratio is 5:l.

この場合、I ref = 10 mAにすれば±50
mAの駆動能力が得られる。このとき、回路に流れる電
流は最大60mA(50−引込時)、無負荷時に流れる
電流は30mAとなる。
In this case, if I ref = 10 mA, ±50
A driving capacity of mA is obtained. At this time, the maximum current flowing through the circuit is 60 mA (when 50-min is drawn), and the current flowing during no load is 30 mA.

第4図はこの出願の第3発明の実施例を示す。FIG. 4 shows an embodiment of the third invention of this application.

この出願の第3発明では、駆動トランジスタ1の6 入力端にスイッチ素子6を設け、このスイッチ素子をオ
ンに制御することによって駆動トランジスタ1をオフの
状態に制御し、負荷3側から見てハイ・インピーダンス
の状態を採ることができるように構成した増幅器を提供
するものである。
In the third invention of this application, a switch element 6 is provided at the 6 input terminal of the drive transistor 1, and by controlling this switch element to turn on, the drive transistor 1 is controlled to be in an OFF state, and when viewed from the load 3 side, the switch element 6 is turned on. - It provides an amplifier configured to be able to adopt impedance states.

スイッチ素子6はこの例ではトランジスタ6Aと6Bを
差動結合した回路構成によって構成した場合を示す。差
動回路を構成するトランジスタ6Aをオン、6Bをオフ
に制御することによってカレントミラー回路2を構成す
る第2トランジスタ2Bを流れる電流I、はダイオード
2Dと、第1トランジスタ2Aのベースを通り、さらに
ダイオード7を通じてトランジスタ6Aに引き込まれる
In this example, the switch element 6 is configured by a circuit configuration in which transistors 6A and 6B are differentially coupled. A current I flowing through the second transistor 2B forming the current mirror circuit 2 by controlling the transistor 6A forming the differential circuit to turn on and turning 6B to turn off passes through the diode 2D and the base of the first transistor 2A, and further It is drawn into transistor 6A through diode 7.

これにより駆動トランジスタ1と第1トランジスタ2A
および第2トランジスタ2Bのベース電位が引き下げら
れ、これらのトランジスタ1と2A。
As a result, the drive transistor 1 and the first transistor 2A
and the base potential of second transistor 2B is lowered, and these transistors 1 and 2A.

2Bのベース電位はVEEIからダイオード2Dの順方
向電圧降下を差し引いた電位にクランプされオフの状態
に制御される。
The base potential of 2B is clamped to a potential obtained by subtracting the forward voltage drop of diode 2D from VEEI, and is controlled to be in an off state.

駆動トランジスタlとカレントミラー回路2を構成する
第1トランジスタ2Aがオフの状態に制御されることに
よって負荷3側から見たインピーダンスはハイ・インピ
ーダンスの状態に見える。
Since the driving transistor 1 and the first transistor 2A constituting the current mirror circuit 2 are controlled to be in an OFF state, the impedance seen from the load 3 side appears to be in a high impedance state.

従って、例えばIC試験装置のように負荷3が被試験I
Cの場合、被試験ICが信号を出力するタイごングで入
力端子ENIにH論理を与え、EN2にL論理を与える
ことよって駆動トランジスタと第1トランジスタ2Aを
オフの状態に制御することができ、この状態で信号を取
り込む信号取込回路(特に図示していない)を動作させ
ることにより、負荷3から出力される信号をその信号取
込回路に有効に取り込むことができる。
Therefore, for example, in an IC test device, the load 3 is
In the case of C, the driving transistor and the first transistor 2A can be controlled to the OFF state by applying H logic to the input terminal ENI and applying L logic to EN2 at the timing when the IC under test outputs a signal. By operating a signal acquisition circuit (not particularly shown) for acquiring a signal in this state, the signal output from the load 3 can be effectively acquired into the signal acquisition circuit.

なお、第4図に示すダイオード8と9は出力容量の値を
小さくするために接続したダイオードである。
Note that diodes 8 and 9 shown in FIG. 4 are diodes connected to reduce the value of output capacitance.

第5図はこの出願の第4発明および第5発明の実施例を
示す。この出願の第4発明では、駆動トランジスタ1と
カレントミラー回111i2を構成する第1トランジス
タ2Aとの間に電位吸収用トランジスタ11を直列接続
した構成を提案する。
FIG. 5 shows an embodiment of the fourth invention and the fifth invention of this application. A fourth invention of this application proposes a configuration in which a potential absorption transistor 11 is connected in series between the drive transistor 1 and the first transistor 2A forming the current mirror circuit 111i2.

この電位吸収用トランジスタ11のベースには適当な順
方向バイアス■2を与えておくことにより、人力信号に
応じて駆動トランジスタ1の工ごツタ電位が変動すると
、その電位変動に応じて電位吸収用トランジスタ11の
コレクターベース間の抵抗値が変化し、電位変動を吸収
し、カレントごラー回路2を構成する第1トランジスタ
2人のコレクタの電位を一定電位に維持するように動作
する。
By applying an appropriate forward bias (2) to the base of this potential absorption transistor 11, when the electric potential of the drive transistor 1 fluctuates in response to a human input signal, the potential absorption transistor 11 The resistance value between the collector and base of the transistor 11 changes, absorbing potential fluctuations, and operates to maintain the potential of the collectors of the two first transistors constituting the current circuit 2 at a constant potential.

このように、第1トランジスタ2Aのコレクタの電位を
一定電位に維持するように動作させることによって第1
トランジスタ2Aのコレクターベース間容I CCEに
充放電電流が流れることを阻止することができる。
In this way, by operating the collector potential of the first transistor 2A at a constant potential, the first
It is possible to prevent charging and discharging current from flowing into the collector-base capacitance ICCE of the transistor 2A.

この結果、カレントミラー回路2の動作速度を向上させ
ることができる利点が得られる。
As a result, there is an advantage that the operating speed of the current mirror circuit 2 can be improved.

つまり、第1トランジスタ2Aはカレントくラー回lS
2の電流比を大きく採るために多数のトランジスタを並
列接続して構成する。
In other words, the first transistor 2A has a current charger circuit lS
In order to obtain a large current ratio of 2, a large number of transistors are connected in parallel.

このために、コレクターベース間容量CCBの値9 は大きな値となる。コレクターベース間容量C6Bの値
が大きく、しかも電位吸収用トランジスタ11を設けな
い場合には、駆動トランジスタ1の工業ツタ電位が変化
すると、第1トランジスタ2Aのコレクタ電位も変動す
る。
For this reason, the value 9 of the collector-base capacitance CCB becomes a large value. When the value of the collector-base capacitance C6B is large and the potential absorption transistor 11 is not provided, when the industrial voltage potential of the drive transistor 1 changes, the collector potential of the first transistor 2A also changes.

第1トランジスタ2Aのコレクタ電位が変動すると、コ
レクターベース間容量C6Bにばコレクタの電位変動に
応じて充電−放電電流が流れる。この充電および放電電
流が流れることによって出力電流I。utが安定するま
でに時間が掛かるようになり、応答遅れが生じる。つま
り、コレクターベース間容量が形成する時定数回路の時
定数によって応答速度の上限が決められる。
When the collector potential of the first transistor 2A fluctuates, a charge-discharge current flows through the collector-base capacitor C6B in accordance with the collector potential fluctuation. The output current I is caused by the flow of this charging and discharging current. It takes time for ut to stabilize, causing a response delay. In other words, the upper limit of the response speed is determined by the time constant of the time constant circuit formed by the collector-base capacitance.

従って、電位吸収用トランジスタ11によって第1トラ
ンジスタ2Aのコレクタ電位を一定に維持し、コレクタ
ーベース間容量CCBに充放電電流が流れることを阻止
することによって増幅器の応答速度を向上させることが
できる。
Therefore, the response speed of the amplifier can be improved by maintaining the collector potential of the first transistor 2A constant by the potential absorbing transistor 11 and preventing charging/discharging current from flowing through the collector-base capacitance CCB.

第5図において、カレントミラー回路2を構成する第2
トランジスタ2Bのコレクターベース間0 に接続したダイオードの直列接続回路12はこの出願の
第5発明で提案する定電圧素子を指す。
In FIG. 5, the second
A series connection circuit 12 of diodes connected between the collector and the base of the transistor 2B refers to a constant voltage element proposed in the fifth invention of this application.

この出願の第5発明では、カレントミラー回路2を構成
する第2トランジスタ2Bのコレクタとベース間に定電
圧素子12を接続した構成を提案するものである。
A fifth invention of this application proposes a configuration in which a constant voltage element 12 is connected between the collector and base of the second transistor 2B that constitutes the current mirror circuit 2.

この定電圧素子12を設けることによって、第2トラン
ジスタ2Bのコレクターエミッタ間電圧VCEを常に確
保することができる。これにより、第2トランジスタ2
Bのコレクターエミッタ間容量cciに対して充放電電
圧が流れることを阻止することができる。よって第2ト
ランジスタ2Bの動作を高速化させることができる。
By providing this constant voltage element 12, the collector-emitter voltage VCE of the second transistor 2B can always be ensured. As a result, the second transistor 2
It is possible to prevent the charging/discharging voltage from flowing to the collector-emitter capacitance cci of B. Therefore, the operation of the second transistor 2B can be made faster.

「発明の効果」 以上説明したように、この出願の第1発明によればNP
N型トランジスタだけで増幅回路を構成したにもかかわ
らず、駆動トランジスタ1とカレントミラー回路2を構
成する第1トランジスタ2Aが相補動作し、低電力消費
型で大振幅の電流を出力することができる。
"Effect of the invention" As explained above, according to the first invention of this application, NP
Even though the amplifier circuit is constructed using only N-type transistors, the drive transistor 1 and the first transistor 2A that constitutes the current mirror circuit 2 operate complementary to each other, and can output a large-amplitude current with low power consumption. .

さらに、この出願の第2発明でよれば、カレントミラー
回路2と5の電流比を大きく採ることによって無負荷時
に駆動トランジスタ1に流れる電流値を小さくすること
ができる。この結果、第1発明で提案した増幅器の電力
消費量をさらに少なくすることができる利点が得られる
Furthermore, according to the second invention of this application, by increasing the current ratio between the current mirror circuits 2 and 5, it is possible to reduce the current value flowing through the drive transistor 1 during no load. As a result, there is an advantage that the power consumption of the amplifier proposed in the first invention can be further reduced.

さらに、この出願の第3発明によれば、駆動トランジス
タ1の入力側にスイッチ素子6を設け、このスイッチ素
子6をオン・オフ操作することによって、駆動トランジ
スタ■と、この駆動トランジスタ1と直列接続したカレ
ントミラー回路2を構成する第1斗ランジスタ2Aをオ
フの状態に制御することができる。よって、この状態に
制御することによって負荷3側から見たインピーダンス
をハイ・インピーダンス状態にすることができ、負荷3
に接続される信号取込回路に負荷3から出力される信号
を有効に取り込むことができる。
Further, according to the third invention of this application, a switch element 6 is provided on the input side of the drive transistor 1, and by turning on/off the switch element 6, the drive transistor 1 is connected in series with the drive transistor 1. The first transistor 2A constituting the current mirror circuit 2 can be controlled to be in an OFF state. Therefore, by controlling this state, the impedance seen from the load 3 side can be brought into a high impedance state, and the load 3
The signal output from the load 3 can be effectively captured into the signal capture circuit connected to the load 3.

さらに、この出願の第4発明および第5発明によれば、
カレントミラー回路2の応答速度を向上させることがで
きるから、周波数の高い信号を増幅して出力することが
できる増幅器を提供することができる。
Furthermore, according to the fourth invention and the fifth invention of this application,
Since the response speed of the current mirror circuit 2 can be improved, it is possible to provide an amplifier that can amplify and output a high frequency signal.

「変形実施例j 第6図にこの発明の変形実施例を示す。この例では駆動
トランジスタ1のコレクタ電流の変化を抵抗器13の電
圧降下によって工旦ツタホロワ構成のトランジスタ14
によって検出し、エミッタホロワを構成するトランジス
タ14を介してカレントミラー回路2を制御するように
構成した場合を示す。
Modified Embodiment A modified embodiment of the present invention is shown in FIG.
A case is shown in which the current mirror circuit 2 is controlled via the transistor 14 constituting the emitter follower.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの出願の第1発明の詳細な説明するための接
続図、第2図および第3図はこの出願の第2発明の詳細
な説明するための接続図、第4図はこの出願の第3、明
の詳細な説明するための接続図、第5図はこの出願の第
4発明と第5発明の詳細な説明するための接続図、第6
図はこの出願の第1発明の変形実施例を説明するための
接続図、第7図は従来の技術を説明するための接続図で
ある。 3 1:駆動トランジスタ、2:カレントミラー回路、2A
:第1トランジスタ、2B=第2トランジスタ、2C:
電圧シフタ、3:負荷、4:定電流回路、5:カレント
ミラー回路。 4
FIG. 1 is a connection diagram for explaining in detail the first invention of this application, FIGS. 2 and 3 are connection diagrams for explaining in detail the second invention of this application, and FIG. 4 is a connection diagram for explaining in detail the second invention of this application. 5 is a connection diagram for detailed explanation of the fourth invention and the fifth invention of this application, and FIG.
The figure is a connection diagram for explaining a modified embodiment of the first invention of this application, and FIG. 7 is a connection diagram for explaining a conventional technique. 3 1: Drive transistor, 2: Current mirror circuit, 2A
:first transistor, 2B=second transistor, 2C:
Voltage shifter, 3: load, 4: constant current circuit, 5: current mirror circuit. 4

Claims (5)

【特許請求の範囲】[Claims] (1)A、エミッタホロワを構成するNPN型の駆動ト
ランジスタと、 B、この駆動トランジスタのコレクタ側に接続した定電
流回路と、 C、この駆動トランジスタと直列接続された第1トラン
ジスタと、この第1トランジスタのベースにベースとコ
レクタとが共通接続され、ベースとコレクタとの共通接
点が電圧シフタを通じて上記定電流回路と駆動トランジ
スタとの接続点に接続した第2トランジスタとによって
構成したカレントミラー回路と、 によって構成した増幅器。
(1) A: an NPN type drive transistor constituting an emitter follower; B: a constant current circuit connected to the collector side of this drive transistor; C: a first transistor connected in series with this drive transistor; a current mirror circuit configured by a second transistor whose base and collector are commonly connected to the base of the transistor, and whose common contact point between the base and collector is connected to the connection point between the constant current circuit and the drive transistor through a voltage shifter; An amplifier constructed by
(2)上記請求項(1)記載のカレントミラー回路にお
いて、上記駆動トランジスタを流れる電流を引き込む動
作を行う第1トランジスタを複数並列接続したことを特
徴とする増幅器。
(2) The current mirror circuit according to claim (1), wherein a plurality of first transistors that draw the current flowing through the drive transistor are connected in parallel.
(3)請求項(1)記載の増幅器において、駆動トラン
ジスタの入力側にスイッチ素子を設け、このスイッチ素
子を必要に応じてショート状態に制御することにより、
上記駆動トランジスタをカットオフ状態に制御し、出力
のインピーダンスをハイ・インピーダンスに維持できる
ように構成したことを特徴とする増幅器。
(3) In the amplifier according to claim (1), by providing a switch element on the input side of the drive transistor and controlling this switch element to a short-circuited state as necessary,
An amplifier characterized in that the drive transistor is controlled to a cut-off state and the output impedance is maintained at high impedance.
(4)請求項(1)または(2)記載の増幅器において
、駆動トランジスタのエミッタと、カレントミラー回路
を構成する第1トランジスタのコレクタとの間に電位吸
収用トランジスタを直列接続し、上記カレントミラー回
路を構成する第1トランジスタのコレクタの電位を一定
に維持するように構成したことを特徴とする増幅器。
(4) In the amplifier according to claim (1) or (2), a potential absorption transistor is connected in series between the emitter of the drive transistor and the collector of the first transistor constituting the current mirror circuit, and the current mirror 1. An amplifier characterized in that the amplifier is configured to maintain a constant potential at the collector of a first transistor constituting the circuit.
(5)請求項(1)または(2)記載の増幅器において
、カレントミラー回路を構成する第2トランジスタのコ
レクタとベースとの間にコレクターベース間電位を一定
値に維持するための定電圧素子を接続したことを特徴と
する増幅器。
(5) In the amplifier according to claim (1) or (2), a constant voltage element is provided between the collector and the base of the second transistor constituting the current mirror circuit for maintaining the collector-base potential at a constant value. An amplifier characterized in that it is connected.
JP2072544A 1990-03-22 1990-03-22 amplifier Expired - Fee Related JP2801944B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2072544A JP2801944B2 (en) 1990-03-22 1990-03-22 amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2072544A JP2801944B2 (en) 1990-03-22 1990-03-22 amplifier

Publications (2)

Publication Number Publication Date
JPH03272209A true JPH03272209A (en) 1991-12-03
JP2801944B2 JP2801944B2 (en) 1998-09-21

Family

ID=13492408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2072544A Expired - Fee Related JP2801944B2 (en) 1990-03-22 1990-03-22 amplifier

Country Status (1)

Country Link
JP (1) JP2801944B2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57160222U (en) * 1981-04-03 1982-10-07

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57160222U (en) * 1981-04-03 1982-10-07

Also Published As

Publication number Publication date
JP2801944B2 (en) 1998-09-21

Similar Documents

Publication Publication Date Title
JPH02179120A (en) Load control emitter coupling logic transient driver
JPH0531850B2 (en)
US4406955A (en) Comparator circuit having hysteresis
US3660679A (en) Transistor circuit
US4004245A (en) Wide common mode range differential amplifier
US3868580A (en) Bootstrapped amplifier
US5999050A (en) Differential amplifier, an integrated circuit, and a telephone
US3974456A (en) Amplifier output stage
JPS60817B2 (en) Complementary emitter follower circuit
US4184087A (en) Window discriminator or voltage range sensor
JPH03272209A (en) Amplifier
US4553107A (en) Current mirror circuit having stabilized output current
US3535647A (en) Transistor a.c. amplifier circuit
US4871929A (en) ECL logic gate
JP2845610B2 (en) Differential amplifier circuit
US3989997A (en) Absolute-value circuit
JPH03227119A (en) Ecl logic circuit
EP0473352B1 (en) Emitter follower output circuit
JP2891386B2 (en) Driver circuit
JPH0230902Y2 (en)
US4426626A (en) Signal switching circuit
JP2902277B2 (en) Emitter follower output current limiting circuit
JPS5914817Y2 (en) Stabilized power supply circuit
US5313171A (en) High speed, low distortion amplifier design and method
JP2646721B2 (en) Level conversion circuit

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees