JPH0326921B2 - - Google Patents

Info

Publication number
JPH0326921B2
JPH0326921B2 JP58501935A JP50193583A JPH0326921B2 JP H0326921 B2 JPH0326921 B2 JP H0326921B2 JP 58501935 A JP58501935 A JP 58501935A JP 50193583 A JP50193583 A JP 50193583A JP H0326921 B2 JPH0326921 B2 JP H0326921B2
Authority
JP
Japan
Prior art keywords
transistor
current
collector
emitter
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58501935A
Other languages
Japanese (ja)
Other versions
JPS59500939A (en
Inventor
Uiriamu Eritsuku Mein
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Priority claimed from PCT/US1983/000609 external-priority patent/WO1983004351A1/en
Publication of JPS59500939A publication Critical patent/JPS59500939A/en
Publication of JPH0326921B2 publication Critical patent/JPH0326921B2/ja
Granted legal-status Critical Current

Links

Description

請求の範囲 1 ベース電流ドライブが供給される第1トラン
ジスタを含むモノリシツク回路において、 電流源を具えるステツプと、 第1トランジスタと同様な導電形の第2トラン
ジスタを具えるステツプとを含み、前記第2トラ
ンジスタのベースおよびエミツタは第1トランジ
スタのベースおよびエミツタにそれぞれ結合され
ており前記第2トランジスタのコレクタは前記電
流源に結合されており、第1トランジスタのエミ
ツタは前記第2トランジスタの前記エミツタの面
積のN倍であり、前記第2トランジスタが前記電
流源により供給できる電流よりも大きいコレクタ
電流を必要とする値を前記ベース電流が超える
と、前記第2トランジスタは飽和状態になり、そ
こでは第1トランジスタに流れるコレクタ電流が
前記電流源から供給される電流の大きさのN倍の
値に制限される、ことを特徴とする 第1トランジスタのコレクタ−エミツタを流れ
る電流を制限する方法。
Claim 1: A monolithic circuit comprising a first transistor to which a base current drive is supplied, comprising a step comprising a current source and a second transistor of the same conductivity type as the first transistor; The base and emitter of the two transistors are respectively coupled to the base and emitter of the first transistor, the collector of the second transistor is coupled to the current source, and the emitter of the first transistor is coupled to the emitter of the second transistor. When the base current exceeds a value that is N times the area and requires a collector current larger than the current that the second transistor can supply by the current source, the second transistor goes into saturation, in which the second transistor A method for limiting the current flowing through the collector-emitter of the first transistor, characterized in that the collector current flowing through the first transistor is limited to a value N times the magnitude of the current supplied from the current source.

2 出力トランジスタを有する出力トランジスタ
段に電流ドライブを供給する中間トランジスタ増
幅器段を含む集積回路において、 そのベースおよびエミツタを夫々出力トランジ
スタのベースおよびエミツタに結合させた追加の
トランジスタを提供するステツプを含み、出力ト
ランジスタのエミツタが前記追加のトランジスタ
の前記エミツタの面積のN倍の面積を有する如く
なし、 前記追加のトランジスタのコレクタに電流源を
供給するステツプを含み、前記追加のトランジス
タはそのベースに印加される電流ドライブが前記
追加のトランジスタが前記電流源が供給できる電
流より大きいコレクタ電流を必要とする値を超え
ると飽和状態になり出力トランジスタを流れる電
流の流れが制限される、ことを特徴とする 出力トランジスタのコレクタ電流を制限する方
法。
2. An integrated circuit including an intermediate transistor amplifier stage providing current drive to an output transistor stage having an output transistor, including the step of providing an additional transistor having its base and emitter coupled respectively to the base and emitter of the output transistor; the emitter of the output transistor has an area N times the area of the emitter of the additional transistor; wherein the current drive of the output transistor saturates and limits the flow of current through the output transistor when the current drive exceeds a value such that the additional transistor requires a collector current greater than the current that the current source can supply. How to limit the collector current of a transistor.

3 エミツタ、コレクタ、および前段の増幅器段
に結合されたベースを有するトランジスタを含む
集積回路において、 ベース、エミツタおよびコレクタを有する追加
のトランジスタを含み、前記ベースはそこからの
ベースドライブを受けとる前の増幅器段にトラン
ジスタのベースと一緒に結合され、前記エミツタ
はトランジスタのエミツタに結合されており、ト
ランジスタのエミツタは前記追加のトランジスタ
の前記エミツタの前記面積のN倍の面積を有し、 所定の大きさの電流を前記追加のトランジスタ
の前記コレクタに供給する電流源を含み、前記追
加のトランジスタは前記電流源が前記追加のトラ
ンジスタが必要とする十分なコレクタ電流を供給
できない制限しきい値をベースドライブが超える
と飽和状態になつてトランジスタのコレクタ電流
を制限する、ことを特徴とする トランジスタのコレクタ電流を制限する回路。
3. An integrated circuit comprising a transistor having an emitter, a collector and a base coupled to a preceding amplifier stage, comprising an additional transistor having a base, an emitter and a collector, said base receiving base drive from a previous amplifier stage. the emitter is coupled to the emitter of the transistor, the emitter of the transistor having an area N times the area of the emitter of the additional transistor; a current source that supplies a current to the collector of the additional transistor, the additional transistor having a base drive above a limiting threshold that the current source cannot provide sufficient collector current required by the additional transistor. A circuit for limiting the collector current of a transistor, which is characterized in that when the voltage exceeds the voltage, the transistor becomes saturated and the collector current of the transistor is limited.

4 前記第1電流源は、動作電位と前記追加のト
ランジスタの前記コレクタとの間に結合されてい
る抵抗である請求の範囲第3項の回路。
4. The circuit of claim 3, wherein the first current source is a resistor coupled between an operating potential and the collector of the additional transistor.

発明の背景 本発明は、電流を調整する方法に関するもので
あり、更に具体的に云うと半導体デバイスにおけ
る電流の流れを制限する回路および方法に関す
る。
BACKGROUND OF THE INVENTION The present invention relates to methods for regulating current, and more particularly to circuits and methods for limiting current flow in semiconductor devices.

トランジスタのコレクターエミツタパスにおけ
る最大電流の流れを制限することによつてそのト
ランジスタを保護することが望ましい応用例が数
多くある。例えば、トランジスタがその活性領域
において動作している場合に、デバイスのコレク
ターエミツタ接合両端に大きな電圧低下が生じる
とトランジスタの電力散逸(損失)特性の限度以
上になるのでトランジスタに損傷を与えたり、又
はトランジスタを破壊してしまうおそれがある。
この発生を防止する1つの方法は、トランジスタ
を流れる電流をデバイスの電力処理能力の範囲内
に十分入る最高値に制限することである。
There are many applications where it is desirable to protect a transistor by limiting the maximum current flow in its collector-emitter path. For example, when a transistor is operating in its active region, a large voltage drop across the device's collector-emitter junction can exceed the limits of the transistor's power dissipation characteristics and damage the transistor. Otherwise, the transistor may be destroyed.
One way to prevent this from occurring is to limit the current through the transistor to a maximum value that is well within the power handling capabilities of the device.

トランジスタのコレクターエミツタ接合両端に
印加される大きな電圧電位と同時に高電流が高利
得トランジスタに伝導しないようにする1つの先
行技術は、トランジスタのエミツタとベースの間
に結合されたフイードバツク回路と共にエミツタ
と接地基準との間にセンス抵抗を用いることであ
る。典型的な応用例においては、フイードバツク
回路は追加のトランジスタで、そのベースとエミ
ツタはセンス抵抗を横切つて結合されそのコレク
タはトランジスタのベースに接続されて保護され
るようになつていてもよい。従つて、高利得トラ
ンジスタを流れる電流がフイードバツクトランジ
スタをオンにするのに十分な電流をセンス抵抗両
端に生じさせると、高利得トランジスタのベース
電流はフイードバツクトランジスタのコレクター
エミツタを介して流れ、それにより出力トランジ
スタにおける電流が制限される。
One prior art technique for preventing high currents from being conducted into a high-gain transistor at the same time as a large voltage potential applied across the transistor's collector-emitter junction is to connect the emitter to the emitter with a feedback circuit coupled between the transistor's emitter and base. The idea is to use a sense resistor between it and the ground reference. In a typical application, the feedback circuit may be an additional transistor whose base and emitter are coupled across the sense resistor and whose collector is connected to the base of the transistor for protection. Therefore, if the current flowing through the high-gain transistor causes enough current across the sense resistor to turn on the feedback transistor, the base current of the high-gain transistor will flow through the collector-emitter of the feedback transistor. current, thereby limiting the current in the output transistor.

しかし、上述した先行技術回路は、演算増幅
器、比較器、自動車回路などに一般に見出される
出力トランジスタを保護する必要のある一部の応
用例においては容認できないかもしれない2つの
欠点をもつている。第1に、センス抵抗両端の電
圧低下は、少なくとも保護されるトランジスタを
含む回路のVSAT特性の低下させるフイードバツク
トランジスタのベース−エミツタ電圧VBEに等し
い。従つて、この先行技術回路の最大出力電圧揺
れは制限され、これは許容できないことがあるか
もしれない。第2に、センス抵抗を追加するとト
ランジスタ増幅器のgmの損失を生じさせ、これ
は多くの場合望ましくない。
However, the prior art circuits described above have two drawbacks that may be unacceptable in some applications where it is necessary to protect output transistors commonly found in operational amplifiers, comparators, automotive circuits, etc. First, the voltage drop across the sense resistor is at least equal to the base-emitter voltage V BE of the feedback transistor, which degrades the V SAT characteristic of the circuit containing the transistor being protected. Therefore, the maximum output voltage swing of this prior art circuit is limited, which may be unacceptable. Second, adding a sense resistor introduces a loss in gm of the transistor amplifier, which is often undesirable.

出力トランジスタにおける電流を制限するもう
1つの先行技術の方法が第1図に示されている。
この先行技術回路は出力トランジスタ10および
ダイオード12を含み、一般に電流ミラーと云わ
れている。ダイオード12の陽極および陰極はト
ランジスタ10のベースおよびエミツタにそれぞ
れ接続されている。トランジスタ10は理解解さ
れるようにダイオード12の陽極領域面積のN倍
のエミツタ面積を有するものとして示されてい
る。ベース16において入力信号を受信するよう
に適合されたトランジスタ14を含む前の、又は
中間増幅器段はそのコレクタにおいてトランジス
タ10のベースおよびダイオード12の陽極に結
合されている。電流Iを供給する電流源18は電
源Vccとトランジスタ14のコレクタとの間に接
続されている。
Another prior art method of limiting current in an output transistor is shown in FIG.
This prior art circuit includes an output transistor 10 and a diode 12 and is commonly referred to as a current mirror. The anode and cathode of diode 12 are connected to the base and emitter of transistor 10, respectively. Transistor 10 is shown to have an emitter area that is N times the area of the anode region of diode 12, as will be understood. A previous or intermediate amplifier stage including a transistor 14 adapted to receive an input signal at its base 16 is coupled at its collector to the base of transistor 10 and to the anode of diode 12. A current source 18 supplying current I is connected between the power supply V cc and the collector of transistor 14 .

動作すると、トランジスタ10に流れる出力電
流は常にNI′に等しい。但し、I′はダイオード1
2に流れる電流である。従つて、トランジスタ1
0のコレクタにおる最大電流の流れはNIに制限
される。従つて、この回路はトランジスタの順方
向電流利得係数であるベータの著しい損失をこう
むる。
In operation, the output current flowing through transistor 10 is always equal to NI'. However, I′ is diode 1
This is the current flowing through 2. Therefore, transistor 1
The maximum current flow in the collector of 0 is limited to NI. Therefore, this circuit suffers from a significant loss in the transistor's forward current gain factor, beta.

従つて、その回路が優れたVSAT特性を示し、
その利得の著しい損失がない半導体デバイスにお
ける電流を制限する回路および方法が必要とな
る。
Therefore, the circuit exhibits excellent VSAT characteristics,
What is needed is a circuit and method for limiting current in a semiconductor device without significant loss of its gain.

発明の要約 従つて、本発明の目的は、半導体デバイスを流
れる電流を最大所定値に制限する改良された回路
および方法を提供することである。
SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide an improved circuit and method for limiting the current flowing through a semiconductor device to a maximum predetermined value.

本発明のもう1つの目的は、トランジスタにお
ける電流の流れを制限する回路および方法を提供
することである。
Another object of the invention is to provide a circuit and method for limiting current flow in a transistor.

上記の、およびその他の目的に従い、第1トラ
ンジスタを流れる電流の流れを制限する方法が提
供されており、前記方法は第1トランジスタのベ
ースおよびエミツタにそれぞれ結合されたベース
およびエミツタを有し第1トランジスタと同じ導
電形の第2トランジスタを具えるステツプを含
み、第1トランジスタのエミツタ面積は第2トラ
ンジスタのエミツタ面積のN倍であり、また前記
方法は電流源を前記第2トランジスタのコレクタ
に結合するステツプを含み、第1および第2トラ
ンジスタのベースはそこへのベース電流ドライブ
を受けとる。
In accordance with the above and other objects, a method is provided for limiting the flow of current through a first transistor, the method comprising a first transistor having a base and an emitter respectively coupled to a base and an emitter of the first transistor. providing a second transistor of the same conductivity type as the transistor, the emitter area of the first transistor being N times the emitter area of the second transistor, and the method further includes coupling a current source to the collector of the second transistor. The bases of the first and second transistors receive base current drive thereto.

発明の概要 前段の増幅器段により駆動されるトランジスタ
を介して電流を制限する回路及び方法が述べられ
ている。その回路は、そのベース及びエミツタを
第1トランジスタのベース及びエミツタに接続さ
せた追加トランジスタ(第2トランジスタ)を具
え、その電流が制限されるようになつている。
SUMMARY OF THE INVENTION A circuit and method for limiting current through a transistor driven by a preceding amplifier stage is described. The circuit comprises an additional transistor (second transistor) having its base and emitter connected to the base and emitter of the first transistor, so that its current is limited.

電流源は、追加トランジスタのコレクタに供給
され、2個のトランジスタのベースに供給される
駆動(ドライブ)電流の大きさが、追加トランジ
スタにより必要とされるコレクタ電流を、電流源
により供給できない値を超える如き制限しきい値
に達すると、追加トランジスタは飽和になる。
The current source is supplied to the collector of the additional transistor, and the magnitude of the drive current supplied to the bases of the two transistors is such that the collector current required by the additional transistor cannot be supplied by the current source. When a limiting threshold such as exceeded is reached, the additional transistor becomes saturated.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、先行技術の電流制限器回路を示す概
略図である。
FIG. 1 is a schematic diagram illustrating a prior art current limiter circuit.

第2図は、好ましい実施例の電流制限器回路を
示す概略図である。
FIG. 2 is a schematic diagram illustrating the current limiter circuit of the preferred embodiment.

第3図は、第2図の回路を示す更に詳細な概略
図である。
FIG. 3 is a more detailed schematic diagram of the circuit of FIG.

好ましい実施例の詳細説明 さて第2図をみると、トランジスタ10のコレ
クタ電流を所定値に制限する新規な方法および構
造が示されている。第1図に示した同様な成分に
対応する第2図の成分には同じ参照数字がつけら
れていることが判る。上述したように、トランジ
スタ10はプレドライバトランジスタ増幅器又は
中間増幅器段14によつてドライブされる出力増
幅器段でもよい。電流制限はトランジスタ20を
追加することによつて達成される。トランジスタ
20のベースおよびエミツタ電極はトランジスタ
10のベースおよびエミツタにそれぞれ結合され
ており、このトランジスタ10のコレクタ電流が
制限される。トランジスタ20のコレクタは、そ
こへ値I′の定電流を供給する電流源22に結合さ
れている。図示されているように、トランジスタ
10のエミツタ面積はトランジスタ20のエミツ
タ面積のN倍になつている。回路の出力はノード
24においてトランジスタ10のコレクタからと
られる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Turning now to FIG. 2, a novel method and structure for limiting the collector current of transistor 10 to a predetermined value is shown. It will be seen that components in FIG. 2 that correspond to similar components shown in FIG. 1 are given the same reference numerals. As mentioned above, transistor 10 may be a pre-driver transistor amplifier or an output amplifier stage driven by intermediate amplifier stage 14. Current limiting is achieved by adding transistor 20. The base and emitter electrodes of transistor 20 are coupled to the base and emitter of transistor 10, respectively, to limit the collector current of transistor 10. The collector of transistor 20 is coupled to a current source 22 which supplies a constant current of value I' thereto. As shown, the emitter area of transistor 10 is N times the emitter area of transistor 20. The output of the circuit is taken from the collector of transistor 10 at node 24.

通常の動作状態では、トランジスタ14のベー
ス入力16への入力ドライブ信号は、トランジス
タ10および20がその活性領域又はカツトオフ
領域で動作するようになつている。それらの活性
領域で動作する場合には、2つのトランジスタ1
0および20を含む出力段の全体的利得は、整合
トランジスタの順方向電流利得ベータと電流源1
8からそこに供給されるベース電流ドライブを乗
算したものに比例する。トランジスタ20のない
場合のその利得に比較すると、このトランジスタ
に流れるベース電流の故に第2図の回路において
ある程度の僅かな利得損失がある。しかし、回路
の利得は1/N+1のフアクター(係数)だけ減
少してほゞ同一にとどまつている。
Under normal operating conditions, the input drive signal to the base input 16 of transistor 14 is such that transistors 10 and 20 operate in their active or cutoff regions. When operating in their active region, two transistors 1
The overall gain of the output stage including 0 and 20 is determined by the forward current gain beta of the matching transistor and the current source 1
8 multiplied by the base current drive supplied to it. Compared to its gain without transistor 20, there is some slight gain loss in the circuit of FIG. 2 due to the base current flowing through this transistor. However, the gain of the circuit remains approximately the same, reduced by a factor of 1/N+1.

トランジスタ14の入力信号がこのトランジス
タの伝導をしきい値制限値にまで減少させるよう
になつていて過剰のベース電流を電流源18から
トランジスタ20へ供給できるようになると、回
路は電流制限モードで動作する。従つて、制限し
きい値においてはトランジスタ20のベースに供
給される電流Iの部分の大きさ(magnitude:振
幅)は、このトランジスタが電流源22が供給で
きる電流より大きな電流をそのコレクタにおいて
供給したいようにさせる。従つて、トランジスタ
20に供給できるコレクタ電流はその要求を満た
すのに不十分であるので、このトランジスタは飽
和状態になる。この状態においては、追加のベー
スドライブ電流をそこに供給することができない
のでトランジスタ10のコレクタにおける電流は
NI′の値に制限される。トランジスタ20が飽和
している場合にトランジスタ10および20が利
用できる過剰のベース電流ドライブは、順バイア
スされているトランジスタ20のベース−コレク
タ接合によつて形成される寄生PNPデバイスを
介してIC回路の基板に引き込まれる。従つて、
トランジスタ10はそこを流れる電流を制限する
ことによつて保護されるが、このトランジスタ段
の利得はごく僅かに減少しているにすぎない。更
に、回路のVSAT特性は電流制限トランジスタ20
の追加によつて影響をうけない。
When the input signal to transistor 14 is such that the conduction of this transistor is reduced to the threshold limit value, allowing excess base current to be supplied from current source 18 to transistor 20, the circuit operates in current limit mode. do. Therefore, at the limiting threshold, the magnitude of the portion of current I that is supplied to the base of transistor 20 is such that this transistor wants to supply a larger current at its collector than current source 22 can supply. make it happen. Therefore, the collector current available to transistor 20 is insufficient to meet its demands, and this transistor goes into saturation. In this state, the current at the collector of transistor 10 is
limited to the value of NI′. The excess base current drive available to transistors 10 and 20 when transistor 20 is saturated is transferred to the IC circuit through the parasitic PNP device formed by the base-collector junction of transistor 20, which is forward biased. drawn into the board. Therefore,
Although transistor 10 is protected by limiting the current flowing through it, the gain of this transistor stage is only slightly reduced. Furthermore, the V SAT characteristic of the circuit is determined by the current limiting transistor 20
is not affected by the addition of .

従つて、電流を制限する上述の回路および方法
によつて、そのコレクタ電流が制限されるトラン
ジスタは制限しきい値まで妨害をうけずに動作で
きるようになる。その後トランジスタを流れる電
流は所定の最大値に制限される。
Thus, the above-described circuit and method of current limiting allows the transistor whose collector current is limited to operate undisturbed up to the limiting threshold. The current flowing through the transistor is then limited to a predetermined maximum value.

第3図はモノリシツク集積回路の形で組立てら
れている第2図において説明し示した回路を示
す。トランジスタ14のコレクタは直列抵抗28
を介してマルチコレクタPNPトランジスタ30
のベースに結合されている。電流源22は抵抗2
6によつて実現される。出力トランジスタ10の
コレクタはコレクタ30aを介しマルチコレクタ
PNPトランジスタ30を通してVCCに結合され
ている。コレクタ30bはトランジスタ30のベ
ースを抵抗28に結合している。
FIG. 3 shows the circuit described and shown in FIG. 2 assembled in the form of a monolithic integrated circuit. The collector of the transistor 14 is a series resistor 28
Multi-collector PNP transistor 30 through
is attached to the base. Current source 22 is resistor 2
This is realized by 6. The collector of the output transistor 10 is connected to a multi-collector via the collector 30a.
It is coupled to VCC through PNP transistor 30. Collector 30b couples the base of transistor 30 to resistor 28.

動作すると、トランジスタ10のコレクタ電流
は抵抗26を流れる電流のN倍に制限される。例
えばNが整数4に等しいと(トランジスタ10の
エミツタ領域はトランジスタ20のエミツタ領域
の4倍である)、制限状態におけるトランジスタ
10の電流の近似値は下記の通りである。
In operation, the collector current of transistor 10 is limited to N times the current flowing through resistor 26. For example, if N is equal to the integer 4 (the emitter area of transistor 10 is four times the emitter area of transistor 20), then the approximate value of the current in transistor 10 in the limit state is:

IMAX=4Vcc/R26 従つて抵抗26の値を変えることによつて、ト
ランジスタ10における電流の最大値をプログラ
ムする。
I MAX =4V cc /R 26 Thus, by varying the value of resistor 26, the maximum value of the current in transistor 10 is programmed.

JP50193583A 1982-05-27 1983-04-25 Current limiting method and current limiting circuit Granted JPS59500939A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/US1983/000609 WO1983004351A1 (en) 1982-05-27 1983-04-25 Current limiter and method for limiting current
US382754 1999-08-25

Publications (2)

Publication Number Publication Date
JPS59500939A JPS59500939A (en) 1984-05-24
JPH0326921B2 true JPH0326921B2 (en) 1991-04-12

Family

ID=22175051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50193583A Granted JPS59500939A (en) 1982-05-27 1983-04-25 Current limiting method and current limiting circuit

Country Status (1)

Country Link
JP (1) JPS59500939A (en)

Also Published As

Publication number Publication date
JPS59500939A (en) 1984-05-24

Similar Documents

Publication Publication Date Title
US6043714A (en) Power amplifier incorporating heterojunction and silicon bipolar transistors
US7009453B2 (en) Bias current supply circuit and amplification circuit
US3538449A (en) Lateral pnp-npn composite monolithic differential amplifier
KR950003140B1 (en) Circuit for amplifier
US5491437A (en) Amplifier circuit and method
US3896393A (en) Monolithic power amplifier capable of operating class a and class ab
US3801923A (en) Transconductance reduction using multiple collector pnp transistors in an operational amplifier
US4709171A (en) Current limiter and method for limiting current
JPS61214807A (en) Amplification circuit
JP3313450B2 (en) Amplifier including output stage and current limiting circuit
US4587494A (en) Quasi-complementary class B IC output stage
US4122401A (en) High efficiency power amplifier circuit
EP1181773B1 (en) Overvoltage protection
JPH05206751A (en) Dynamic bias for class-a amplifier use
US5500625A (en) Controlled current output stage amplifier circuit and method
US4058775A (en) Over-current prevention circuitry for transistor amplifiers
JPH0326921B2 (en)
US3737800A (en) High voltage operational amplifier
US5764105A (en) Push-pull output circuit method
US4500849A (en) Low noise power amplifier circuit
US4583051A (en) Extended range amplifier circuit
US5963093A (en) Class AB output stage wih reduced distortion
US5055711A (en) Impedance control circuit for an integrated circuit node
US3864642A (en) Second stage overload protection for amplifiers
JP2001284969A (en) Power amplifier