JPH03262059A - Real memory allocating system - Google Patents
Real memory allocating systemInfo
- Publication number
- JPH03262059A JPH03262059A JP2061568A JP6156890A JPH03262059A JP H03262059 A JPH03262059 A JP H03262059A JP 2061568 A JP2061568 A JP 2061568A JP 6156890 A JP6156890 A JP 6156890A JP H03262059 A JPH03262059 A JP H03262059A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- allocation
- parity error
- page
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000005856 abnormality Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
Description
【発明の詳細な説明】
〔概 要〕
本発明は実メモリの割付は方式に関し、パリティエラー
による動作停止処理を回避することを目的とし、
ページ単位に実メモリを割付ける仮想メモリシステムに
おいて、交替割付は用メモリと、パリティエラーが検出
されたとき、対応する実メモリに配置されているページ
単位のプログラムを前記交替割付は用メモリに再配置し
て起動する交替割付は部とを設け、パリティエラーが発
生したとき、対応するページ単位のプログラムを交替割
付は用メモリに再配置して処理を継続するように構成す
る。[Detailed Description of the Invention] [Summary] The present invention relates to a method for allocating real memory, and aims to avoid operation stop processing due to parity errors. A memory for parity allocation is provided, and an alternate allocation section that reallocates the page-by-page program located in the corresponding real memory when a parity error is detected and starts the alternate allocation memory. The configuration is such that when an error occurs, the corresponding page-by-page program is relocated to alternate allocation memory and processing is continued.
本発明は、仮想メモリシステムにおける実メモリの割付
は方式の改良に関する。The present invention relates to an improved method for allocating real memory in a virtual memory system.
プログラムを主メモリにロードし、実行させる計算機シ
ステムでは、パリティエラーが発生した場合は、エラー
情報出力等のエラー処理の後に、装置の動作を停止して
いる。In a computer system that loads a program into main memory and executes it, when a parity error occurs, the operation of the device is stopped after error processing such as error information output.
このため、パリティエラーの発生した部分の実メモリを
交換しなければ再スタートさせることができず、装置の
稼働率が低下する。For this reason, the system cannot be restarted unless the real memory in the area where the parity error has occurred is replaced, which lowers the operating rate of the system.
このことは、仮想メモリシステムでも同様で、パリティ
エラーが発生しても装置を停止せず処理を継続する実メ
モリの割付は方式が求められている。The same is true for virtual memory systems, and there is a need for a real memory allocation method that allows processing to continue without stopping the device even if a parity error occurs.
〔従来の技術及び発明が解決しようとする課題〕主メモ
リにプログラムをロードし、そのプログラムを走行させ
て所定の処理を遂行する計算機システムでは、プログラ
ムにパリティピットを付加して主メモリにロードし、読
出し時にパリティチエツクを行ってデータの信顛性を確
保している。[Prior art and problems to be solved by the invention] In a computer system that loads a program into main memory and runs the program to perform a predetermined process, parity pits are added to the program and then loaded into the main memory. , a parity check is performed at the time of reading to ensure data reliability.
このパリティチエツクでパリティエラーが発生し、リト
ライしてもパリティエラーが発生する場合は主メモリの
異常と診断され、エラー情報の表示等を行った後に計算
機を停止している。If a parity error occurs during this parity check and the parity error still occurs even after retrying, it is diagnosed as an abnormality in the main memory, and the computer is stopped after displaying the error information.
この後は、主メモリの該当部分の交換を行ったのち、再
度プログラムを走行させることになる。After this, after replacing the relevant part of the main memory, the program will be run again.
このように、主メモリに異常が発生したとき、従来では
、装置が停止し、ハードウェアの交換を行う必要があっ
たため、装置の稼働率が低下するといった課題があった
。As described above, when an abnormality occurs in the main memory, conventionally, the device has to be stopped and the hardware needs to be replaced, resulting in a problem that the operating rate of the device decreases.
本発明は、上記課題に鑑み、仮想メモリシステムにおい
て、パリティエラーが発生しても装置の動作を停止せず
処理を継続できる実メモリの割付は方式を提供すること
を目的とする。In view of the above problems, it is an object of the present invention to provide a real memory allocation method in a virtual memory system that allows processing to continue without stopping the operation of the device even if a parity error occurs.
第1図−実施例の構成図において、
6は交替割付は用メモリ、
3は交替割付は部で、パリティエラーが検出されたとき
、対応する実メモリに配置されているページ単位のプロ
グラムを交替割付は用メモリ6に再配置して起動する。In Figure 1 - Configuration diagram of the embodiment, 6 is memory for alternate allocation, 3 is alternate allocation section, and when a parity error is detected, the page-by-page program located in the corresponding real memory is alternated. The allocation is rearranged in the memory 6 and activated.
ページ単位の交替割付は用メモリ6を主メモリ(実メモ
リ)上に用意しておき、パリティエラーが発生したとき
、交替割付は部3は、パリティエラーの発生したページ
枠に格納されているプログラムを交替割付は用メモリ6
に割付けて再配置し、停止した時点よりプログラムを走
行させる。A memory 6 for alternate allocation in page units is prepared on the main memory (real memory), and when a parity error occurs, the alternate allocation part 3 is used to store the program stored in the page frame where the parity error occurred. The alternate allocation is for memory 6
, and then run the program from the moment it stopped.
以上によりパリティエラーが発生しても、装置の動作を
停止せず、そのまま処理を継続することができる。As described above, even if a parity error occurs, processing can be continued without stopping the operation of the apparatus.
本発明の実施例を図を用いて詳細に説明する。 Embodiments of the present invention will be described in detail with reference to the drawings.
第1図は一実施例の構成図、第2図は利用者プログラム
の実行過程例を表す図である。FIG. 1 is a block diagram of one embodiment, and FIG. 2 is a diagram showing an example of the execution process of a user program.
第1図において、
1は主メモリ(実メモリ)で、メモリ管理部2等のオペ
レーティングシステムosが常駐するとともに、利用者
プログラム7のロード域はページ枠5に分割されて管理
される。In FIG. 1, 1 is a main memory (real memory) in which an operating system OS such as a memory management unit 2 resides, and a load area for a user program 7 is divided into page frames 5 and managed.
2はメモリ管理部で、利用者プログラム7の各ページに
それぞれページ枠5を割り付けて起動する。A memory management unit 2 allocates a page frame 5 to each page of the user program 7 and starts the program.
3は交替割付は部で、メモリ管理部2内に設けられ、パ
リティエラー発生通知により交替割付は処理を行う。Reference numeral 3 denotes a replacement allocation section, which is provided in the memory management section 2, and performs replacement allocation processing upon notification of occurrence of a parity error.
4はページテーブルで、利用者プログラム7の割付は先
の管理に使用されるもので、図示の例では、利用者プロ
グラム7のページ番号■〜■トヘージ枠アドレスとを対
応させたものである。Reference numeral 4 denotes a page table, and the allocation of the user program 7 is used for the previous management, and in the illustrated example, the page numbers ① to ① of the user program 7 are associated with the storage frame addresses.
6は交替割付は用メモリで、主メモリ上に設けられた予
備のページ枠である。そしてそのアドレスは、従来のペ
ージ枠5とともに図示省略したページ枠テーブルに登録
されている。Reference numeral 6 indicates a memory for alternate allocation, which is a spare page frame provided on the main memory. The address is registered together with the conventional page frame 5 in a page frame table (not shown).
8はパリティチエツク部で、バス上に出力されたデータ
のパリティチエツクを行い、パリティエラーを検出した
ときは、プロセッサ9に割込みを発する。A parity check section 8 performs a parity check on the data output on the bus, and issues an interrupt to the processor 9 when a parity error is detected.
9はプロセッサで、主メモリ1上のプログラムを走行さ
せる。9 is a processor that runs a program on the main memory 1.
以上の構成により、以下の例に示すような交替割付は処
理が行われる。With the above configuration, replacement allocation as shown in the example below is processed.
(1) メモリ管理部2は利用者プログラム7の各ペ
ージ■〜■にページ枠5をそれぞれ割付け、ローディン
グする。(1) The memory management section 2 allocates a page frame 5 to each page (1) to (2) of the user program 7 and loads the pages.
(2)利用者プログラム7が起動される。(2) The user program 7 is started.
(3)利用者プログラム7が ■→■→■→■ の順で
実行される。(3) The user program 7 is executed in the order of ■→■→■→■.
(4)■実行中にパリティエラーが発生すると割込みが
発生し、エラー表示の後に交替割付は部3が起動される
。(4) ■ If a parity error occurs during execution, an interrupt occurs, and after the error is displayed, the replacement allocation section 3 is activated.
なお、リトライして再度パリティエラーが発生したとき
に交替割付は部6を起動してもよい。Incidentally, when a parity error occurs again after a retry, the replacement allocation section 6 may be activated.
(5)■を交替割付は用メモリ6に再配置し、(■。(5) Relocate ■ to memory 6 for alternate allocation, and (■.
とする)ページテーブル4を更新した後、■゛を起動す
る。) After updating page table 4, start ■゛.
なおこの際、パリティエラー発生時の状態は、プロセッ
サ9内に退避されており、この内容を読み取ってパリテ
ィエラー発生時点より起動する。At this time, the state at the time the parity error occurs is saved in the processor 9, and the processor 9 reads this content and starts up from the time the parity error occurs.
(6)■以降を実行する。(6) Execute the following steps.
以上のごとく、パリティエラーが発生した場合、予備の
交替割付は用メモリ6に再割付けして処理が継続できる
ので、装置の動作を停止させる必要がなく、装置の休止
期間にパリティエラーの発生したメモリを交換すればよ
い。As described above, when a parity error occurs, the spare replacement allocation can be reallocated to the memory 6 and processing can continue, so there is no need to stop the operation of the device, and if a parity error occurs while the device is inactive. Just replace the memory.
以上説明したように、本発明は、仮想メモリシステムに
おいて、予備の交替割付は用メモリを設けてパリティエ
ラーの発生により再割付けする実メモリの割付は方式を
提供するもので、パリティエラー発生により装置が停止
させることがないため、稼働率が改善される効果がある
。As explained above, the present invention provides a method for allocating real memory in a virtual memory system by providing a spare memory for alternate allocation and reallocating it when a parity error occurs. Since there is no need to stop the system, it has the effect of improving the operating rate.
第1図は一実施例の構成図、第2図は利用者プログラム
の実行過程例を表す図である。
図中、lは主メモリ、2はメモリ管理部、3は交替割付
は部、4はページテーブル、5はページ枠、6は交替割
付は用メモリ、7は利用者プログラム、8はパリティチ
エツク部、9はプロセッサである。
第1図
第2図FIG. 1 is a block diagram of one embodiment, and FIG. 2 is a diagram showing an example of the execution process of a user program. In the figure, l is the main memory, 2 is the memory management section, 3 is the alternate allocation section, 4 is the page table, 5 is the page frame, 6 is the alternate allocation memory, 7 is the user program, and 8 is the parity check section. , 9 is a processor. Figure 1 Figure 2
Claims (1)
おいて、 交替割付け用メモリ(6)と、 パリテイエラーが検出されたとき、対応する実メモリに
配置されているページ単位のプログラムを前記交替割付
け用メモリに再配置して起動する交替割付け部(3)と を設け、パリテイエラーが発生したとき、対応するペー
ジ単位のプログラムを該交替割付け用メモリに再配置し
て処理を継続することを特徴とする実メモリの割付け方
式。[Claims] In a virtual memory system that allocates real memory in page units, there is provided a memory for alternate allocation (6), and a program in page units that is placed in the corresponding real memory when a parity error is detected. and a replacement allocation unit (3) that is activated by rearranging the program in the replacement allocation memory, and when a parity error occurs, the corresponding page-by-page program is relocated to the replacement allocation memory and processing is performed. A real memory allocation method characterized by continuity.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2061568A JPH03262059A (en) | 1990-03-13 | 1990-03-13 | Real memory allocating system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2061568A JPH03262059A (en) | 1990-03-13 | 1990-03-13 | Real memory allocating system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03262059A true JPH03262059A (en) | 1991-11-21 |
Family
ID=13174859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2061568A Pending JPH03262059A (en) | 1990-03-13 | 1990-03-13 | Real memory allocating system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03262059A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011060217A (en) * | 2009-09-14 | 2011-03-24 | Toshiba Corp | Data storage apparatus, and data writing/reading method |
-
1990
- 1990-03-13 JP JP2061568A patent/JPH03262059A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011060217A (en) * | 2009-09-14 | 2011-03-24 | Toshiba Corp | Data storage apparatus, and data writing/reading method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8407515B2 (en) | Partition transparent memory error handling in a logically partitioned computer system with mirrored memory | |
US7275180B2 (en) | Transparent replacement of a failing processor | |
JP3196004B2 (en) | Failure recovery processing method | |
US7895477B2 (en) | Resilience to memory errors with firmware assistance | |
US6952793B2 (en) | Computer system and methods for acquiring dump information and system recovery | |
JPH07311749A (en) | Multiprocessor system and kernel substituting method | |
JP6237230B2 (en) | Memory management program, memory management method, and memory management device | |
US7953914B2 (en) | Clearing interrupts raised while performing operating system critical tasks | |
US20070234114A1 (en) | Method, apparatus, and computer program product for implementing enhanced performance of a computer system with partially degraded hardware | |
US8195981B2 (en) | Memory metadata used to handle memory errors without process termination | |
JPH03262059A (en) | Real memory allocating system | |
CN111611104B (en) | InfluxDB data backup method, system and terminal equipment | |
JP2004280140A (en) | Memory dump executing system, method, and program | |
CN112434013A (en) | Data table migration method and device, electronic equipment and storage medium | |
CN112162833B (en) | Transaction log processing method, device and system | |
JPH03149629A (en) | Memory testing system | |
JPH11312138A (en) | Interrupt control system and its control method therefor | |
JPH07152574A (en) | Program loading system | |
CN114153610A (en) | User quota method, device and storage medium based on threads | |
JP2635777B2 (en) | Programmable controller | |
JP2718676B2 (en) | Virtual memory dump processing method | |
JPH07122857B2 (en) | Information processing equipment | |
JP2535584B2 (en) | Real memory fixed processing computer | |
CN114911655A (en) | Self-checking method and server | |
JPH0113131B2 (en) |