JPH03259217A - Display quality improving circuit for liquid crystal display - Google Patents

Display quality improving circuit for liquid crystal display

Info

Publication number
JPH03259217A
JPH03259217A JP5908890A JP5908890A JPH03259217A JP H03259217 A JPH03259217 A JP H03259217A JP 5908890 A JP5908890 A JP 5908890A JP 5908890 A JP5908890 A JP 5908890A JP H03259217 A JPH03259217 A JP H03259217A
Authority
JP
Japan
Prior art keywords
liquid crystal
signal
circuit
display quality
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5908890A
Other languages
Japanese (ja)
Inventor
Kozo Yokoyama
横山 浩三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP5908890A priority Critical patent/JPH03259217A/en
Publication of JPH03259217A publication Critical patent/JPH03259217A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To improve a defect in display quality due to the distortion of a driving waveform by using the output of an exclusive OR gate as a liquid crystal AC signal, repeating AC generation at intervals of plural common lines, and inverting the polarity of each frame signal alternately. CONSTITUTION:A segment driver latch signal LP is inverted by an inverter INV1 to activate the clock input terminal CK of a 1/N frequency dividing circuit 3. Further, the carry output terminal CY is inverted by an inverter INV2 and connected to a load terminal -LD to form a frequency dividing circuit which has an optional frequency division ratio. The output signal T2 of a flip- flop circuit is inputted to one terminal of an exclusive OR gate 6 and inverted and uninverted repeatedly with the liquid crystal AC signal DF connected to the other terminal to obtain an improved liquid crystal AC signal M. Further, the liquid crystal AC signal M is inverted in polarity at intervals of plural common lines and at intervals of a frame in one frame. Consequently, the defect in display quality such as a ghost is improved.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、液晶を表示体とした表示装置において発生す
るコントラスト不良等の表示品質不良を改善した、液晶
表示の表示品質改善回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a display quality improvement circuit for a liquid crystal display that improves display quality defects such as contrast defects that occur in a display device using a liquid crystal display.

〔発明の概要〕[Summary of the invention]

液晶を表示体とした表示装置において、表示容量の増加
に伴って高デユティ−な駆動が必要になってくる。この
結果、表示パネルの透明電極の抵抗骨と、液晶層の静電
容量とにより駆動波形が歪み、正しい実行電圧が印加さ
れなくなり、この結果、コントラストの不均一が発生し
表示品質が悪くなる。
In a display device using liquid crystal as a display element, as the display capacity increases, high-duty driving becomes necessary. As a result, the drive waveform is distorted by the resistance of the transparent electrode of the display panel and the capacitance of the liquid crystal layer, and the correct execution voltage is no longer applied, resulting in non-uniform contrast and poor display quality.

本発明は、前記欠点を克服するため、液晶層間に印加さ
れる駆動波形(液晶交流化信号)をその表示パネルに合
った分周比で、セグメントドライバのラッチ信号の分周
毎に交流反転し、かつフレーム信号毎に極性を交互に反
転させる表示品質改善回路を設けたものである。
In order to overcome the above-mentioned drawbacks, the present invention inverts the driving waveform (liquid crystal alternating current signal) applied between the liquid crystal layers at a frequency division ratio suitable for the display panel each time the latch signal of the segment driver is divided. , and a display quality improvement circuit that alternately inverts the polarity for each frame signal.

〔従来の技術〕[Conventional technology]

コントラストの不均一や、ゴースト等の高デユティ−駆
動に伴う表示品質不良の解決は、従来は表示パネルの透
明電極の抵抗成分の減少や、セグメント電極及びコモン
電極の抵抗成分の減少、あるいはバイアス電源の低イン
ピーダンス化等の液晶層に直列に挿入される抵抗成分を
極力低くすることで、液晶層間が印加される駆動波形の
歪みを抑えることが従来の技術であった。
Conventionally, the resolution of display quality defects caused by high-duty driving, such as uneven contrast and ghosting, has been achieved by reducing the resistance component of the transparent electrode of the display panel, reducing the resistance component of the segment electrodes and common electrode, or by reducing the bias power supply. The conventional technique is to suppress the distortion of the drive waveform applied between the liquid crystal layers by minimizing the resistance component inserted in series with the liquid crystal layer, such as by lowering the impedance of the liquid crystal layer.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかし、表示パネルの表示密度が高く、高デユティ−駆
動が要求される近年においては、前記、従来技術による
方法で、コントラストの不均一や、ゴースト等の表示品
質の不良解決は、材料費のコストアップ等の点から限界
に来ている。
However, in recent years, when the display density of display panels is high and high-duty driving is required, it is difficult to resolve display quality defects such as contrast unevenness and ghosting using the conventional methods described above, due to the cost of materials. It has reached its limit in terms of uploading, etc.

そこで本発明は、従来のこのような欠点を解決するため
に、駆動波形を工夫することで、表示品質の改善をする
ことを目的としている。
Therefore, the present invention aims to improve display quality by devising drive waveforms in order to solve these conventional drawbacks.

(1題を解決するための手段〕 上記課題を解決するために、表示パネルの液晶層間に印
加される液晶交流化信号を、表示パネルに合った分周比
で、セグメントドライバのラッチ信号の分周毎に、交流
反転し、かつフレーム信号毎に極性を交互に反転させる
ようにして、駆動波形の歪みによる表示品質の不良を改
善するようにした。
(Means for Solving Problem 1) In order to solve the above problem, the liquid crystal alternating current signal applied between the liquid crystal layers of the display panel is divided by the latch signal of the segment driver at a frequency division ratio suitable for the display panel. The alternating current is inverted every cycle, and the polarity is alternately inverted for each frame signal to improve display quality defects caused by distortion of the drive waveform.

〔作用〕[Effect]

上記のように、駆動波形を表示パネルに合った波形にす
ることで、コントラストの不均一や、ゴースト等の表示
品質不良を改善する。
As described above, by changing the drive waveform to a waveform that matches the display panel, display quality defects such as non-uniform contrast and ghosting can be improved.

〔実施例〕〔Example〕

以下に、本発明の実施例を図面に基づいて説明する。 Embodiments of the present invention will be described below based on the drawings.

第1図は、液晶層間に印加される液晶交流化信号を改良
する液晶表示の表示品質改善回路の実施例である。コン
トローラ(第1図液晶表示の表示品質改善回路の実施例
には示していない)からのセグメントドライバラッチ信
号LPは、インバータINV1で反転し、1/N分周回
路3のクロンク入力端子CKをアクティブにする。
FIG. 1 shows an embodiment of a display quality improvement circuit for a liquid crystal display that improves a liquid crystal alternating current signal applied between liquid crystal layers. The segment driver latch signal LP from the controller (not shown in the embodiment of the display quality improvement circuit for a liquid crystal display in FIG. 1) is inverted by the inverter INV1 and activates the clock input terminal CK of the 1/N frequency divider circuit 3. Make it.

1/N分周回路3は、例えば74HC161(4ビット
プリセント付き同期式カウンタ)等で構成する。キャリ
ー出力端子CYは、インバータINV2で反転させ、ロ
ード端子LDに接続させることで任意の分周比をもった
分周回路にできる。
The 1/N frequency dividing circuit 3 is constituted by, for example, a 74HC161 (synchronous counter with 4-bit precent). By inverting the carry output terminal CY with an inverter INV2 and connecting it to the load terminal LD, a frequency dividing circuit having an arbitrary frequency division ratio can be formed.

分周比Nは、1/N設定回路4のスイッチs1〜s4の
オン/オフで設定できる。今、1/N設定回路4のスイ
ッチ51〜S4を次のように設定したとする。
The frequency division ratio N can be set by turning on/off the switches s1 to s4 of the 1/N setting circuit 4. Now, assume that the switches 51 to S4 of the 1/N setting circuit 4 are set as follows.

S、=OFF(論理“1”) S、=ON(論理“0”) Ss=  0FF S4=OFF キャリー出力信号T+が、発生すると1/N分周回路3
のプリセント入力端子A−Dのプリセットデータ7が、
セグメントドライバラッチ信号LPの立下りに同期して
、プリセットされる。
S, = OFF (logic “1”) S, = ON (logic “0”) Ss = 0FF S4 = OFF When carry output signal T+ occurs, 1/N frequency divider circuit 3
The preset data 7 of the present input terminals A-D of
It is preset in synchronization with the fall of the segment driver latch signal LP.

前記ブリセントデータ7は、1/N分周回路4で設定さ
れるので、DH(16進〉となる。1/N分周回路3は
、キャリー出力信号T1が“0”レベルになるとブリセ
ント動作をやめ、セグメントドライバラッチ信号LPの
立下りに同期してカウントアツプし、プリセントデータ
7は、DH→、EH−FHと変わり、再びキャリー出力
信号TIを発生させる。すなわち、キャリー出力信号T
1は、セグメントドライバラッチ信号LPの3パルス毎
に発生することになる。
Since the recent data 7 is set by the 1/N frequency divider circuit 4, it becomes DH (hexadecimal).The 1/N frequency divider circuit 3 performs the recent operation when the carry output signal T1 becomes "0" level. The count is increased in synchronization with the fall of the segment driver latch signal LP, and the precent data 7 changes from DH to EH-FH, and the carry output signal TI is generated again. That is, the carry output signal T
1 will be generated every three pulses of the segment driver latch signal LP.

すなわち1/N分周回路3の分周比は3となる。That is, the frequency division ratio of the 1/N frequency divider circuit 3 is 3.

1/N分周回路3のEP、ETはクロックイネーブル端
子で“1”レベルにすることでイネーブル動作をする。
EP and ET of the 1/N frequency divider circuit 3 are enabled by setting them to the "1" level at the clock enable terminal.

CLR端子は、クリア端子であり“1″レヘルでアクテ
ィブとなる。
The CLR terminal is a clear terminal and becomes active at "1" level.

キャリー出力信号TIは、751179717071回
路5のクロック端子CLをトリガーする。
The carry output signal TI triggers the clock terminal CL of the 751179717071 circuit 5.

Tタイプフリンブフロソブ回路5は、Dタイプフリンプ
プロップで構成されており、出力国をD端子に帰還させ
ることで、Tタイプフリップフロンプとして動作する。
The T-type flip-flop circuit 5 is composed of a D-type flip-flop, and operates as a T-type flip-flop by feeding back the output signal to the D terminal.

従って、Tタイプフリップフロップ回路5の出力Q(7
24179717071回路の出力信号Tz)  は、
キャリー出力信号T、の%分周され、がっデユティ−が
、1対1の波形が生しることになる。
Therefore, the output Q(7
The output signal Tz) of the 24179717071 circuit is
The frequency of the carry output signal T is divided by %, resulting in a waveform with a duty ratio of 1:1.

Tタイプフリフプフロンプ回路の出力信号T2は、排他
的論理和ゲート6の一端子に入力され、他端子に接続さ
れた改善前の液晶交流化信号DFにより反転O非反転を
繰り返し、改善後の液晶交流化信号Mになる。
The output signal T2 of the T-type flip-flop circuit is input to one terminal of the exclusive OR gate 6, and is repeatedly inverted and non-inverted by the liquid crystal alternating current signal DF before improvement connected to the other terminal. It becomes the liquid crystal alternating current signal M.

前記の改善前の液晶交流化信号DFは、フレーム周期毎
に変わりデユティ−1対1の波形である。
The liquid crystal alternating current signal DF before the improvement has a duty-1:1 waveform that changes every frame period.

前述した各信号のタイミングチャートを第2図に示しで
ある。
FIG. 2 shows a timing chart of each of the signals described above.

第2図の(4)は、改善前の液晶交流化信号DFを示す
タイミングチャートであり、図中FLM信号はフレーム
周期を決めるフレーム信号である。
(4) in FIG. 2 is a timing chart showing the liquid crystal alternating current signal DF before improvement, and the FLM signal in the figure is a frame signal that determines the frame period.

第2図の0は、改善後の液晶交流化信号Mを示すタイく
ングチャートである。
0 in FIG. 2 is a tying chart showing the improved liquid crystal alternating current signal M.

以上述べたように、従来のフレーム毎に反転する液晶交
流化信号では、表示パネルの高デユティ−駆動による駆
動波形の歪みによるコントラスト不均一やゴースト等の
表示品質不良の改善は、難しいが、■フレーム内で複数
コモンライン毎に、かつフレーム毎に極性反転すれば、
駆動波形歪みによる影響はかなり改善できる。改善回路
も非常にシンプルであり、又、表示パネルの特性に合わ
せて、1/N設定回路4の分周比を変えれば、最適な表
示品質に合わせられる。
As mentioned above, with the conventional liquid crystal alternating current signal that is inverted every frame, it is difficult to improve display quality defects such as contrast unevenness and ghosting caused by drive waveform distortion caused by high-duty driving of the display panel. If the polarity is reversed for each common line within a frame and for each frame,
The effects of drive waveform distortion can be significantly improved. The improvement circuit is also very simple, and by changing the frequency division ratio of the 1/N setting circuit 4 according to the characteristics of the display panel, the optimum display quality can be achieved.

〔発明の効果〕〔Effect of the invention〕

本発明は、以上説明したように、簡単な回路でコントラ
スト不均一やゴースト等の表示品質不良の改善が可能で
あり、かつ表示パネル毎に最適な表示品質に合わせられ
る等の利点がある。
As described above, the present invention has the advantage that it is possible to improve display quality defects such as non-uniform contrast and ghosting with a simple circuit, and that the display quality can be matched to the optimum display quality for each display panel.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明による液晶表示の表示品質改善回路の実
施例を示す回路図、第2図(4)は従来技術による液晶
交流化信号のタイムチャート、第2図0は本発明による
液晶交流化信号のタイムチャートをそれぞれ示す。 INVI・・・第1のインバータ INV2・・・第2のインバータ 3・・・1/N分周回路 4・・・1/N設定回路 5・・・Tタイデフリフ1フ0フ1回路6・・・排他的
論理和ゲート 以上
FIG. 1 is a circuit diagram showing an embodiment of a display quality improvement circuit for a liquid crystal display according to the present invention, FIG. 2 (4) is a time chart of a liquid crystal alternating current signal according to the prior art, and FIG. 2 0 is a liquid crystal alternating current according to the present invention. The time charts of the switching signals are shown. INVI...First inverter INV2...Second inverter 3...1/N frequency dividing circuit 4...1/N setting circuit 5...T tie differential ref 1f 0f 1 circuit 6...・More than exclusive OR gate

Claims (1)

【特許請求の範囲】[Claims] 液晶を表示体とした表示装置において、セグメントドラ
イバのラッチ信号を、任意の分周比で分周する1/N分
周回路と、前記1/N分周回路の分周比を設定する1/
N設定回路と、前記1/N分周回路のキャリー出力信号
を、デュティー比1対1にするためのTタイプフリップ
フロップ回路と、前記Tタイプフリップフロップ回路の
出力信号を、フレーム周期に一致して、デュティー1対
1の信号で反転を繰り返すようにした排他的論理和ゲー
トより構成し、前記排他的論理和ゲートの出力を液晶交
流化信号とし、複数のコモンライン毎に交流化を繰り返
し、かつフレーム周期毎に極性を反転させることにより
、液晶の表示品質をあげることを特徴とする液晶表示の
表示品質改善回路。
In a display device using a liquid crystal display, a 1/N frequency divider circuit divides the latch signal of a segment driver at an arbitrary frequency division ratio, and a 1/N frequency divider circuit sets the frequency division ratio of the 1/N frequency divider circuit.
an N setting circuit, a T-type flip-flop circuit for making the carry output signal of the 1/N frequency divider circuit have a duty ratio of 1:1, and an output signal of the T-type flip-flop circuit to match the frame period. The circuit comprises an exclusive OR gate that repeats inversion with a signal with a duty ratio of 1 to 1, the output of the exclusive OR gate is used as a liquid crystal alternating current signal, and alternating current is repeated for each of a plurality of common lines, A display quality improvement circuit for a liquid crystal display, characterized in that the display quality of the liquid crystal is improved by reversing the polarity for each frame period.
JP5908890A 1990-03-09 1990-03-09 Display quality improving circuit for liquid crystal display Pending JPH03259217A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5908890A JPH03259217A (en) 1990-03-09 1990-03-09 Display quality improving circuit for liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5908890A JPH03259217A (en) 1990-03-09 1990-03-09 Display quality improving circuit for liquid crystal display

Publications (1)

Publication Number Publication Date
JPH03259217A true JPH03259217A (en) 1991-11-19

Family

ID=13103238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5908890A Pending JPH03259217A (en) 1990-03-09 1990-03-09 Display quality improving circuit for liquid crystal display

Country Status (1)

Country Link
JP (1) JPH03259217A (en)

Similar Documents

Publication Publication Date Title
US4926168A (en) Liquid crystal display device having a randomly determined polarity reversal frequency
JPH0473845B2 (en)
JPS60257497A (en) Driving of liquid crystal display
US3961840A (en) Driving circuit for liquid-crystal display
US4955696A (en) Liquid crystal driving system
JPS6374036A (en) Driving method for active matrix type liquid crystal panel
JPH03259217A (en) Display quality improving circuit for liquid crystal display
JPH02210323A (en) Driving circuit for matrix circuit and clock forming device for controlling its driving circuit
JPH02129618A (en) Active matrix type liquid crystal display device
JPH0782167B2 (en) Liquid crystal display
JPH04269789A (en) Electrooptic display device
KR950005569B1 (en) Driving method & circuit for ferroelectric lcd using stn drivnng ic
JPS6135492A (en) Driving of liquid crystal display unit
JPH0766255B2 (en) Active matrix display device
JPH0261698A (en) Driving method for liquid crystal display device
JP2951191B2 (en) LCD drive circuit
JPS60241092A (en) Driving of matrix type liquid crystal display unit
JP3019449B2 (en) LCD drive system
JPH07261148A (en) Alternating drive system for liquid crystal display device
JPH01106017A (en) Driving method for liquid crystal display device
KR940007500B1 (en) Signal modulation method and circuit for ferro-electric lcd particle
JP2568687B2 (en) Driving method of liquid crystal display device
JPS63269197A (en) Liquid crystal apparatus
JPS63144671A (en) Liquid crystal display driving method
JPS6039910Y2 (en) liquid crystal display device