JPH03253082A - Photoelectric conversion device - Google Patents

Photoelectric conversion device

Info

Publication number
JPH03253082A
JPH03253082A JP2049603A JP4960390A JPH03253082A JP H03253082 A JPH03253082 A JP H03253082A JP 2049603 A JP2049603 A JP 2049603A JP 4960390 A JP4960390 A JP 4960390A JP H03253082 A JPH03253082 A JP H03253082A
Authority
JP
Japan
Prior art keywords
layer
photoelectric conversion
multiplication
band width
forbidden band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2049603A
Other languages
Japanese (ja)
Inventor
Masato Yamanobe
山野辺 正人
Shigetoshi Sugawa
成利 須川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2049603A priority Critical patent/JPH03253082A/en
Publication of JPH03253082A publication Critical patent/JPH03253082A/en
Pending legal-status Critical Current

Links

Landscapes

  • Light Receiving Elements (AREA)

Abstract

PURPOSE:To easily obtain a large area of low noise and high sensitivity, by clamping a light absorbing layer having forbidden bandwidth of Eg1 and a step-back structure between electron injection blocking layers, in which structure a forbidden bandwidth continuously changes between the minimum forbidden bandwidth Eg2 and the maximum forbidden bandwidth Eg3. CONSTITUTION:A light absorbing layer 310 which has a forbidden bandwidth Eg1 and absorbs light and a plurality of step-back structure layers 301, 303, 305, 307, 309 are sandwiched between a P-type semiconductor layer 311 and an N-type semiconductor layer 315 which turn to electron injection blocking layers. In the step-back structure layer, a forbidden bandwidth which multiplies carriers generated by absorbing light continuously changes between the minimum forbidden bandwidth Eg2 and the maximum forbidden bandwidth Eg3. The P-type semiconductor layer 311 and an electrode 313, and the N-type semiconductor layer 315 and an electrode 314 are electrically connected and formed on a glass substrate 316. Thereby a large area which is excellent in high speed response and has low noise properties and high sensitivity for visible light can be easily obtained.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は光電変換装置に係り、特にアバランシュ効果を
利用した光電変換装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] The present invention relates to a photoelectric conversion device, and particularly to a photoelectric conversion device that utilizes the avalanche effect.

本発明は、カメラの測光用センサ、或いはファクシミリ
、複写機等の画像読取装置用イメージセンサ、又は、光
通信装置等の受光センサ等に好適に用いられるものであ
る。
INDUSTRIAL APPLICATION This invention is suitably used for the photometry sensor of a camera, the image sensor for image reading devices, such as a facsimile machine and a copying machine, or the light receiving sensor of optical communication devices, etc.

[従来技術] 光を情報信号の媒体とする映像情報システム、光通信、
その他の産業、民生分野において、光信号を電気信号に
変換する半導体受光素子は、もつとも重要で基本的な構
成要素の一つであり、すでに数多くのものが実用化され
ている。一般に、半導体受光素子には、その光電変換特
性に対し、高い信号対雑音比を持つことが要求される。
[Prior art] Video information systems that use light as a medium for information signals, optical communications,
In other industrial and consumer fields, semiconductor light-receiving elements that convert optical signals into electrical signals are one of the most important and fundamental components, and many of them have already been put into practical use. In general, a semiconductor photodetector is required to have a high signal-to-noise ratio for its photoelectric conversion characteristics.

このうち、アバランシュ効果を利用したアバランシュフ
ォトダイオード(以下APDと称する)は、利得が高く
、かつ、応答速度が早し)ので、こうした要求を満たす
半導体受光素子の有力な候補である。
Among these, an avalanche photodiode (hereinafter referred to as APD) that utilizes the avalanche effect has a high gain and a fast response speed, and is therefore a promising candidate for a semiconductor light-receiving device that satisfies these requirements.

このAPDは、現在では、特に光通信システムにおける
半導体受光素子として、InGaAs等の化合物半導体
を材料として、すでに多数実用化されており、更に低雑
音、高速応答性、高利得など素子の基本性能向上の開発
が進められており、他の分野、例えば、可視光受光素子
などへの応用も望まれている。
Many APDs are currently in practical use, especially as semiconductor light-receiving elements in optical communication systems, using compound semiconductors such as InGaAs, and have further improved the basic performance of the elements, such as low noise, high-speed response, and high gain. Development is progressing, and application to other fields, such as visible light receiving elements, is also desired.

第42図は従来の光通信用APDの構造を示す縦断面図
である。
FIG. 42 is a longitudinal sectional view showing the structure of a conventional APD for optical communication.

同図において、101はn′″型InP層、102はn
型InGaAs層、103はn型InP層、104はp
+型InP層である。ここで、n型InGaAs層10
2、n型InP層103、p゛型InP層104の層は
メサ型に形成されている。p゛型1nP層104の上面
には、窓105を残してp電極106を形成し、n型I
nP層101の裏面にはn電極107を形成する。10
8はパッシベーション膜である。ここでp電極106及
びn電極107を逆方向にバイアスしておき、窓105
から光照射すると、光はn型InGaAs層102(光
吸収層となる)で吸収され、光−電気変換が行われる。
In the figure, 101 is an n'' type InP layer, 102 is an n
103 is an n-type InP layer, 104 is a p-type InGaAs layer, and 103 is an n-type InP layer.
It is a + type InP layer. Here, the n-type InGaAs layer 10
2. The n-type InP layer 103 and the p-type InP layer 104 are formed in a mesa shape. A p-electrode 106 is formed on the upper surface of the p-type 1nP layer 104, leaving a window 105, and an n-type InP layer 104 is formed.
An n electrode 107 is formed on the back surface of the nP layer 101. 10
8 is a passivation film. Here, the p electrode 106 and the n electrode 107 are biased in opposite directions, and the window 105
When light is irradiated from the substrate, the light is absorbed by the n-type InGaAs layer 102 (which becomes a light absorption layer), and light-to-electricity conversion is performed.

すなわち、n型InGaAs層102で形成された電子
−正孔対は各々n電極107及びp電極106に向かっ
て走行する。n型InP#103(増倍層となる)は強
い電界を有しているため、正孔の走行過程で多数の電子
−正孔対を形成するナダレ現象を生じ、光子1個に対し
て複数個の電子−正孔対を形成する増倍作用が生じる。
That is, electron-hole pairs formed in the n-type InGaAs layer 102 travel toward the n-electrode 107 and the p-electrode 106, respectively. Since n-type InP #103 (which becomes the multiplication layer) has a strong electric field, a sagging phenomenon occurs in which many electron-hole pairs are formed during the hole traveling process, and multiple electron-hole pairs are formed for one photon. A multiplication effect occurs in which electron-hole pairs are formed.

この結果、微弱な入射光でも検知できる。しかし、従来
の構造において、実用上の増倍は約2程度と小さく、ま
た、増倍過程に内在するゆらぎのため、過剰増倍雑音が
発生し信号対雑音比を低下させてしまう。
As a result, even weak incident light can be detected. However, in the conventional structure, the practical multiplication is as small as about 2, and due to fluctuations inherent in the multiplication process, excessive multiplication noise occurs and the signal-to-noise ratio decreases.

この2つの欠点を鑑みて光通信用APDとして、例λば
、F、 Capassoらは特開昭58−157179
号公報やIEEE Electron Device 
Lettersの第EDL3版(19821の71〜7
3ページに、分子線エピタキシー(MBE)法など用い
て、主に■−v族に属する化合物半導体を用いて作成さ
れる光通信システムに使用可能な低雑音APDを提案し
ている。
In view of these two drawbacks, as an APD for optical communication, for example, F. Capasso et al.
Publications and IEEE Electron Device
Letters 3rd EDL edition (71-7 of 19821)
On page 3, the authors propose a low-noise APD that can be used in optical communication systems that are made using compound semiconductors mainly belonging to the ■-v group using molecular beam epitaxy (MBE).

その素子は、その構成材料の組成比(例えば、nl −
V族に属する化合物半導体がその構成材料ならば、■族
の半導体と■族の半導体の組成比)を変化させることに
より、バンドギャップを狭い側から広い側へと連続的に
変化させた半導体層を多数重ね、その際に形成されるエ
ネルギ帯の階段状遷移部(以下ステップバック構造と略
す)を利用してイオン化を促進する多層へテロ接合構造
を特色としている。そこで提案されている素子の概略的
構造を第43図(a)〜(c)を用いて説明する。
The element has a composition ratio of its constituent materials (for example, nl −
If a compound semiconductor belonging to group V is used as its constituent material, the semiconductor layer has a band gap that is continuously changed from a narrow side to a wide side by changing the composition ratio of a group (■) semiconductor and a group (■) semiconductor. It features a multilayer heterojunction structure that promotes ionization by stacking a large number of layers and utilizing the step-like transition region (hereinafter abbreviated as step-back structure) of the energy band formed at that time. The schematic structure of the proposed device will be explained using FIGS. 43(a) to 43(c).

第43図(a)は、この素子の縦断面図であり、増倍層
となる5つの層から成るステップバック構造層201,
203,205,207及び209が光吸収層となるn
型半導体層211及びn型半導体層215で挾まれ、電
極213がn型半導体層211に、また、電極214が
n型半導体層215にそれぞれオーミック接触している
FIG. 43(a) is a longitudinal cross-sectional view of this device, in which a step-back structure layer 201 consisting of five layers serving as a multiplication layer,
203, 205, 207 and 209 are light absorption layers n
The electrode 213 is in ohmic contact with the n-type semiconductor layer 211, and the electrode 214 is in ohmic contact with the n-type semiconductor layer 215.

第43図(b)は、この素子の無バイアス時のバンドギ
ャップ傾斜層のエネルギ帯の構造図であり、3つのバン
ドギャップ傾斜層が示されている。各層は、狭いバンド
ギャップEg2から広いバンドギャップEg3へと直線
的にバンドギャップを変化させる組成を有している。
FIG. 43(b) is a structural diagram of the energy band of the bandgap gradient layer in the non-bias state of this device, and three bandgap gradient layers are shown. Each layer has a composition that changes the bandgap linearly from a narrow bandgap Eg2 to a wide bandgap Eg3.

伝導帯及び価電子帯のステップバックの大きさは、それ
ぞれΔEc、ΔEvで示されている。なお、後で説明す
るように、主に電子をイオン化しやすくするために、△
Ecの方をΔEvよりも大きくとっている。
The step-back magnitudes of the conduction band and valence band are indicated by ΔEc and ΔEv, respectively. As will be explained later, △
Ec is set larger than ΔEv.

第43図(C)は、この素子に逆バイアス電圧を印加し
たときのエネルギ帯の構造図である。尚、逆バイアス電
圧は、前述の第42図に示したAPDと比べて強い電界
である必要がない。
FIG. 43(C) is a structural diagram of an energy band when a reverse bias voltage is applied to this element. Note that the reverse bias voltage does not need to be a strong electric field compared to the APD shown in FIG. 42 described above.

ここで、p型半導体層211より光入射すると、p型半
導体層及び各ステップバック構造層で吸収された光は、
前述のAPDと同様に光電変換が行われ、形成された電
子−正孔対は、おのおのn型半導体層215、p型半導
体層211に向かって走行するが、前述の第42図に示
したAPDとの相違は各ステップバック構造のエネルギ
段差△Ec  (電子の場合であり、ホールの場合はΔ
Ev)がイオン化エネルギよりが大きくなるとき、電子
はイオン化され、電子−正孔対を発生し、増倍作用を生
ずる。むろん、ステップバック構造層各々が、同様の作
用をするために、増倍はその層数nに対して2″生ずる
。例えば、理想的にはΔEc)△E y b50とする
ことで、正孔のイオン化率が、電子のイオン化率に比べ
非常に小さく抑えられるので、前述のAPDと比べて低
雑音となる。
Here, when light enters from the p-type semiconductor layer 211, the light absorbed by the p-type semiconductor layer and each step-back structure layer is
Photoelectric conversion is performed in the same manner as in the APD described above, and the formed electron-hole pairs travel toward the n-type semiconductor layer 215 and the p-type semiconductor layer 211, respectively, but in the APD shown in FIG. The difference is the energy step difference △Ec (for electrons, ΔEc for holes) for each step-back structure.
When Ev) becomes larger than the ionization energy, the electrons are ionized, generating electron-hole pairs and producing a multiplication effect. Of course, since each step-back structure layer has a similar effect, multiplication occurs by 2'' for the number n of layers.For example, ideally by setting ΔEc)ΔE y b50, the hole Since the ionization rate of is suppressed to be much lower than the ionization rate of electrons, the noise is lower than that of the above-mentioned APD.

[発明が解決しようとする課題] しかしながら、第43図(a)〜(c)を用いて説明し
たAPDを実用化するには、いくつかの解決すべき技術
的課題があった。
[Problems to be Solved by the Invention] However, in order to put the APD described using FIGS. 43(a) to 43(c) into practical use, there were several technical issues to be solved.

素子の性能上の技術的課題としては、 (11人射光がp型半導体層及び増倍層で吸収されるた
め、光の入射波長によって増倍率が変わり、読み取り素
子としては不適当である。
Technical issues regarding the device's performance include (11) Since human radiation is absorbed by the p-type semiconductor layer and the multiplication layer, the multiplication factor changes depending on the incident wavelength of the light, making it unsuitable as a reading device.

(2)光吸収層、増倍層の禁制帯幅が小さいため、動作
時の暗電流が高く、雑音が大きい。
(2) Since the forbidden band width of the light absorption layer and the multiplication layer is small, the dark current during operation is high and the noise is large.

(3)光通信用を目的としているために、材料が制限さ
れ、対応出来る光は約800〜1600nmであり、可
視光など他の波長光に対応できない。
(3) Since it is intended for optical communication, materials are limited, and the light that can be used is approximately 800 to 1600 nm, and cannot be used for light of other wavelengths such as visible light.

素子作成上の技術的課題としては、 (1)化合物半導体により、ステップバック構造を作る
には、組成変調が困難で、かつΔEc。
Technical issues in device fabrication include: (1) In order to create a step-back structure using a compound semiconductor, it is difficult to modulate the composition, and ΔEc.

△Evの大きさに制限があり、低雑音化に限界がある。There is a limit to the size of ΔEv, and there is a limit to noise reduction.

(2)III−V、II −TV族等に属する化合物半
導体を材料としているため、材料の毒性、価格など工業
材料としての問題点を有している。
(2) Since the material is a compound semiconductor belonging to the III-V, II-TV group, etc., it has problems as an industrial material, such as material toxicity and cost.

(3)化合物半導体の形成方法は、超高真空の必要があ
る、高温(約500〜650℃)で成膜を行う必要があ
る、大面積化が困難である等の問題を有し、読み取り素
子としての製造方法として、不適当である。
(3) Methods for forming compound semiconductors have problems such as the need for ultra-high vacuum, the need to form films at high temperatures (approximately 500 to 650 degrees Celsius), and the difficulty of forming large areas. This is inappropriate as a manufacturing method for an element.

等が挙げられる。etc.

本発明の目的は、前記従来の技術的課題を解決し、高速
応答性に優れ、かつ、特に可視部光に対して低雑音高感
度で、大面積化が容易な新規な構成の光電変換装置を提
案することにある。
An object of the present invention is to solve the above-mentioned conventional technical problems, and to provide a photoelectric conversion device with a novel configuration that has excellent high-speed response, low noise and high sensitivity especially for visible light, and is easy to increase in area. The goal is to propose the following.

[課題を解決するための手段] 本発明の光電変換装置は、Eglなる禁制帯幅を有し光
を吸収する光吸収層及び光を吸収して生じたキャリアを
増倍する最小禁制帯幅Eg2、最大禁制帯幅Eg3なる
禁制帯幅が連続的に変化したステップバック構造を一層
或いは複数層積層してなる増倍層を、電荷注入阻止層間
に挟持するように積層して構成したことを特徴とする。
[Means for Solving the Problems] The photoelectric conversion device of the present invention includes a light absorption layer that has a forbidden band width Egl and absorbs light, and a minimum forbidden band width Eg2 that multiplies carriers generated by absorbing light. , a multiplication layer formed by laminating one or more layers of a step-back structure with a maximum forbidden band width Eg3 that continuously changes is sandwiched between charge injection blocking layers. shall be.

[作 用] 以下、第1図(a)〜(c)を用いて、本発明の光電変
換装置の構造及びエネルギ帯の構造を説明するとともに
本発明の作用について説明する。
[Function] Hereinafter, the structure of the photoelectric conversion device and the structure of the energy band of the present invention will be explained using FIGS. 1(a) to (c), and the function of the present invention will be explained.

第1図(a)は、本発明の光電変換装置の構造を示す概
略的断面構造図であり、独立した光吸収層310と増倍
層となる複数のステップバック構造層301,303,
305,307,309とが、電荷注入阻止層となるp
型半導体層311とn型半導体層315とで挟まれ、p
型半導体装置11と電極313、n型半導体層315と
電極314が、電気的に接続されており、ガラス基板3
16上に形成されている。なお、電荷注入阻止層となる
p型半導体層311は、当然のことながら同様の効果が
期待できる、隣接する半導体層とショットキー接合を形
成する金属でも良い。またステップバック構造層は五層
の場合を示したが、これに限定されず、−層或いは二層
以上であればよい。
FIG. 1(a) is a schematic cross-sectional structural diagram showing the structure of the photoelectric conversion device of the present invention, in which an independent light absorption layer 310, a plurality of step-back structure layers 301, 303, which serve as multiplication layers,
305, 307, and 309 serve as charge injection blocking layers.
sandwiched between a p-type semiconductor layer 311 and an n-type semiconductor layer 315,
The type semiconductor device 11 and the electrode 313, the n-type semiconductor layer 315 and the electrode 314 are electrically connected, and the glass substrate 3
16. Note that the p-type semiconductor layer 311 serving as the charge injection blocking layer may be a metal that forms a Schottky junction with an adjacent semiconductor layer, which can expect the same effect as a matter of course. Further, although the case where the step-back structure layer has five layers is shown, the present invention is not limited to this, and may be one layer or two or more layers.

第1図(b)は、上記光電変換装置の無バイアス時の模
式的なエネルギ帯同である。
FIG. 1(b) is a schematic diagram of the energy band of the photoelectric conversion device when no bias is applied.

第1図(c)は、上記光電変換装置の逆バイアス時の模
式的なエネルギ帯同である。
FIG. 1(c) is a schematic diagram of the energy band during reverse bias of the photoelectric conversion device.

増倍機構の動作原理は、Capassoらの提案した従
来例と同様であるが、本発明の光電変換装置は、次のよ
うな作用を有する。
The operating principle of the multiplication mechanism is similar to the conventional example proposed by Capasso et al., but the photoelectric conversion device of the present invention has the following effects.

(1)独立した光吸収層310をステップバック層30
1〜309と電荷注入阻止層であるp型半導体層311
間に挟んだ為、増倍層への光侵入が低減され、増倍層へ
の光侵入による増倍率の変動が少ない。
(1) Step back layer 30 with independent light absorption layer 310
1 to 309 and a p-type semiconductor layer 311 which is a charge injection blocking layer.
Since it is sandwiched between the layers, light penetration into the multiplication layer is reduced, and there is little variation in the multiplication factor due to light penetration into the multiplication layer.

(2)増倍層は、ΔEcが大きいステップバ・ツク構造
層(電子増倍のとき、ホール増倍のときは、ΔEvが大
きい)からなるため、低雑音でかつ、充分な増倍率がと
れる。
(2) Since the multiplication layer is composed of a step-back structure layer with a large ΔEc (ΔEv is large during electron multiplication and hole multiplication), low noise and a sufficient multiplication factor can be obtained.

(3)本発明の適用される素子の構成材料としては、非
単結晶材料が望ましい。ここで非単結晶材料とは多結晶
材料あるいは非晶質材料であり、非晶質材料としては、
いわゆる微結晶構造なるものをもその範晴に含むものと
する。
(3) A non-single-crystal material is desirable as a constituent material of an element to which the present invention is applied. Here, the non-single crystal material is a polycrystalline material or an amorphous material, and the amorphous material is
The so-called microcrystalline structure is also included in this scope.

具体的には水素及び/又はハロゲン元素により補償され
た非晶質シリコン(以下a−Si (H,X)と称す)
、非晶質シリコンゲルマニウム(以下a−3iGe (
H,X)と称す)、非晶質シリコンカーバイド(以下a
−3iC(H,X)と称す)又は多結晶シリコン等であ
り、又、非晶質シリコンとしては、その薄膜のX線回折
像がハローパターンに加え、S i [111] [2
20]  [311]の各ミラー指数で特定されるピー
クを有するような結晶性を有する非晶質シリコンをも含
む。
Specifically, amorphous silicon compensated with hydrogen and/or halogen elements (hereinafter referred to as a-Si (H,X))
, amorphous silicon germanium (hereinafter referred to as a-3iGe (
H,X)), amorphous silicon carbide (hereinafter referred to as a)
-3iC (H,
20] [311] It also includes amorphous silicon having crystallinity that has a peak specified by each Miller index.

このように、素子の構成材料が非単結晶材料であるため
、プラズマCVD法等で、低温(例えば、200〜30
0℃)かつ大面積基板に容易に作成され、また禁制帯幅
の制(卸も組成変調等容易にできるため、ステップバッ
ク構造の増倍層も比較的容易にできるだけでなく、熱等
による原子の熱拡散等が抑制され、比較的確かなステッ
プバック構造ができる等、多層に積層する上での問題が
低減される。
In this way, since the constituent material of the element is a non-single crystal material, it can be processed at low temperatures (for example, 200 to 30
0°C) and can be easily fabricated on a large-area substrate, and the forbidden band width can be easily controlled (composition modulation, etc.), making it relatively easy to create a multiplication layer with a step-back structure, as well as atomic resistance caused by heat, etc. Thermal diffusion etc. are suppressed, a relatively reliable step-back structure can be formed, and problems in laminating multiple layers are reduced.

また、特に、電荷注入阻止層では、比較的広い禁制帯幅
の材料、及びドーピング効果の高い結晶性を有するアモ
ルファスシリコン等で構成できるので、暗電流が低減さ
れる。
Further, in particular, the charge injection blocking layer can be made of a material with a relatively wide bandgap and amorphous silicon having high crystallinity with a high doping effect, so that dark current is reduced.

(4)光吸収係数が水素化アモルファスシリコン等では
、大きいため、光吸収層の膜厚が薄くできる。
(4) Hydrogenated amorphous silicon or the like has a large light absorption coefficient, so the thickness of the light absorption layer can be reduced.

(5)光吸収層の禁制帯幅も前記(3)と同様の理由で
自由度が、増加するので、種々の波長の入射光に対して
、高感度の光電変換素子が構成できる。特に光吸収層3
10の禁制帯幅Eglを、可視部光対応する禁制帯幅に
する事で、可視部光に高感度を持たせることができる。
(5) Since the degree of freedom in the forbidden band width of the light absorption layer is increased for the same reason as in (3) above, a photoelectric conversion element with high sensitivity to incident light of various wavelengths can be constructed. Especially light absorption layer 3
By setting the forbidden band width Egl of 10 to a forbidden band width corresponding to visible light, high sensitivity to visible light can be achieved.

[実施例] 以下、本発明の実施例について図面を用いて詳細に説明
する。
[Example] Hereinafter, an example of the present invention will be described in detail using the drawings.

(実施例1) 以下、第2図及び第3図(a) 、 (b)を用いて本
発明の第1実施例について説明する。
(Example 1) Hereinafter, a first example of the present invention will be described using FIG. 2 and FIGS. 3(a) and (b).

第2図は、本発明の光電変換装置の第1実施例を示す概
略的縦断面構造図である。
FIG. 2 is a schematic vertical cross-sectional structural diagram showing a first embodiment of the photoelectric conversion device of the present invention.

第2図において、401はCr電極、402は正孔注入
を阻止するための厚さ約500人のn型a−3i+−x
Gex:Hからなる電荷注入阻止層、403はキャリア
増倍を行うためのa−3t + −xGex :H〜a
−3it−、Cy:Hの組成を変化させた増倍領域、4
04は光を吸収しキャリアを発生させるための厚さ約2
μmのa−3i :Hからなる光吸収層、405は電子
注入を阻止するための厚さ約100人のp型a−3i:
Hからなる電荷注入阻止層、406は酸化インジウムを
主体とした透明電極である。
In FIG. 2, 401 is a Cr electrode, 402 is an n-type a-3i+-x with a thickness of about 500 to prevent hole injection.
A charge injection blocking layer made of Gex:H, 403 is a-3t + -xGex:H~a for carrier multiplication.
-3it-, multiplication region with changed Cy:H composition, 4
04 has a thickness of approximately 2 to absorb light and generate carriers.
μm a-3i: A light absorption layer made of H, 405 has a thickness of about 100 μm to prevent electron injection, p-type a-3i:
The charge injection blocking layer 406 made of H is a transparent electrode mainly made of indium oxide.

Cr電極401及び透明電極406はEB蒸着で作成し
、電荷注入阻止層402.増倍領域403、光吸収層4
04および電荷注入阻止層405の非晶質層はプラズマ
CVD法で作成した。非晶質層作成の際の原料ガスは、
電荷注入阻止層4゜2が5i)In、GeH4,PHx
、H2、増倍領域403が5tli4゜Ge)+4.C
H4,Hz 、光吸収層404がSiH4,H2,電荷
注入阻止層405がSiH4,B2H8,Haを用いた
The Cr electrode 401 and the transparent electrode 406 are made by EB evaporation, and the charge injection blocking layer 402. Multiplication region 403, light absorption layer 4
The amorphous layers of 04 and charge injection blocking layer 405 were formed by plasma CVD. The raw material gas for creating the amorphous layer is
Charge injection blocking layer 4゜2 is 5i) In, GeH4, PHx
, H2, multiplication region 403 is 5tli4°Ge)+4. C
H4, Hz, the light absorption layer 404 was made of SiH4, H2, and the charge injection blocking layer 405 was made of SiH4, B2H8, Ha.

増倍領域403は原料ガスのうちCH4とGeHaのガ
ス流量を連続的に変化させた厚さ200人の組成変化層
411,412,413の3つの層から成っている。
The multiplication region 403 consists of three layers 411, 412, and 413 with a thickness of 200 layers in which the gas flow rates of CH4 and GeHa among the source gases are continuously changed.

第2図に示した第1実施例の光電変換装置のエネルギバ
ンド構造は、理想的には第3図(a) 、 (b)に示
すようなものであることが想定される。
The energy band structure of the photoelectric conversion device of the first embodiment shown in FIG. 2 is ideally assumed to be as shown in FIGS. 3(a) and 3(b).

第3図(a)は第1実施例の光電変換装置が無バイアス
状態にあるときのエネルギ帯面、第3図(b)はキャリ
ア増倍動作を行うためにバイアスを印加した状態にある
ときのエネルギ帯面である。
FIG. 3(a) shows the energy band surface when the photoelectric conversion device of the first embodiment is in an unbiased state, and FIG. 3(b) shows the energy band surface when the photoelectric conversion device of the first embodiment is in a biased state to perform a carrier multiplication operation. is the energy band surface of

第3図(a) (b)は、n型a−3t+−xGe++
:8層501の禁制帯幅がEg4、a−3t1−++G
ex:)I−a−3t+−yCy:H組成変化層511
,512,513の3つの層からなる増倍領域502の
最小禁制帯幅がEg2、増倍領域502の最大禁制帯幅
がEg3、a−Si:8層503の禁制帯幅がEgl、
p型a−3i:H層504の禁制帯幅がEgoであるこ
とを示している。
Figure 3 (a) and (b) are n-type a-3t+-xGe++
:The forbidden band width of the 8th layer 501 is Eg4, a-3t1-++G
ex:) I-a-3t+-yCy:H composition change layer 511
, 512, 513, the minimum forbidden band width of the multiplication region 502 is Eg2, the maximum forbidden band width of the multiplication region 502 is Eg3, the forbidden band width of the a-Si:8 layer 503 is Egl,
This shows that the forbidden band width of the p-type a-3i:H layer 504 is Ego.

また、第3図(a)において、伝導帯端、価電子帯端と
もにエネルギの不連続点があるが、バイアス電圧が印加
された状態では、第3図(b)を見てもわかるようにキ
ャリアの走行する方向にエネルギ不連続による障壁がほ
とんどなく、キャリアの走行性を阻害していない。
In addition, in Figure 3(a), there are energy discontinuities at both the conduction band edge and the valence band edge, but when a bias voltage is applied, as can be seen in Figure 3(b), There are almost no barriers due to energy discontinuity in the direction in which the carrier travels, and the carrier's travel performance is not hindered.

ここで作成した組成変化層511,512゜513のう
ちの最大禁制帯幅Eg3を与える層はC組成比yが約0
,4のa−3i+−yCy : Hであり、Eg3は約
2.3eVであった。
Of the composition change layers 511, 512, 513 created here, the layer giving the maximum forbidden band width Eg3 has a C composition ratio y of approximately 0.
, 4 a-3i+-yCy: H, and Eg3 was about 2.3 eV.

また、a−3i+ −xGex : 8層501のGe
組成比Xは約0.6であり、禁制帯幅Eg4は約1.3
eVであった。組成変化層511,512,513のう
ちの最小禁制帯幅Eg2を与える層もa−Si 、□G
ex : 8層であり、Eg2も約1.3eVであった
。503゜504のa−Si : H/ilの禁制帯幅
Egl、Egoはともに約1.8eVであった。
Also, a-3i+ -xGex: Ge of 8 layers 501
The composition ratio X is approximately 0.6, and the forbidden band width Eg4 is approximately 1.3.
It was eV. Among the composition change layers 511, 512, and 513, the layer giving the minimum forbidden band width Eg2 is also a-Si, □G
ex: 8 layers, and Eg2 was also about 1.3 eV. The forbidden band widths Egl and Ego of a-Si:H/il of 503°504 were both about 1.8 eV.

さらに光吸収層503の光吸収係数は波長400nmの
光に対して約I X 10 ’cm−’以上、波長70
0nmの光に対して約5 X 10 ”cm−’以上で
あり、可視部光の吸収が十分に行えている。
Further, the light absorption coefficient of the light absorption layer 503 is about I x 10 'cm-' or more for light with a wavelength of 400 nm, and the light absorption coefficient of the light absorption layer 503 is approximately I
It is about 5 x 10 "cm-' or more for light of 0 nm, and visible light can be sufficiently absorbed.

本装置の増倍率は10Vのバイアス印加時に約10倍以
上あった。
The multiplication factor of this device was about 10 times or more when a bias of 10V was applied.

また、波長700nm以下の光に対して、波長を変化さ
せてち増倍率の変化はなかった。
Furthermore, for light with a wavelength of 700 nm or less, there was no change in the multiplication factor even when the wavelength was changed.

さらに暗時のリーク電流はIOVのバイアス印加時に約
1 nA/cm2以下と低かった。
Furthermore, the leakage current in the dark was as low as about 1 nA/cm2 or less when IOV bias was applied.

さらにまた光応答速度は増倍層502のないpin型光
電変換装置と同等であり、高速であった。
Furthermore, the optical response speed was the same as that of a pin type photoelectric conversion device without the multiplication layer 502, and was fast.

本実施例においては、増倍領域内の組成変化層が3層で
あったが、これは単なる一例であり、層の数はいくつで
もよ(、得たい増倍率に応じて決めてやればよい。
In this example, there were three composition-change layers in the multiplication region, but this is just an example, and the number of layers can be any number (it can be determined according to the desired multiplication factor). .

また、本実施例においては、理想的エネルギバンド図と
してステップバックが急峻に変化した構造を想定してい
るが、電子の平均自由行程以内の範囲であればステップ
バックがなたらかになっていても、同じ効果が得られる
。またさらにステップバックがなだらかになっていても
作用できる範囲にある。
Furthermore, in this example, a structure in which the stepback changes steeply is assumed as an ideal energy band diagram, but if the range is within the mean free path of the electron, the stepback becomes gradual. The same effect can be obtained. Furthermore, even if the stepback is gentle, it is still within the range that can work.

さらに、組成変化層の厚さは本実施例では約200人で
あるが、キャリアが再結合せずに走行できる範囲内の厚
さであればよい。ただし、薄い方が印加バイアスを低(
することができるので望ましい。
Furthermore, although the thickness of the composition change layer is approximately 200 in this embodiment, it may be within a range that allows carriers to travel without recombining. However, the thinner the material, the lower the applied bias (
It is desirable because it can be done.

また、本実施例では光吸収層の厚さは約2μmとしたが
、入射光が光吸収層を通過して増倍層まで達しない厚さ
があればよい。この厚さは光吸収係数により決められる
Further, in this embodiment, the thickness of the light absorption layer is approximately 2 μm, but it is sufficient that the thickness is such that the incident light does not pass through the light absorption layer and reach the multiplication layer. This thickness is determined by the light absorption coefficient.

また、本実施の非晶質層の原料ガスにはSiH。In addition, SiH is used as the raw material gas for the amorphous layer in this embodiment.

BJa、PH3,CH<、GeH4を用いたが、SiH
+(’)かわりに、5iFn、 512H8,5i2F
a、 513H8゜5iHiF、 5izFi、・・・
等の鎖状シラン化合物、または5i5H+o+5iaH
+a、514Hs、”’等の環状シラン化合物等を使う
ことができ、 B2H6のかわりに、B(ホウ素)、A42(アルミニ
ウム)、 In(インジウム)、Tn(タリウム)等の
第■族原子を含むガスを使うことができ、 PH,のかわりに、P(燐)、 As(ひ素)、 Sb
(アンチモンL Bi(ビスマス)等の第1V族原子を
含むガスを使うことができ、 CH,のかわりに、CH,F2.C2H8,C,H4,
C,H2゜Si(CH3)4.3iH(C:H3)s等
の炭素化合物、N2.NH,。
BJa, PH3, CH<, GeH4 was used, but SiH
Instead of +('), 5iFn, 512H8, 5i2F
a, 513H8゜5iHiF, 5izFi,...
chain silane compounds such as, or 5i5H+o+5iaH
Cyclic silane compounds such as +a, 514Hs, and ``'' can be used, and instead of B2H6, they contain group II atoms such as B (boron), A42 (aluminum), In (indium), and Tn (thallium). Gases can be used, and instead of PH, P (phosphorus), As (arsenic), Sb
(A gas containing Group 1 V atoms such as antimony L Bi (bismuth) can be used, and instead of CH, CH, F2.C2H8, C, H4,
Carbon compounds such as C, H2°Si(CH3)4.3iH(C:H3)s, N2. N.H.

H2NNH2,HN、NH4N、、F、N、F4N等の
窒素化合物、Oa。
Nitrogen compounds such as H2NNH2, HN, NH4N, F, N, F4N, Oa.

CO□、No、NO2,N20.0.、N2O3,N2
O4,No3等の酸素化合物を使うことができ、 GeH4のかわりに、GeF4等のゲルマニウム化合物
、SnH4等のスズ化合物を使うことができる。
CO□, No, NO2, N20.0. ,N2O3,N2
Oxygen compounds such as O4 and No3 can be used, and instead of GeH4, germanium compounds such as GeF4 and tin compounds such as SnH4 can be used.

さらに、組成変化層の組成比は、局在準位低減のためO
〜約0.6の範囲であることが好ましい。
Furthermore, the composition ratio of the composition change layer is set to O to reduce localized levels.
A range of from about 0.6 is preferred.

また、非晶質層の作成にはプラズマCVD法のほかにE
CRプラズマ法等も有用である。
In addition to the plasma CVD method, E
CR plasma method etc. are also useful.

また、本実施例では、半導体層に非晶質層を用いたが、
多結晶等の非単結晶を用いてもよい。
Furthermore, in this example, an amorphous layer was used as the semiconductor layer, but
Non-single crystals such as polycrystals may also be used.

本実施例では、電荷注入阻止層のp層側から光を入射し
、電子にまり増倍動作を起こしているが、電荷注入阻止
層のp層とn層を入れかえ、増倍領域の価電子帯側にス
テップバック構造が形成されるようにして、電荷注入阻
止層のn層側から光を入射し、正孔により増倍動作を起
こさせてもよい。
In this example, light is incident from the p-layer side of the charge injection blocking layer and is trapped in electrons to cause a multiplication operation. However, by replacing the p-layer and n-layer of the charge injection blocking layer, the valence electrons in the multiplication region are A step-back structure may be formed on the band side, and light may be incident from the n-layer side of the charge injection blocking layer to cause a multiplication operation by holes.

光吸収層の禁制帯幅Eg2はここでは約1.8eVであ
るが、H2ガス流量を変化させてEg2を制御し、所望
の分光感度特性が得られるようにすることもできる。
The forbidden band width Eg2 of the light absorption layer is approximately 1.8 eV here, but it is also possible to control Eg2 by changing the H2 gas flow rate so as to obtain desired spectral sensitivity characteristics.

また、電荷注入阻止層(p、nとも)の禁制帯幅、ドー
ピング量は、電極からの小数キャリアの注入が抑制でき
、かつ多数キャリアの走行性が妨げられないように調製
されていればよい。
In addition, the forbidden band width and doping amount of the charge injection blocking layer (both p and n) may be adjusted so that injection of minority carriers from the electrode can be suppressed and the mobility of majority carriers is not hindered. .

(実施例2) 以下、第4図を用いて本発明の第2実施例について説明
する。
(Example 2) Hereinafter, a second example of the present invention will be described using FIG. 4.

第4図(a) (b)は本発明の第2実施例の理想的に
想定されるエネルギバンド構造図である。
FIGS. 4(a) and 4(b) are ideally assumed energy band structure diagrams of the second embodiment of the present invention.

第4図(a)は第2実施例の光電変換装置が無バイアス
状態にあるときのエネルギ帝国、第4図(b)はキャリ
ア増倍動作を行うためにバイアスを印加した状態にある
ときのエネルギ帝国である。
FIG. 4(a) shows the energy output when the photoelectric conversion device of the second embodiment is in a non-biased state, and FIG. 4(b) shows the energy output when the photoelectric conversion device of the second embodiment is in a biased state for carrier multiplication. It is an energy empire.

第4図(a)では、601が禁制帯幅Eg4 ′のn型
a−Si + −、Cy:H層であることと、604が
禁制帯幅Egg′のp型a−3it−yCy:H層であ
ること以外は、第3図(a)と同じであり、a−3i 
+ −xGex :H〜a−3i+−yCy:H組成変
化層611,612,613の3層からなる増倍領域6
02の最小禁制帯幅がEg2、最大禁制帯幅がEg3、
a−3i:8層603の禁制帯幅がEglであることを
示している。
In FIG. 4(a), 601 is an n-type a-Si + -, Cy:H layer with a forbidden band width Eg4', and 604 is a p-type a-3it-yCy:H layer with a forbidden band width Egg'. It is the same as FIG. 3(a) except that it is a layer, and a-3i
+ -xGex:H~a-3i+-yCy:H Multiplication region 6 consisting of three layers of composition change layers 611, 612, 613
02's minimum forbidden band width is Eg2, maximum forbidden band width is Eg3,
a-3i: Indicates that the forbidden band width of the 8-layer 603 is Egl.

本装置の増倍率ばIOVのバイアス印加時に約10倍以
上あった。
The multiplication factor of this device was about 10 times or more when IOV bias was applied.

また、波長700nm以下の光に対して波長を変化さヤ
ても増倍率の変化はなかった。
Further, even when the wavelength was changed for light having a wavelength of 700 nm or less, there was no change in the multiplication factor.

さらに暗時のリーク電流はIOVのバイアス印加時に約
0.1nA/cm2以下と低かった。
Furthermore, the leakage current in the dark was as low as about 0.1 nA/cm 2 or less when IOV bias was applied.

さらにまた光応答速度は増倍層602のないpin型光
電変換装置と同等であり、高速であった。
Furthermore, the optical response speed was the same as that of a pin-type photoelectric conversion device without the multiplication layer 602, and was fast.

(実施例3) 本実施例は、実施例1に示した光電変換装置を、本発明
者らが既に特開昭63−278269号公報に提案した
走査回路、読出し回路上に積層した実施例である。
(Example 3) This example is an example in which the photoelectric conversion device shown in Example 1 is laminated on the scanning circuit and readout circuit that the present inventors have already proposed in Japanese Patent Application Laid-Open No. 63-278269. be.

第5図(a)は本発明の実施例の受光部付近の概略的断
面図、第5図(b)は一画素の等価回路図、第5図(C
)は本装置全体の等他回路およびブロック回路図である
FIG. 5(a) is a schematic cross-sectional view of the vicinity of the light receiving section of the embodiment of the present invention, FIG. 5(b) is an equivalent circuit diagram of one pixel, and FIG.
) is the other circuit and block circuit diagram of the entire device.

第5図(a)において、n型シリコン基板701上にエ
ピタキシャル成長によりコレクタ領域となるn−層70
2が形成され、その中にpベース領域703、さらにn
′″エミッタ領域704が形成されバイポーラトランジ
スタを構成している。
In FIG. 5(a), an n- layer 70 that becomes a collector region is epitaxially grown on an n-type silicon substrate 701.
2 is formed, in which a p base region 703 and an n base region 703 are formed.
An emitter region 704 is formed to constitute a bipolar transistor.

pベース領域703は隣接画素と分離されており、また
、水平方向に隣接するpベース領域との間には酸化膜7
’05を挟んでゲート電極706が形成されている。し
たがって隣接するpベース領域703を各々ソース・ド
レイン領域としてpチャンネルMOS)ランジスタが構
成されている。ゲート電極706はpベース領域703
の電位を制御するためのキャパシタとしても働いている
The p base region 703 is separated from adjacent pixels, and there is an oxide film 7 between the horizontally adjacent p base regions.
A gate electrode 706 is formed with '05 in between. Therefore, a p-channel MOS transistor is constructed by using the adjacent p base regions 703 as source and drain regions, respectively. Gate electrode 706 is p base region 703
It also works as a capacitor to control the potential of

さらに、絶縁層707を形成した後、エミッタ電極70
8、およびベース電極708′を形成する。
Furthermore, after forming the insulating layer 707, the emitter electrode 70
8, and a base electrode 708'.

その後、絶縁層709を形成し、続いて電極711を形
成し、画素ごとに分離する。電極711は電極708′
と電気的に接続している。
After that, an insulating layer 709 is formed, followed by an electrode 711, and each pixel is separated. Electrode 711 is electrode 708'
is electrically connected to.

さらにn型a−3i+−xGex :8層712を形成
して、画素ごとに分離する。
Furthermore, eight layers 712 of n-type a-3i+-xGex are formed and separated for each pixel.

続いて、a−Si+−xGex:H〜a−3it−、C
y:Hの組成変化層721,722,723を形成して
増倍領域713を構成する。次に光吸収層a−3L+H
層714を形成し、p型a−3i:H層715を形成し
、センサにバイアス電圧を印加するための透明電極71
6を形成する。
Subsequently, a-Si+-xGex:H~a-3it-,C
Composition change layers 721, 722, and 723 of y:H are formed to constitute a multiplication region 713. Next, light absorption layer a-3L+H
A transparent electrode 71 for forming a layer 714, forming a p-type a-3i:H layer 715, and applying a bias voltage to the sensor.
form 6.

また、コレクタ電極717が基板701の裏面にオーミ
ック接続されている。
Further, a collector electrode 717 is ohmically connected to the back surface of the substrate 701.

したがって、一画素の等他回路は第5図(b)のように
、結晶シリコンで構成されるバイポーラトランジスタ7
31のベースに、pチャンネルMOS)−ランジスタフ
32とキャパシタ733及び実施例1と同様の光電変換
装置734が接続され、ベースに電位を与えるための端
子735と、pチャンネルMOSトランジスタ732お
よびキャパシタ733を駆動するための端子736と、
センサ電極737と、エミッタ電極738、コレクタ電
極739とで表わされる。
Therefore, the other circuit for one pixel is a bipolar transistor 7 made of crystalline silicon, as shown in FIG. 5(b).
A p-channel MOS transistor 732, a capacitor 733, and a photoelectric conversion device 734 similar to that in Example 1 are connected to the base of the p-channel MOS transistor 31, and a terminal 735 for applying a potential to the base, a p-channel MOS transistor 732, and a capacitor 733 are connected to the base of the p-channel MOS transistor 31. a terminal 736 for driving;
It is represented by a sensor electrode 737, an emitter electrode 738, and a collector electrode 739.

第5図(c)は第5図(a) (b)で示した一画素セ
ルフ40を3×3の2次元マトリックス配置した回路構
成図である。
FIG. 5(c) is a circuit configuration diagram in which the pixel self cells 40 shown in FIGS. 5(a) and 5(b) are arranged in a 3×3 two-dimensional matrix.

同図において、一画素セルア40のコレクタ電極741
は全画素にそれぞれ設けられ、センサ電極742も全画
素にそれぞれ設けられている。また、PMO3トランジ
スタのゲート電極およびキャパシタ電極は行ごとに駆動
配線743,743′743″と接続され、垂直シフト
レジスタ(V、S、R)  744と接続されている。
In the figure, a collector electrode 741 of one pixel cell 40
are provided in all pixels, and sensor electrodes 742 are also provided in all pixels. Furthermore, the gate electrodes and capacitor electrodes of the PMO3 transistors are connected to drive wiring lines 743, 743'743'' for each row, and are connected to a vertical shift register (V, S, R) 744.

またエミッタ電極は列ごとに信号読出しのための垂直配
線746.746’、746″と接続されている。垂直
配線746,746′、746″はそれぞれ垂直配線の
電荷をリセットするためのスイッチ747747′ 7
47″と読出しスイッチ750゜750′、750″に
接続されている。リセットスイッチ747,747′、
747″のゲート電極は垂直配線リセットパルスを印加
するための端子748に共通接続され、また、ソース電
極は垂直ラインリセット電圧を印加するための端子74
9に共通接続されている。読出しスイッチ750750
′、750″のゲート電極はそれぞれ配線751,75
1′、751″を介して水平シフトレジスタ(H,S、
R) 752に接続されており、またドレイン電極は水
平読出し配線753を介して出力アンプ757に接続さ
れている。水平読出し配線753は水平読出し配線の電
荷をリセットするためのスイッチ754に接続されてい
る。
Further, the emitter electrodes are connected to vertical wirings 746, 746', 746'' for signal readout for each column.The vertical wirings 746, 746', 746'' are connected to switches 747,747' for resetting the charges of the vertical wirings, respectively. 7
47'' and readout switches 750°, 750', and 750''. Reset switch 747, 747',
The gate electrodes of 747'' are commonly connected to a terminal 748 for applying a vertical line reset pulse, and the source electrodes are commonly connected to a terminal 748 for applying a vertical line reset voltage.
9 are commonly connected. Read switch 750750
', 750'' gate electrodes are wires 751, 75, respectively.
1', 751'' to the horizontal shift register (H, S,
R) 752, and its drain electrode is connected to an output amplifier 757 via a horizontal readout wiring 753. The horizontal readout line 753 is connected to a switch 754 for resetting the charge of the horizontal readout line.

リセットスイッチ754は水平配線リセットパルスを印
加するための端子755と水平配線リセット電圧を印加
するための端子756に接続される。
The reset switch 754 is connected to a terminal 755 for applying a horizontal wiring reset pulse and a terminal 756 for applying a horizontal wiring reset voltage.

最後にアンプ757の出力は端子758からとり出され
る。
Finally, the output of amplifier 757 is taken out from terminal 758.

以下、第5図(a)〜(c)を用いて動作を簡単に説明
する。
The operation will be briefly explained below using FIGS. 5(a) to 5(c).

第5図(a)の光吸収層714で入射された光が吸収さ
れ、発生したキャリアが増倍領域713で増倍されて、
ベース領域703内に蓄積される。
The incident light is absorbed by the light absorption layer 714 in FIG. 5(a), and the generated carriers are multiplied in the multiplication region 713.
It is accumulated within the base region 703.

第5図(c)の垂直シフトレジスタから出力される駆動
パルスが駆動配線743に現われると、キャパシタを介
してベース電位が上昇し、1行目の画素から光量に応じ
た信号電荷が垂直配線746746′、746″にそれ
ぞれとり出される。
When the drive pulse output from the vertical shift register in FIG. 5(c) appears on the drive wiring 743, the base potential increases via the capacitor, and signal charges corresponding to the amount of light are transferred from the pixels in the first row to the vertical wiring 746743. ', 746'', respectively.

次に、水平シフトレジスタ752から走査パルスが75
1,751’、751″に順次出力されると、スイッチ
750,750′、750″が順にON、OFF制御さ
れ、信号がアンプ757を通して出力端子758にとり
出される。この際すセットスイッチ754は、スイッチ
750 750′、750−が順番にON動作する間に
ON状態となり、水平配線753の残留電荷を除去して
いる。
Next, a scan pulse of 75 is sent from the horizontal shift register 752.
1,751', 751'', the switches 750, 750', 750'' are sequentially turned on and off, and the signal is taken out to the output terminal 758 through the amplifier 757. At this time, the set switch 754 is turned on while the switches 750 750' and 750- are turned on in order, and the residual charge on the horizontal wiring 753 is removed.

次に垂直ラインリセットスイッチ747゜747′、7
47″がON状態となり、垂直配線746.746’、
746〜の残留電荷が除去される。そして垂直シフトレ
ジスタ744がら駆動配線743に負方向のパルスが印
加されると一行目の各画素のPMO3トランジスタがO
N状態となり、各画素のベース残留電荷が除去され、初
期化される。
Next, vertical line reset switches 747°747', 7
47'' is in the ON state, and the vertical wiring 746, 746',
The residual charges of 746~ are removed. Then, when a negative direction pulse is applied to the drive wiring 743 from the vertical shift register 744, the PMO3 transistor of each pixel in the first row is turned off.
The N state is reached, the base residual charge of each pixel is removed, and the pixel is initialized.

次に垂直シフトレジスタ744がら出力される駆動パル
スが駆動配線743′に現われ、2行目の画素の信号電
荷が、同様にとり出される。
Next, a drive pulse output from the vertical shift register 744 appears on the drive wiring 743', and the signal charges of the pixels in the second row are similarly taken out.

次に3行目の画素の信号電荷のとり出しも同様に行われ
る。
Next, the signal charges of the pixels in the third row are extracted in the same manner.

以上の動作を繰り返すことにより本装置は動作をする。The device operates by repeating the above operations.

なお、以上説明した実施例では、本発明者等の発明によ
る回路例を示したが、一般的光電変換装置でも構わない
Note that in the embodiments described above, examples of circuits according to the inventions of the present inventors have been shown, but a general photoelectric conversion device may also be used.

以下、−数的な構成の光電変換装置に、本発明に係る光
電変換装置を用いた場合について説明する。
Hereinafter, a case will be described in which the photoelectric conversion device according to the present invention is used in a photoelectric conversion device having a numerical configuration.

第6図は一般的な構成の光電変換装置に本発明を用いた
場合の構成を示すブロック図である。
FIG. 6 is a block diagram showing a configuration when the present invention is applied to a photoelectric conversion device having a general configuration.

同図において、801は複数の本発明に係る光電変換部
であり、例えば実施例1.実施例2に示した本発明の光
電変換装置が用いられる。光電変換部801は信号出力
部805に接続される。信号出力部805において、8
02は光電変換部801より発生した信号電荷の蓄積手
段、803は前述の信号電荷を走査する走査手段、80
4は走査手段803により転送された信号電荷を増幅・
ノイズ補償回路等からなる読み出し手段である。
In the figure, reference numeral 801 indicates a plurality of photoelectric conversion units according to the present invention, for example, Example 1. The photoelectric conversion device of the present invention shown in Example 2 is used. The photoelectric conversion section 801 is connected to a signal output section 805. In the signal output section 805, 8
02 is an accumulation means for signal charges generated by the photoelectric conversion unit 801; 803 is a scanning means for scanning the signal charges; 80
4 amplifies the signal charge transferred by the scanning means 803.
This is a reading means consisting of a noise compensation circuit and the like.

なお、蓄積手段802は蓄積動作を行う場合には必要と
なるが、なくてもよい。
Note that the accumulating means 802 is necessary when performing an accumulating operation, but may be omitted.

(実施例4) 本実施例は、Eglなる禁制帯幅を有し光を吸収する光
吸収層と、光を吸収して生じたキャリアを増倍する最小
禁制帯幅Eg2、最大禁制帯幅Eg3なる禁制帯幅が連
続的に変化したステップバック構造を有する層を一層或
いは複数層積層してなる増倍層とを、電荷注入阻止層間
に挟持するように積層して構成するとともに、前記光吸
収層の禁制帯幅Eglと前記増倍層の最大禁制帯幅Eg
3とを略等しくしたものである。
(Example 4) This example uses a light absorption layer that absorbs light and has a forbidden band width Egl, a minimum forbidden band width Eg2 and a maximum forbidden band width Eg3 that multiply carriers generated by absorbing light. A multiplication layer formed by laminating one or more layers having a step-back structure in which the forbidden band width changes continuously is laminated so as to be sandwiched between charge injection blocking layers, and the light absorption The forbidden band width Egl of the layer and the maximum forbidden band width Eg of the multiplication layer
3 are approximately equal.

本実施例では、光吸収層の禁制帯幅Eglと増倍層の最
大禁制帯幅Eg3とを略等しくすることにより、光吸収
層、増倍層間のバンド不整合、及びそれにより生ずる種
々の問題を解消し、界面順位の生成等による光吸収層に
てキャリアの走行性に対する障害等から生ずる高速応答
性の低下を防ぎ、高速応答性を達成し、増倍層を持たな
いホトダイオードと同様の高速応答性が得られると同時
に光吸収層の禁制帯幅Eglを特に紫外部光に対応する
禁制帯幅にすることで、紫外部光に対し高感度とするこ
とができる。また、本実施例では、ステップバック構造
の暦数を選択することで、増幅率が2以上得られ、且つ
低雑音とすることができる。
In this example, by making the forbidden band width Egl of the light absorption layer and the maximum forbidden band width Eg3 of the multiplication layer substantially equal, band mismatching between the light absorption layer and the multiplication layer and various problems caused thereby are avoided. This eliminates the problem of high-speed response and prevents a decrease in high-speed response caused by obstacles to carrier mobility in the light-absorbing layer due to the generation of interfacial order, etc., achieving high-speed response and achieving high-speed response similar to that of a photodiode without a multiplication layer. By setting the forbidden band width Egl of the light absorption layer to a forbidden band width corresponding to ultraviolet light at the same time as responsiveness, high sensitivity to ultraviolet light can be achieved. Furthermore, in this embodiment, by selecting the number of calendars in the step-back structure, an amplification factor of 2 or more can be obtained, and low noise can be achieved.

また本実施例の光電変換装置の構成要素を少なくともS
i原子を含む単結晶から構成すれば、禁制帯幅の容易な
制御性及び低温積層が可能となり、積層により生ずる種
々の問題を解消することができる。
Furthermore, the components of the photoelectric conversion device of this embodiment are at least S
If it is made of a single crystal containing i atoms, it becomes possible to easily control the forbidden band width and perform low-temperature stacking, thereby solving various problems caused by stacking.

以下、第7図及び第8図(a) 、 (b)を用いて本
発明の第4実施例について説明する。
A fourth embodiment of the present invention will be described below with reference to FIG. 7 and FIGS. 8(a) and (b).

なお、本実施例は、光吸収層の禁制帯幅Eglと増倍層
の最大禁制帯幅Eg3とを略等しくすることを除き実施
例1と同様であって説明が重複するため、説明の一部に
ついては省略している。
Note that this example is similar to Example 1 except that the forbidden band width Egl of the light absorption layer and the maximum forbidden band width Eg3 of the multiplication layer are made approximately equal, and since the description will overlap, the explanation will be omitted. Parts are omitted.

第7図は、本発明の光電変換装置の第4実施例を示す概
略的縦断面構造図である。
FIG. 7 is a schematic vertical cross-sectional structural diagram showing a fourth embodiment of the photoelectric conversion device of the present invention.

第7図において、901はCr電極、902は正孔注入
を阻止するための厚さ約500人のn型a−3it−x
Gex:Hからなる電荷注入阻止層、903はキャリア
増倍を行うためのa−3i +□Gex:H〜a−Si
t−yC,:Hの組成を変化させた増倍領域、904は
光を吸収しキャリアを発生させるための厚さ約1gmの
a−St+ −yCy :Hからなる光吸収層、905
は電子注入を阻止するための厚さ約100人のp型a−
3L+−yCy :Hからなる電荷注入阻止層、906
は酸化インジウムを主体とした透明電極である。
In FIG. 7, 901 is a Cr electrode, and 902 is an n-type a-3it-x with a thickness of approximately 500 mm to prevent hole injection.
A charge injection blocking layer made of Gex:H, 903 is a-3i +□Gex:H~a-Si for carrier multiplication
A multiplication region in which the composition of t-yC,:H is changed; 904 is a light absorption layer made of a-St+-yCy:H with a thickness of approximately 1 gm for absorbing light and generating carriers; 905;
is about 100 thick p-type a- to prevent electron injection
3L+-yCy: Charge injection blocking layer made of H, 906
is a transparent electrode mainly made of indium oxide.

Cr電極901及び透明電極906はEB蒸着で作成し
、電荷注入阻止層902.増倍領域903、光吸収層9
04および電荷注入阻止層905の非晶質層はプラズマ
CVD法で作成した。非晶質層作成の際の原料ガスは、
電荷注入阻止層902がSiH4,GeH4,PHs、
Hz、増倍領域903がSiH4゜GeHa、CH4,
H2,光吸収層904がSiH4,CH+、H2,電荷
注入阻止層905がSiH+、CH4,BJs、Hzを
用いた。
A Cr electrode 901 and a transparent electrode 906 are formed by EB deposition, and a charge injection blocking layer 902. Multiplication region 903, light absorption layer 9
The amorphous layers of 04 and charge injection blocking layer 905 were formed by plasma CVD. The raw material gas for creating the amorphous layer is
The charge injection blocking layer 902 is made of SiH4, GeH4, PHs,
Hz, the multiplication region 903 is SiH4°GeHa, CH4,
H2, the light absorption layer 904 was made of SiH4, CH+, H2, and the charge injection blocking layer 905 was made of SiH+, CH4, BJs, Hz.

増倍領域903は原料ガスのうちCH4とGeH4のガ
ス流量を連続的に変化させた厚さ200人の組成変化層
911,912,913の3つの層から成っている。
The multiplication region 903 consists of three layers 911, 912, and 913 with a thickness of 200 layers in which the gas flow rates of CH4 and GeH4 among the source gases are continuously changed.

第7図に示した第4実施例の光電変換装置のエネルギバ
ンド構造は、理想的には第8図(a) 、 (b)に示
すようなものであることが想定される。
The energy band structure of the photoelectric conversion device of the fourth embodiment shown in FIG. 7 is ideally assumed to be as shown in FIGS. 8(a) and 8(b).

第8図(a)は第4実施例の光電変換装置が無バイアス
状態にあるときのエネルギ帯同、第8図(b)はキャリ
ア増倍動作を行うためにバイアスを印加した状態にある
ときのエネルギ帯同である。
FIG. 8(a) shows the energy band when the photoelectric conversion device of the fourth embodiment is in an unbiased state, and FIG. 8(b) shows the energy band when the photoelectric conversion device of the fourth embodiment is in a biased state to perform a carrier multiplication operation. The energy band is the same.

第8図(a) (b)は、n型a−3i+−xGex:
8層1001の禁制帯幅がEg4、a−3Ll−xGe
x:H−a−3ll−yCy:H組成変化層1011,
1012.1013の3つの層からなる増倍領域100
2の最小禁制帯幅がEg2、増倍領域1002の最大禁
制帯幅がEg3、a−3i+ −yCy :H層100
3の禁制帯幅がEgl、p型a−3it−yCy:H層
1004の禁制帯幅がEgOであることを示している。
Figures 8(a) and 8(b) show n-type a-3i+-xGex:
The forbidden band width of 8 layers 1001 is Eg4, a-3Ll-xGe
x:H-a-3ll-yCy:H composition change layer 1011,
Multiplication region 100 consisting of three layers of 1012 and 1013
The minimum forbidden band width of 2 is Eg2, the maximum forbidden band width of the multiplication region 1002 is Eg3, a-3i+ -yCy: H layer 100
The forbidden band width of the p-type a-3it-yCy:H layer 1004 is EgO.

また、第8図(a)において、伝導帯端、価電子帯端と
もにエネルギの不連続点があるが、バイアス電圧が印加
された状態では、第8図(b)を見てもわかるようにキ
ャリアの走行する方向にエネルギ不連続による障壁がほ
とんどなく、キャリアの走行性を阻害していない。
In addition, in Figure 8(a), there are energy discontinuities at both the conduction band edge and the valence band edge, but when a bias voltage is applied, as can be seen in Figure 8(b), There are almost no barriers due to energy discontinuity in the direction in which the carrier travels, and the carrier's travel performance is not hindered.

ここで作成したa−3it−yCy : H層1004
゜1003のC組成比yは約0.4であり、禁制帯幅E
gl、Egoはともに約2.3eVであった。組成変化
層1011,1012.1013のうちの最大禁制帯幅
Eg3を与える層<> a−3x+−yCy : Hで
あり、Eg3も約2.3eVであった。
a-3it-yCy created here: H layer 1004
The C composition ratio y of °1003 is approximately 0.4, and the forbidden band width E
Both gl and Ego were about 2.3 eV. Among the composition change layers 1011, 1012, and 1013, the layer providing the maximum forbidden band width Eg3 <> a-3x+-yCy: H, and Eg3 was also about 2.3 eV.

また、a−3it−xGex : HN1001のGe
C組成比は約0.6であり、禁制帯幅Eg4は約1.3
eVであった。組成変化層1011,1012,101
3のうちの最小禁制帯幅Eg2を与える層もa−3i+
−xGex : 8層であり、Eg2も約1.3eVで
あった。
Also, a-3it-xGex: Ge of HN1001
The C composition ratio is approximately 0.6, and the forbidden band width Eg4 is approximately 1.3.
It was eV. Composition change layers 1011, 1012, 101
The layer giving the minimum forbidden band width Eg2 of 3 is also a-3i+
-xGex: 8 layers, and Eg2 was also about 1.3 eV.

さらに光吸収層1003の光吸収係数は波長540 n
mの光に対して約4 X 10”cm−’ 、波長35
0nmの光に対して約3 X 10 ’cm−’以上で
あり、紫外部光の吸収が十分に行えている。
Furthermore, the light absorption coefficient of the light absorption layer 1003 is at a wavelength of 540 nm.
About 4 x 10"cm-' for light of m, wavelength 35
It is about 3 x 10 'cm-' or more for light of 0 nm, and ultraviolet light can be sufficiently absorbed.

本装置の増倍率はIOVのバイアス印加時に約10倍以
上あった。
The multiplication factor of this device was approximately 10 times or more when IOV bias was applied.

また、波長400nm以下の紫外部光に対して、波長を
変化させても増倍率の変化はなかった。
Further, for ultraviolet light having a wavelength of 400 nm or less, there was no change in the multiplication factor even if the wavelength was changed.

さらに暗時のリーク電流はIOVのバイアス印加時に約
1 nA/cm2以下と低かった。
Furthermore, the leakage current in the dark was as low as about 1 nA/cm2 or less when IOV bias was applied.

さらにまた光応答速度は増倍層1002のないpin型
光電変換装置と同等であり、高速であった。
Furthermore, the optical response speed was the same as that of a pin type photoelectric conversion device without the multiplication layer 1002, and was fast.

本実施例では光吸収層の厚さは約1μmとしたが、入射
光が光吸収層を通過して増倍層まで達しない厚さがあれ
ばよい。この厚さは光吸収係数により決められる。
In this embodiment, the thickness of the light absorption layer is approximately 1 μm, but it is sufficient that the thickness is such that the incident light does not pass through the light absorption layer and reach the multiplication layer. This thickness is determined by the light absorption coefficient.

光吸収層の禁制帯幅Eg2はここでは約2.3eVであ
るが、C組成比を変化させてEg2を制御し、所望の分
光感度特性が得られるようにすることもできる。
The forbidden band width Eg2 of the light absorption layer is approximately 2.3 eV here, but it is also possible to control Eg2 by changing the C composition ratio so as to obtain desired spectral sensitivity characteristics.

(実施例5) 以下、第9図を用いて本発明の第5実施例について説明
する。
(Embodiment 5) Hereinafter, a fifth embodiment of the present invention will be described using FIG. 9.

第9図(a) 、 (b)は本発明の第5実施例の理想
的に想定されるエネルギバンド構造図である。
FIGS. 9(a) and 9(b) are ideally assumed energy band structure diagrams of the fifth embodiment of the present invention.

第9図(a)は第5実施例の光電変換装置が無バイアス
状態にあるときのエネルギ帯同、第9図(b)はキャリ
ア増倍動作を行うためにバイアスを印加した状態にある
ときのエネルギ帯同である。
FIG. 9(a) shows the energy band when the photoelectric conversion device of the fifth embodiment is in an unbiased state, and FIG. 9(b) shows the energy band when the photoelectric conversion device of the fifth embodiment is in a biased state to perform a carrier multiplication operation. The energy band is the same.

第9図(a>では、1101が禁制帯幅Eg4 ’のn
型a−3i 、 −、C,:8層であること以外は、第
8図(a) と同じであり、 a−31+−hGex:
H−a−3L+−yCy:H組成変化層1111,11
12.1113の3層からなる増倍領域1102の最小
禁制帯幅がEg2、最大禁制帯幅がEg3、a−S1+
−yCy:H層1103の禁制帯幅がEgl、p型a−
3il−11cy:8層1104の禁制帯幅がEg○で
あることを示している。
In Fig. 9 (a>, 1101 is n of the forbidden band width Eg4'
Type a-3i, -, C,: Same as Fig. 8(a) except that it has 8 layers, and a-31+-hGex:
H-a-3L+-yCy: H composition change layer 1111, 11
The minimum forbidden band width of the multiplication region 1102 consisting of three layers of 12.1113 is Eg2, the maximum forbidden band width is Eg3, a-S1+
-yCy: The forbidden band width of the H layer 1103 is Egl, p-type a-
3il-11cy: indicates that the forbidden band width of the 8-layer 1104 is Eg○.

本装置の増倍率はIOVのバイアス印加時に約10倍以
上あった。
The multiplication factor of this device was approximately 10 times or more when IOV bias was applied.

また、波長400nm以下の紫外部光に対して波長を変
化させても増倍率の変化はなかった。
Further, even when the wavelength was changed for ultraviolet light having a wavelength of 400 nm or less, there was no change in the multiplication factor.

さらに暗時のリーク電流は10Vのバイアス印加時に約
0.1nA/cm2以下と低かった。
Furthermore, the leakage current in the dark was as low as about 0.1 nA/cm 2 or less when a bias of 10 V was applied.

さらにまた光応答速度は増倍層1102のないpin型
光電変換装置と同等であり、高速であった。
Furthermore, the optical response speed was the same as that of a pin type photoelectric conversion device without the multiplication layer 1102, and was fast.

(実施例6) 本実施例は、実施例3と同様に、実施例4に示した光電
変換装置を、本発明者らが既に特開昭63278269
号公報に提案した走査回路、読出し回路上に積層したも
のである。
(Example 6) Similar to Example 3, in this example, the photoelectric conversion device shown in Example 4 was already developed by the present inventors in Japanese Patent Application Laid-Open No. 63278269.
This is a structure laminated on the scanning circuit and readout circuit proposed in the publication.

なお、光電変換装置の構成は、第5図(a)の光吸収層
たるa−3i :H層714を光吸収層たるa−3i1
−、Cy:8層とし、p型a−3i:H715をp型a
−3i+−yCy+H層としたことを除いて同じであり
、その動作についても同様なので説明を省略する。
Note that the configuration of the photoelectric conversion device is such that the light absorption layer a-3i:H layer 714 in FIG. 5(a) is replaced by the light absorption layer a-3i1.
-, Cy: 8 layers, p-type a-3i: H715 is p-type a
The structure is the same except that the -3i+-yCy+H layer is used, and the operation thereof is also the same, so a description thereof will be omitted.

また、以上説明した実施例では、本発明者等の発明によ
る回路例を示したが、−船釣光電変換装置でも構わない
ことは実施例3と同様である。
Further, in the embodiment described above, an example of the circuit according to the invention of the present inventors has been shown, but as in the third embodiment, a photoelectric conversion device for boat fishing may also be used.

(実施例7) 本実施例は、Eglなる禁制帯幅を有し光を吸収する光
吸収層と、光を吸収して生じたキャリアを増倍する最小
禁制帯幅Eg2、最大禁制帯幅Eg3なる禁制帯幅が連
続的に変化したステップバック構造を有する層を一層或
いは複数層積層してなる増倍層とを、電荷注入阻止層間
に挟持するように積層して構成するとともに、前記光吸
収層の禁制帯幅Eglと前記増倍層の最小禁制帯幅Eg
2とを略等しくちのである。
(Example 7) This example uses a light absorption layer that absorbs light and has a forbidden band width Egl, a minimum forbidden band width Eg2 and a maximum forbidden band width Eg3 that multiply carriers generated by absorbing light. A multiplication layer formed by laminating one or more layers having a step-back structure in which the forbidden band width changes continuously is laminated so as to be sandwiched between charge injection blocking layers, and the light absorption The forbidden band width Egl of the layer and the minimum forbidden band width Eg of the multiplication layer
2 is approximately equal.

本実施例では、光吸収層の禁制帯幅Eglと増倍層の最
小禁制帯幅Eg2とを略等しくすることにより、光吸収
層、増倍層間のバンド不整合、及びそれにより生ずる種
々の問題を解消し、界面順位の生成等による光吸収層に
てキャリアの走行性に対する障害等から生ずる高速応答
性の低下を防ぎ、高速応答性を達成し、増倍層を持たな
いホトダイオードと同様の高速応答性が得られると同時
に光吸収層の禁制帯幅Eglを特に赤外部光に対応する
禁制帯幅にすることで、赤外部光に高感度をもたせるこ
とができる。
In this example, by making the forbidden band width Egl of the light absorption layer and the minimum forbidden band width Eg2 of the multiplication layer substantially equal, band mismatching between the light absorption layer and the multiplication layer and various problems caused thereby are avoided. This eliminates the problem of high-speed response and prevents a decrease in high-speed response caused by obstacles to carrier mobility in the light-absorbing layer due to the generation of interfacial order, etc., achieving high-speed response and achieving high-speed response similar to that of a photodiode without a multiplication layer. By making the forbidden band width Egl of the light absorption layer particularly compatible with infrared light at the same time as responsiveness can be obtained, high sensitivity to infrared light can be provided.

また本実施例では、増倍層への光入射が低減され、増倍
層への光入射による増倍率の変動を低減することができ
る。
Furthermore, in this embodiment, the amount of light incident on the multiplication layer is reduced, making it possible to reduce variations in the multiplication factor due to light incident on the multiplication layer.

また、本実施例では、ステップバック構造の暦数を選択
することで、増幅率が2以上得られ、且つ低雑音とする
ことができる。
Furthermore, in this embodiment, by selecting the number of calendars in the step-back structure, an amplification factor of 2 or more can be obtained, and low noise can be achieved.

また、本実施例の光電変換装置の構成要素を少なくとも
Si原子を含む単結晶がら構成すれば、禁制帯幅の容易
な制御性及び低温積層が可能となり、積層により生ずる
種々の問題を解消することができる。
Furthermore, if the components of the photoelectric conversion device of this embodiment are constructed from a single crystal containing at least Si atoms, easy control of the forbidden band width and low-temperature stacking become possible, and various problems caused by stacking can be solved. I can do it.

以下、第10図及び第11図(a) 、 (b)を用い
て本発明の第7実施例について説明する。
Hereinafter, a seventh embodiment of the present invention will be described using FIG. 10 and FIGS. 11(a) and (b).

なお、本実施例は、光吸収層の禁制帯幅Eglと増倍層
の最小禁制帯幅Eg2とを略等しくすることを除き実施
例1と同様であって説明が重複するため、説明の一部に
ついては省略している。
This example is the same as Example 1 except that the forbidden band width Egl of the light absorption layer and the minimum forbidden band width Eg2 of the multiplication layer are made approximately equal, and since the description will overlap, the explanation will be omitted. Parts are omitted.

第10図は、本発明の光電変換装置の第7実施例を示す
概略的縦断面構造図である。
FIG. 10 is a schematic vertical cross-sectional structural diagram showing a seventh embodiment of the photoelectric conversion device of the present invention.

第10図におイテ、1201はCr電極、1202は正
孔注入を阻止するための厚さ約500人のn型a−Si
 l −hGex :Hからなる電荷圧入阻止層、12
03はキャリア増倍を行うためのa−3i+−xGex
:H〜a−sll□C,+Hの組成を変化させた増倍領
域、1204は光を吸収しキャリアを発生させるための
厚さ約1μmのa−3it□GeX:Hからなる光吸収
層、1205は電子注入を阻止するための厚さ約100
人のp型a−3x+−xGex:Hからなる電荷注入阻
止層、1206は酸化インジウムを主体とした透明電極
である。
In Fig. 10, 1201 is a Cr electrode, 1202 is an n-type a-Si with a thickness of about 500 mm to prevent hole injection.
l-hGex: charge injection blocking layer made of H, 12
03 is a-3i+-xGex for carrier multiplication
:H~a-sll□C, +H multiplication region with different composition; 1204 is a light absorption layer made of a-3it□GeX:H with a thickness of about 1 μm for absorbing light and generating carriers; 1205 has a thickness of approximately 100 mm to prevent electron injection.
The charge injection blocking layer 1206 made of human p-type a-3x+-xGex:H is a transparent electrode mainly made of indium oxide.

Cr電極1201及び透明電極1206はEB蒸着で作
成し、電荷注入阻止層1202.増倍領域1203、光
吸収層1204および電荷注入阻止層1205の非晶質
層はプラズマCVD法で作成した。非晶質層作成の際の
原料ガスは、電荷注入阻止層1202がSiH4,Ge
H4,PHi、Hz、増倍領域1203が5IH4Ge
H4,CHn、Hz 、光吸収層1204がSiH4,
GeH4,H2、電荷注入阻止層1205がSiH4,
GeH4,B2Hs、Hzを用いた。
The Cr electrode 1201 and the transparent electrode 1206 are created by EB deposition, and the charge injection blocking layer 1202. The amorphous layers of the multiplication region 1203, the light absorption layer 1204, and the charge injection blocking layer 1205 were formed by plasma CVD. The raw material gas for forming the amorphous layer is such that the charge injection blocking layer 1202 is made of SiH4, Ge.
H4, PHi, Hz, multiplication region 1203 is 5IH4Ge
H4, CHn, Hz, the light absorption layer 1204 is SiH4,
GeH4, H2, charge injection blocking layer 1205 is SiH4,
GeH4, B2Hs, and Hz were used.

増倍領域1203は原料ガスのうちCH4とGeH4の
ガス流量を連続的に変化させた厚さ200人の組成変化
層1211,1212.1213の3つの層から成って
いる。
The multiplication region 1203 consists of three layers 1211, 1212, and 1213 with a thickness of 200 layers in which the gas flow rates of CH4 and GeH4 among the source gases are continuously changed.

第10図に示した第7実施例の光電変換装置のエネルギ
バンド構造は、理想的には第11図(a)。
The energy band structure of the photoelectric conversion device of the seventh embodiment shown in FIG. 10 is ideally as shown in FIG. 11(a).

(b)に示すようなものであることが惣定される。It is determined that it is as shown in (b).

第11図(a)は第7実施例の光電変換装置が無バイア
ス状態にあるときのエネルギ帯同、第11図(b)はキ
ャリア増倍動作を行うためにバイアスを印加した状態に
あるときのエネルギ帯同である。
FIG. 11(a) shows the energy band when the photoelectric conversion device of the seventh embodiment is in an unbiased state, and FIG. 11(b) shows the energy band when the photoelectric conversion device of the seventh embodiment is in a biased state to perform a carrier multiplication operation. The energy band is the same.

第11図(a) (b)は、n型a−3i + −xG
ex :8層1301の禁制帯幅がEg4、a−3i+
−xGex:H〜a−3i + −yCy :H組成変
化層1311,1312.1313の3つの層からなる
増倍領域1302の最小禁制帯幅がEg2、増倍領域1
302の最大禁制帯幅がEg3、a−3i + −xG
ex :8層1303の禁制帯幅がEgl、p型a−3
i+−xGex:8層1304の禁制帯幅がEg○であ
ることを示している。
Figure 11 (a) and (b) are n-type a-3i + -xG
ex: Forbidden band width of 8 layers 1301 is Eg4, a-3i+
-xGex: H ~ a-3i + -yCy: H The minimum forbidden band width of the multiplication region 1302 consisting of three layers 1311, 1312, and 1313 is Eg2, multiplication region 1
The maximum forbidden band width of 302 is Eg3, a-3i + -xG
ex: Forbidden band width of 8 layers 1303 is Egl, p type a-3
i+-xGex: indicates that the forbidden band width of the 8th layer 1304 is Eg○.

また、第11図(a)において、伝導帯端、価電子帯端
ともにエネルギの不連続点があるが、バイアス電圧が印
加された状態では、第11図(b)を見てもわかるよう
にキャリアの走行する方向にエネルギ不連続による障壁
がほとんどなく、キャリアの走行性を阻害していない。
In addition, in Fig. 11(a), there are energy discontinuities at both the conduction band edge and the valence band edge, but when a bias voltage is applied, as can be seen from Fig. 11(b), There are almost no barriers due to energy discontinuity in the direction in which the carrier travels, and the carrier's travel performance is not hindered.

ここで作成した組成変化層131.1.1312131
3のうちの最大禁制帯幅Eg3を与える層はC組成比y
が約04のa−Sit−yCy : Hであり、Eg3
は約2.3eVであった。
Composition change layer 131.1.1312131 created here
3, the layer giving the maximum forbidden band width Eg3 has a C composition ratio y
is about 04 a-Sit-yCy: H, and Eg3
was about 2.3 eV.

また、a−3i+−xGex : 8層1301,13
03゜1304のGe組成比Xは約0.6であり、禁制
帯幅Eg4.Egl、Eg○は約1.3eVであった。
Also, a-3i+-xGex: 8 layers 1301, 13
The Ge composition ratio X of 03°1304 is approximately 0.6, and the forbidden band width Eg4. Egl and Eg○ were approximately 1.3 eV.

組成変化層1311,1312.1313のうちの最小
禁制帯幅Eg2を与える層もa−Sit−xGex :
 H層であり、Eg2も約1.3eVであった。
Among the composition change layers 1311, 1312, and 1313, the layer that provides the minimum forbidden band width Eg2 is also a-Sit-xGex:
It was an H layer, and Eg2 was also about 1.3 eV.

さらに光吸収層1303の光吸収係数は波長800 n
mの光に対して約I X 105cm−’ 、波長11
000nの光に対して約2 X 10 ’cm−’以上
であり、赤外部光の吸収が十分に行えている。
Furthermore, the light absorption coefficient of the light absorption layer 1303 is at a wavelength of 800 nm.
About I x 105 cm-' for light of m, wavelength 11
It is about 2×10′cm−′ or more for light of 000n, and infrared light is sufficiently absorbed.

本装置の増倍率は10Vのバイアス印加時に約10倍以
上あった。
The multiplication factor of this device was about 10 times or more when a bias of 10V was applied.

また、波長11000n以下の光に対して、波長を変化
させても増倍率の変化はなかった。
Further, for light having a wavelength of 11,000 nm or less, there was no change in the multiplication factor even if the wavelength was changed.

さらに暗時のリーク電流はIOVのバイアス印加時に約
10 nA/am2以下と低かった。
Furthermore, the leakage current in the dark was as low as about 10 nA/am2 or less when IOV bias was applied.

さらにまた光応答速度は増倍層1302のないpin型
光電変換装置と同等であり、高速であった。
Furthermore, the optical response speed was the same as that of a pin type photoelectric conversion device without the multiplication layer 1302, and was fast.

本実施例では光吸収層の厚さは約1μmとしたが、入射
光が光吸収層を通過して増倍層まで達しない厚さがあれ
ばよい。この厚さは光吸収係数により決められる。
In this embodiment, the thickness of the light absorption layer is approximately 1 μm, but it is sufficient that the thickness is such that the incident light does not pass through the light absorption layer and reach the multiplication layer. This thickness is determined by the light absorption coefficient.

光吸収層の禁制帯幅Eg2はここでは約1.3eVであ
るが、Ge組成比を変化させてEg2を制御し、所望の
分光感度特性が得られるようにすることもできる。
The forbidden band width Eg2 of the light absorption layer is approximately 1.3 eV here, but it is also possible to control Eg2 by changing the Ge composition ratio so as to obtain desired spectral sensitivity characteristics.

(実施例8) 以下、第12図を用いて本発明の第8実施例について説
明する。
(Embodiment 8) Hereinafter, an eighth embodiment of the present invention will be described using FIG. 12.

第12図(a)(b)は本発明の第8実施例の理想的に
惣定されるエネルギバンド構造図である。
FIGS. 12(a) and 12(b) are ideally determined energy band structure diagrams of the eighth embodiment of the present invention.

第12図(a)は第8実施例の光電変換装置が無バイア
ス状態にあるときのエネルギ帯同、第12図(b)はキ
ャリア増倍動作を行うためにバイアスを印加した状態に
あるときのエネルギ帯同である。
FIG. 12(a) shows the energy band when the photoelectric conversion device of the eighth embodiment is in an unbiased state, and FIG. 12(b) shows the energy band when the photoelectric conversion device of the eighth embodiment is in a biased state to perform carrier multiplication operation. The energy band is the same.

第12図(a)では、1401が禁制帯幅Eg4′のn
型a−5i+−、Cy:8層であること以外は、第11
図(a)と同じであり、a−3t+−xGex:H〜a
−3it−yCy:H組成変化層1411,1412゜
1413の3層からなる増倍領域1402の最小禁制帯
幅がEg2、最大禁制帯幅がEg3、a−3i + −
xGex :H層1403の禁制帯幅がEgl、p型a
−S1+−++Ge+ :8層1404の禁制帯幅がE
g。
In FIG. 12(a), 1401 is n of the forbidden band width Eg4'
Type a-5i+-, Cy: 11th layer except that it is 8 layers.
Same as figure (a), a-3t+-xGex:H~a
-3it-yCy: The minimum forbidden band width of the multiplication region 1402 consisting of three layers of H composition change layers 1411, 1412° and 1413 is Eg2, the maximum forbidden band width is Eg3, a-3i + −
xGex: The forbidden band width of the H layer 1403 is Egl, p-type a
-S1+-++Ge+: Forbidden band width of 8 layers 1404 is E
g.

であることを示している。It shows that.

本装置の増倍率は10■のバイアス印加時に約10倍以
上あった。
The multiplication factor of this device was approximately 10 times or more when a bias of 10 μ was applied.

また、波長11000n以下の赤外部光に対して波長を
変化させても増倍率の変化はなかった。
Further, even when the wavelength was changed for infrared light having a wavelength of 11,000 nm or less, there was no change in the multiplication factor.

さらに暗時のリーク電流は10Vのバイアス印加時に約
10 nA/cm2以下と低かった。
Furthermore, the leakage current in the dark was as low as about 10 nA/cm2 or less when a bias of 10 V was applied.

さらにまた光応答速度は増倍層1402のないp i 
n型光電変換装置と同等であり、高速であった。
Furthermore, the photoresponse speed is higher than that of p i without the multiplication layer 1402.
It was equivalent to an n-type photoelectric conversion device and was faster.

(実施例9) 本実施例は、実施例3と同様に、実施例7に示した光電
変換装置を、本発明者らが既に特開昭63−27826
9号公報に提案した走査回路、読出し回路上に積層した
実施例である。なお、光電変換装置の構成は、第5図(
a)の光吸収層たるa−3i:l(層714を光吸収層
たるa−3i +−xGex :8層とし、p型a−3
i:H715をp型a−3i +−i+Gex :8層
としたことを除いて同じであり、その動作についても同
様なので説明を省略する。
(Example 9) Similar to Example 3, in this example, the photoelectric conversion device shown in Example 7 was already developed by the present inventors in Japanese Unexamined Patent Publication No. 63-27826.
This is an embodiment in which the present invention is stacked on the scanning circuit and readout circuit proposed in Publication No. 9. The configuration of the photoelectric conversion device is shown in Figure 5 (
a-3i as the light absorption layer of a): l (layer 714 is the light absorption layer as a-3i +-xGex: 8 layers, p-type a-3
i:H715 is p-type a-3i+-i+Gex: The structure is the same except that it has 8 layers, and its operation is also the same, so a description thereof will be omitted.

また、以上説明した実施例では、本発明者等の発明によ
る回路例を示したが、−数的光電変換装置でも構わない
ことは実施例3と同様である。
Further, in the embodiment described above, an example of a circuit according to the invention of the present inventors has been shown, but as in the third embodiment, a -numerical photoelectric conversion device may also be used.

(実施例10) 本実施例は、Eglなる禁制帯幅を有し光を吸収する光
吸収層と、光を吸収して生じたキャリアを増倍する最小
禁制帯幅Eg2、最大禁制帯幅Eg3なる禁制帯幅が連
続的に変化したステップバック構造を有する層を一層或
いは複数層積層してなる増倍層とを、電荷注入阻止層間
に挟持するように積層して構成するとともに、前記光吸
収層の禁制帯幅Eglを、光吸収層上に積層された一方
の電荷注入層側より連続的に変化させ、増倍層側で前記
増倍層の最大禁制帯幅Eg3と略等しくなるようにした
ものである。
(Example 10) This example includes a light absorption layer that absorbs light and has a forbidden band width Egl, a minimum forbidden band width Eg2 and a maximum forbidden band width Eg3 that multiply carriers generated by absorbing light. A multiplication layer formed by laminating one or more layers having a step-back structure in which the forbidden band width changes continuously is laminated so as to be sandwiched between charge injection blocking layers, and the light absorption The forbidden band width Egl of the layer is continuously changed from the side of one charge injection layer laminated on the light absorption layer, so that it becomes approximately equal to the maximum forbidden band width Eg3 of the multiplication layer on the multiplication layer side. This is what I did.

本実施例では、光吸収層の禁制帯幅Eglを、光吸収層
上に積層された一方の電荷注入層側より連続的に変化さ
せ、増倍層側で前記増倍層の最大禁制帯幅Eg3と略等
しくすることにより、光吸収層、増倍層間のバンド不整
合、及びそれにより生ずる種々の問題を解消し、界面順
位の生成等による光吸収層にてキャリアの走行性に対す
る障害等から生ずる高速応答性の低下を防ぎ、高速応答
性を達成し、増倍層を持たないホトダイオードと同様の
高速応答性が得られると同時に、光吸収層の禁制帯幅E
glを特に可視部光から紫外部光に対応する禁制帯幅に
することで、可視部光から紫外部光に高感度をもたせる
ことができる。
In this example, the forbidden band width Egl of the light absorption layer is changed continuously from the charge injection layer side stacked on the light absorption layer, and the maximum forbidden band width of the multiplication layer is changed on the multiplication layer side. By making Eg3 approximately equal to Eg3, band mismatch between the light absorption layer and the multiplication layer and various problems caused by it can be resolved, and interference with carrier mobility in the light absorption layer due to the generation of interface order can be avoided. This prevents the deterioration in high-speed response that occurs, achieves high-speed response, and provides high-speed response similar to that of a photodiode without a multiplication layer. At the same time, the forbidden band width E of the light absorption layer is
High sensitivity from visible light to ultraviolet light can be achieved by specifically setting gl to a forbidden band width corresponding to visible light to ultraviolet light.

また、本実施例では、ステップバック構造の層数を選択
することで、増幅率が2以上得られ、且つ低雑音とする
ことができる。
Further, in this embodiment, by selecting the number of layers of the step-back structure, an amplification factor of 2 or more can be obtained and low noise can be achieved.

また本実施例の光電変換装置の構成要素を少なくともS
i原子を含む単結晶から構成すわば、禁制帯幅の容易な
制御性及び低温積層が可能となり、積層により生ずる種
々の問題を解消することができる。
Further, the components of the photoelectric conversion device of this embodiment are at least S
If it is made of a single crystal containing i atoms, it becomes possible to easily control the forbidden band width and perform low-temperature stacking, thereby solving various problems caused by stacking.

以下、第13図及び第14図(a) 、 (b)を用い
て本発明の第10実施例について説明する。
Hereinafter, a tenth embodiment of the present invention will be described using FIG. 13 and FIGS. 14(a) and (b).

なお、本実施例は、光吸収層の禁制帯幅Eglを、光吸
収層上に積層された一方の電荷注入層側より連続的に変
化させ、増倍層側で前記増倍層の最大禁制帯幅Eg3と
略等しくなるようにしたことを除き実施例1と同様であ
って説明が重複するため、説明の一部については省略し
ている。
In addition, in this example, the forbidden band width Egl of the light absorption layer is changed continuously from the side of one charge injection layer laminated on the light absorption layer, and the maximum forbidden width of the multiplication layer is changed on the side of the multiplication layer. The second embodiment is the same as the first embodiment except that the band width Eg3 is made substantially equal to the band width Eg3, and since the description will be repeated, some of the description will be omitted.

第13図は、本発明の光電変換装置の第10実施例を示
す概略的縦断面構造図である。
FIG. 13 is a schematic vertical cross-sectional structural diagram showing a tenth embodiment of the photoelectric conversion device of the present invention.

第13図において、1501はCr電極、1502は正
孔注入を阻止するための厚さ約500人のn型a−3i
 + −XGeX :Hからなる電荷注入阻止層、15
03はキャリア増倍を行うためのa−3L+□Geつ:
H〜a−3t+ −yCy :Hの組成を変化させた増
倍領域、1504は光を吸収しキャリアを発生させるた
めの厚さ約2trmのa−3i:H−a−3it−yC
y :Hの組成を変化させた光吸収層、1505は電子
注入を阻止するための厚さ約100人のp型a−3i 
:Hからなる電荷注入阻止層、1506は酸化インジウ
ムを主体とした透明電極である。
In FIG. 13, 1501 is a Cr electrode, 1502 is an n-type a-3i with a thickness of approximately 500 mm to prevent hole injection.
+ -XGeX: Charge injection blocking layer made of H, 15
03 is a-3L+□Ge for carrier multiplication:
H~a-3t+ -yCy: A multiplication region with a changed composition of H, 1504 is a-3i:H-a-3it-yC with a thickness of about 2 trm for absorbing light and generating carriers.
y: A light absorption layer with a changed H composition, 1505 is a p-type a-3i with a thickness of about 100 to prevent electron injection.
:H charge injection blocking layer 1506 is a transparent electrode mainly made of indium oxide.

Cr電極1501及び透明電極1506はEB蒸着で作
成し、電荷注入阻止層15,02.増倍領域1503、
光吸収層1504および電荷注入阻止層1505の非晶
質層はプラズマCVD法で作成した。非晶質層作成の際
の原料ガスは、電荷注入阻止層1502が5it(4,
GeHa、 PH3,H2、増倍領域1503が5iH
t、 GeH4,CH<、Hz 、光吸収層1504が
SiH4,CH4,H2,電荷注入阻止層1505がS
iH4゜B、H,、H2を用いた。
The Cr electrode 1501 and the transparent electrode 1506 are made by EB evaporation, and the charge injection blocking layers 15, 02. Multiplication area 1503,
The amorphous layers of the light absorption layer 1504 and the charge injection blocking layer 1505 were formed by plasma CVD. The raw material gas for forming the amorphous layer is 5 it (4,
GeHa, PH3, H2, multiplication region 1503 is 5iH
t, GeH4,CH<, Hz, the light absorption layer 1504 is SiH4,CH4,H2, and the charge injection blocking layer 1505 is S
iH4°B, H,, H2 was used.

増倍領域1503は原料ガスのうちCH4とGeHaの
ガス流量を連続的に変化させた厚さ200人の組成変化
層1511.1512 1513の3つの層から成って
いる。光吸収層1504は原料ガスのうちCI(4のガ
ス流量を連続的に変化させて形成している。
The multiplication region 1503 is composed of three layers: 200-layer composition change layers 1511, 1512, and 1513, in which the gas flow rates of CH4 and GeHa among the source gases are continuously changed. The light absorption layer 1504 is formed by continuously changing the gas flow rate of CI (4) among the source gases.

第13図に示した第10実施例の光電変換装置のエネル
ギバンド構造は、理想的には第14図(a) 、 (b
)に示すようなものであることが惣定される。
Ideally, the energy band structure of the photoelectric conversion device of the tenth embodiment shown in FIG. 13 is as shown in FIGS. 14(a) and (b).
).

第14図(a)は第10実施例の光電変換装置が無バイ
アス状態にあるときのエネルギ帯留、第14図(b)は
キャリア増倍動作を行うためにバイアスを印加した状態
にあるときのエネルギ帯留である。
FIG. 14(a) shows energy storage when the photoelectric conversion device of the 10th embodiment is in an unbiased state, and FIG. 14(b) shows energy storage when a bias is applied to perform a carrier multiplication operation. It is an energy band.

第14図(a) (b)は、n !8!a−3it−x
Gex:H層1601の禁制帯幅がE’g4、a−3i
+ −xGex :H〜a−3il −1’clJ :
H組成変化層1611,1612.16’13の3つの
層からなる増倍領域1602の最小禁制帯幅がEg2、
増倍領域1602の最大禁制帯幅がEg3、a−3i:
H−a−5it−yCy:8層1603の最小禁制帯幅
がEgl、p型a−3i+H層1604の禁制帯幅がE
gOであることを示している。
Figures 14(a) and 14(b) show n! 8! a-3it-x
Gex: The forbidden band width of the H layer 1601 is E'g4, a-3i
+ -xGex:H~a-3il-1'clJ:
The minimum forbidden band width of the multiplication region 1602 consisting of three layers of H composition change layers 1611, 1612.16'13 is Eg2,
The maximum forbidden band width of the multiplication region 1602 is Eg3, a-3i:
H-a-5it-yCy: The minimum forbidden band width of the 8 layer 1603 is Egl, and the forbidden band width of the p-type a-3i+H layer 1604 is E
It shows that it is gO.

また、第14図(a)において、伝導帯端、価電子帯端
ともにエネルギの不連続点があるが、バイアス電圧が印
加された状態では、第14図(b)を見てもわかるよう
にキャリアの走行する方向にエネルギ不連続による障壁
がほとんどなく、キャリアの走行性を阻害していない。
Also, in Figure 14(a), there are energy discontinuities at both the conduction band edge and the valence band edge, but when a bias voltage is applied, as can be seen in Figure 14(b), There are almost no barriers due to energy discontinuity in the direction in which the carrier travels, and the carrier's travel performance is not hindered.

ここで作成した組成変化層1611,16121613
のうちの最大禁制帯幅Eg3を与える層はC組成比yが
約0.4のa−Si+−yCy : Hであり、Eg3
は約2.3eVであった。a−3i:1(−a−3i+
−yCy:8層1603の最大禁制帯幅を与える層もa
−3i+−y Cy二〇であった。
Composition change layers 1611, 16121613 created here
The layer giving the maximum forbidden band width Eg3 is a-Si+-yCy:H with a C composition ratio y of about 0.4, and Eg3
was about 2.3 eV. a-3i:1(-a-3i+
-yCy: The layer giving the maximum forbidden band width of 8 layers 1603 is also a
-3i+-y Cy20.

また、a−3i+−xGex : 8層1601のGe
組成比Xは約0.6であり、禁制帯幅Eg4は約1.3
eVであった。組成変化層1611,1612.161
3のうちの最小禁制帯幅Eg2を与える層もa−5it
−++Gex : 8層であり、Eg2も約1.3eV
であった。a−5i:H〜a−5i+−yCy:8層1
603の最小禁制帯幅Eglを与える層はa−3i :
Hであり、Eglは約1.8eVであった。p型a−3
i :8層1604の禁制帯幅Egoも約1 、8eV
であった。
Also, a-3i+-xGex: Ge of 8 layers 1601
The composition ratio X is approximately 0.6, and the forbidden band width Eg4 is approximately 1.3.
It was eV. Composition change layer 1611, 1612.161
The layer giving the minimum forbidden band width Eg2 of 3 is also a-5it.
-++Gex: 8 layers, Eg2 is also about 1.3eV
Met. a-5i: H~a-5i+-yCy: 8 layers 1
The layer that provides the minimum forbidden band width Egl of 603 is a-3i:
H, and Egl was about 1.8 eV. p type a-3
i: The forbidden band width Ego of the 8-layer 1604 is also approximately 1.8 eV
Met.

さらに光吸収N1603の光吸収係数は波長700 n
mの光に対して約6 X 10”cm−’ 、波長35
0nmの光に対して約3 X 10 ’cm−’以上で
あり、可視部から紫外部光の吸収が十分に行えている。
Furthermore, the optical absorption coefficient of optical absorption N1603 is at a wavelength of 700 n
About 6 x 10"cm-' for light of m, wavelength 35
It is about 3 x 10 'cm-' or more for light of 0 nm, and absorption of visible to ultraviolet light is sufficiently performed.

本装置の増倍率はIOVのバイアス印加時に約10倍以
上あった。
The multiplication factor of this device was approximately 10 times or more when IOV bias was applied.

また、波長700nm以下の可視から紫外部の光に対し
て、波長を変化させても増倍率の変化はなかった。
Furthermore, there was no change in the multiplication factor even when the wavelength was changed for light from visible to ultraviolet wavelengths of 700 nm or less.

さらに暗時のリーク電流はIOVのバイアス印加時に約
1 nA/cm2以下と低かった。
Furthermore, the leakage current in the dark was as low as about 1 nA/cm2 or less when IOV bias was applied.

さらにまた光応答速度は増倍層1602のないpin型
光電変換装置と同等であり、高速であった。
Furthermore, the optical response speed was the same as that of a pin type photoelectric conversion device without the multiplication layer 1602, and was fast.

本実施例では光吸収層の厚さは約2μmとしたが、入射
光が光吸収層を通過して増倍層まで達しない厚さがあれ
ばよい。この厚さは光吸収係数により決められる。
In this embodiment, the thickness of the light absorption layer was approximately 2 μm, but it is sufficient that the thickness is such that the incident light does not pass through the light absorption layer and reach the multiplication layer. This thickness is determined by the light absorption coefficient.

光吸収層の禁制帯幅Eg2はここでは約1.8〜2、3
eVであるが、C組成比を変化させてEg2を制御し、
所望の分光感度特性が得られるようにすることもできる
The forbidden band width Eg2 of the light absorption layer is approximately 1.8 to 2.3 here.
eV, but Eg2 is controlled by changing the C composition ratio,
It is also possible to obtain desired spectral sensitivity characteristics.

(実施例11) 以下、第15図を用いて本発明の第1■実施例について
説明する。
(Embodiment 11) Hereinafter, the first embodiment of the present invention will be described using FIG. 15.

第15図(a) (b)は本発明の第11実施例の理想
的に想定されるエネルギバンド構造図である。
FIGS. 15(a) and 15(b) are ideally assumed energy band structure diagrams of the eleventh embodiment of the present invention.

第15図(a)は第11実施例の光電変換装置が無バイ
アス状態にあるときのエネルギ帯同、第15図(b)は
キャリア増倍動作を行うためにバイアスを印加した状態
にあるときのエネルギ帯同である。
FIG. 15(a) shows the energy band when the photoelectric conversion device of the eleventh embodiment is in an unbiased state, and FIG. 15(b) shows the energy band when the photoelectric conversion device of the eleventh embodiment is in a biased state to perform carrier multiplication operation. The energy band is the same.

第15図(a)では、1701が禁制帯幅Eg4′のn
型a−3it−、C,:H層であることと、光吸収層1
703のa−3L:H組成の領域が第14図よりも広い
こと以外は、第14図(a)と同じであり、a−Sit
−xGex:H〜a−3it−yCy:H組成変化層1
711.1712.1713の3層からなる増倍領域1
702の最小禁制帯幅がEg2、最大禁制帯幅がEg3
、a−3i:H〜a−3i+−、C,:H層1703の
最小禁制帯幅がEgl、p型a−3i :8層1704
の禁制帯幅がEgOであることを示している。
In FIG. 15(a), 1701 is n of the forbidden band width Eg4'.
Type a-3it-, C, :H layer and light absorption layer 1
14(a) except that the a-3L:H composition region of 703 is wider than that in FIG. 14, and a-Sit
-xGex:H~a-3it-yCy:H composition change layer 1
Multiplication region 1 consisting of three layers of 711.1712.1713
The minimum forbidden band width of 702 is Eg2, and the maximum forbidden band width is Eg3.
, a-3i: H~a-3i+-, C,: The minimum forbidden band width of the H layer 1703 is Egl, p-type a-3i: 8 layers 1704
This shows that the forbidden band width of is EgO.

本装置の増倍率はIOVのバイアス印加時に約10倍以
上あった。
The multiplication factor of this device was approximately 10 times or more when IOV bias was applied.

また、波長700nm以下の可視部から紫外部の光に対
して波長を変化させても増倍率の変化はなかった。
Furthermore, even when the wavelength was changed from the visible wavelength region of 700 nm or less to the ultraviolet wavelength region, there was no change in the multiplication factor.

さらに暗時のリーク電流はIOVのバイアス印加時に約
1 nA/cm2以下と低かった。
Furthermore, the leakage current in the dark was as low as about 1 nA/cm2 or less when IOV bias was applied.

さらにまた光応答速度は増倍層1702のないpin型
光電変換装置と同等であり、高速であった。
Furthermore, the optical response speed was the same as that of a pin type photoelectric conversion device without the multiplication layer 1702, and was fast.

(実施例12) 本実施例は、実施例3と同様に、実施例10に示した光
電変換装置を、本発明者らが既に特開昭63−2782
69号公報に提案した走査回路、読出し回路上に積層し
たものである。
(Example 12) Similar to Example 3, in this example, the photoelectric conversion device shown in Example 10 was already developed by the present inventors in Japanese Unexamined Patent Publication No. 63-2782.
This structure is stacked on the scanning circuit and readout circuit proposed in Japanese Patent No. 69.

なお、光電変換装置の構成は、第5図(a)の光吸収層
たるa−3i :8層714を光吸収層たるa−3i:
H= a−3it−yCy:H組成変化層としたことを
除いて同じであり、その動作についても同様なので説明
を省略する。
Note that the configuration of the photoelectric conversion device is as shown in FIG.
H=a-3it-yCy:The structure is the same except that the H composition change layer is used, and the operation thereof is also the same, so a description thereof will be omitted.

また、以上説明した実施例では、本発明者等の発明によ
る回路例を示したが、−数的光電変換装置でも構わない
ことは実施例3と同様である。
Further, in the embodiment described above, an example of a circuit according to the invention of the present inventors has been shown, but as in the third embodiment, a -numerical photoelectric conversion device may also be used.

(実施例13) 本実施例は、Eglなる禁制帯幅を有し光を吸収する光
吸収層と、光を吸収して生じたキャリアを増倍する最小
禁制帯幅Eg2、最大禁制帯幅Eg3なる禁制帯幅が連
続的に変化したステップバック構造を有する層を一層或
いは複数層積層してなる増倍層とを、電荷注入阻止層間
に挟持するように積層して構成するとともに、前記光吸
収層の禁制帯幅Eglを、光吸収層上に積層された一方
の電荷注入層側より連続的に変化させ、増倍層側で前記
増倍層の最小禁制帯幅Eg2と略等しくなるようにした
ものである。
(Example 13) This example includes a light absorption layer that absorbs light and has a forbidden band width Egl, a minimum forbidden band width Eg2 and a maximum forbidden band width Eg3 that multiply carriers generated by absorbing light. A multiplication layer formed by laminating one or more layers having a step-back structure in which the forbidden band width changes continuously is laminated so as to be sandwiched between charge injection blocking layers, and the light absorption The forbidden band width Egl of the layer is continuously changed from one charge injection layer side laminated on the light absorption layer, so that on the multiplication layer side it becomes approximately equal to the minimum forbidden band width Eg2 of the multiplication layer. This is what I did.

本実施例では、光吸収層の禁制帯幅Eglを、光吸収層
上に積層された一方の電荷注入層側より連続的に変化さ
せ、増倍層側で前記増倍層の最小禁制帯幅Eg2と略等
しくすることにより、光吸収層、増倍層間のバンド不整
合、及びそれにより生ずる種々の問題を解消し、界面順
位の生成等による光吸収層にてキャリアの走行性に対す
る障害等から生ずる高速応答性の低下を防ぎ、高速応答
性を達成し、増倍層を持たないホトダイオードと同様の
高速応答性が得られると同時に、光吸収層の禁制帯幅E
glを、特に赤外部光から紫外部光に対応する禁制帯幅
にすることで、赤外部光から紫外部光に高感度をもたせ
ることができる。
In this example, the forbidden band width Egl of the light absorption layer is changed continuously from the side of one charge injection layer laminated on the light absorption layer, and the minimum forbidden band width of the multiplication layer is changed on the multiplication layer side. By making Eg2 approximately equal to Eg2, band mismatch between the light absorption layer and the multiplication layer and various problems caused by it can be resolved, and interference with the mobility of carriers in the light absorption layer due to the generation of interface order can be avoided. This prevents the deterioration in high-speed response that occurs, achieves high-speed response, and provides high-speed response similar to that of a photodiode without a multiplication layer. At the same time, the forbidden band width E of the light absorption layer is
High sensitivity from infrared light to ultraviolet light can be achieved by setting gl to a forbidden band width that corresponds to in particular from infrared light to ultraviolet light.

また、本実施例ではステップバック構造の層数を選択す
ることで、増幅率が2以上得られ、且つ低雑音とするこ
とができる。
Further, in this embodiment, by selecting the number of layers of the step-back structure, an amplification factor of 2 or more can be obtained and low noise can be achieved.

また本実施例の光電変換装置の構成要素を少なくともS
i原子を含む単結晶から構成すれば、禁制帯幅の容易な
制御性及び低温積層が可能となり、積層により生ずる種
々の問題を解消することができる。
Further, the components of the photoelectric conversion device of this embodiment are at least S
If it is made of a single crystal containing i atoms, it becomes possible to easily control the forbidden band width and perform low-temperature stacking, thereby solving various problems caused by stacking.

以下、第16図及び第17図(a) 、 (b)を用い
て本発明の第13実施例について説明する。
A thirteenth embodiment of the present invention will be described below with reference to FIG. 16 and FIGS. 17(a) and (b).

なお、本実施例は、光吸収層の禁制帯幅Eglを、光吸
収層上に積層された一方の電荷注入層側より連続的に変
化させ、増倍層側で前記増倍層の最小禁制帯幅Eg2と
略等しくなるようにすることを除き実施例1と同様であ
って説明が重複するため、説明の一部については省略す
るものとする。
In addition, in this example, the forbidden band width Egl of the light absorption layer is continuously changed from the side of one charge injection layer laminated on the light absorption layer, and the minimum forbidden width of the multiplication layer is changed on the side of the multiplication layer. It is the same as in Example 1 except that it is made to be approximately equal to the band width Eg2, and since the description will be repeated, a part of the description will be omitted.

第16図は、本発明の光電変換装置の第13実施例を示
す概略的縦断面構造図である。
FIG. 16 is a schematic vertical cross-sectional structural diagram showing a thirteenth embodiment of the photoelectric conversion device of the present invention.

第16図において、1801はCr電極、1802は正
孔注入を阻止するための厚さ約500人のn型a−3i
 + −xGex :Hからなる電荷注入阻止層、18
03はキャリア増倍を行うためのa−3i +〜xGe
x:H〜a−Si+−yCy :Hの組成を変化させた
増倍領域、1804は光を吸収しキャリアを発生させる
ための厚さ約]μmのa−3i:H〜a−3i+−xG
ex:Hの組成を変化させた光吸収層、1805は電子
注入を阻止するための厚さ約100人のp型a−3i:
Hからなる電荷注入阻止層、1806は酸化インジウム
を主体とした透明電極である。
In FIG. 16, 1801 is a Cr electrode, 1802 is an n-type a-3i with a thickness of approximately 500 mm to prevent hole injection.
+ -xGex: charge injection blocking layer made of H, 18
03 is a-3i + ~ xGe for carrier multiplication
x:H~a-Si+-yCy: Multiplication region with a changed composition of H, 1804 is a thickness of approximately ] μm for absorbing light and generating carriers a-3i:H~a-3i+-xG
ex: A light absorption layer with a changed composition of H, 1805 is a p-type a-3i with a thickness of about 100 to prevent electron injection:
The charge injection blocking layer 1806 made of H is a transparent electrode mainly made of indium oxide.

Cr電極1801及び透明電極1806はEB蒸着で作
成し、電荷注入阻止層1802.増倍領域1803、光
吸収層1804および電荷注入阻止層1805の非晶質
層はプラズマCVD法で作成した。非晶質層作成の際の
原料ガスは、電荷注入阻止層1802が5L)14.G
eH4,PHi、H2、増倍領域1803がSiH4,
GeH4,CH4,H2、光吸収層1804がSiH4
,GeH4,Hz、電荷注入阻止層1805がSiH4
、B2H,、H2を用いた。
A Cr electrode 1801 and a transparent electrode 1806 are formed by EB evaporation, and a charge injection blocking layer 1802. The amorphous layers of the multiplication region 1803, the light absorption layer 1804, and the charge injection blocking layer 1805 were formed by plasma CVD. The raw material gas for forming the amorphous layer is 5L for the charge injection blocking layer 1802)14. G
eH4, PHi, H2, multiplication region 1803 is SiH4,
GeH4, CH4, H2, light absorption layer 1804 is SiH4
, GeH4, Hz, and the charge injection blocking layer 1805 is SiH4.
, B2H,, H2 were used.

増倍領域1803は原料ガスのうちCH,とGeH4の
ガス流量を連続的に変化させた厚さ200人の組成変化
層1811,1812.1813の3つの層から成って
いる。光吸収層1804は原料ガスのうちGeH4のガ
ス流量を連続的に変化させて形成している。
The multiplication region 1803 consists of three layers 1811, 1812, and 1813 with a thickness of 200 layers in which the gas flow rates of CH and GeH4 among the source gases are continuously changed. The light absorption layer 1804 is formed by continuously changing the gas flow rate of GeH4 among the raw material gases.

第16図に示した第13実施例の光電変換装置のエネル
ギバンド構造は、理想的には第17図(a) 、 (b
)に示すようなものであることが想定される。
The energy band structure of the photoelectric conversion device of the thirteenth embodiment shown in FIG. 16 is ideally as shown in FIGS. 17(a) and (b).
).

第17図(a)は第13実施例の光電変換装置が無バイ
アス状態にあるときのエネルギ帝国、第17図(b)は
キャリア増倍動作を行うためにバイアスを印加した状態
にあるときのエネルギ帝国である。
FIG. 17(a) shows the energy output when the photoelectric conversion device of the 13th embodiment is in a non-biased state, and FIG. 17(b) shows the energy output when the photoelectric conversion device of the 13th embodiment is in a biased state to perform carrier multiplication operation. It is an energy empire.

第17図(a)(b)は、n型a−3i+−xGex:
8層1901の禁制帯幅がEg4、a−3it−xGe
x:H〜a−3L−yCy:H組成変化層1911,1
912.1913の3つの層からなる増倍領域1902
の最小禁制帯幅がEg2、増倍領域1902の最大禁制
帯幅がEg3、a−3i:H〜a−3i+−xGex+
H層1903の最大禁制帯幅がEgl、p型a−Si 
:8層1904の禁制帯幅がEgoであることを示して
いる。
FIG. 17(a)(b) shows n-type a-3i+-xGex:
The forbidden band width of the 8th layer 1901 is Eg4, a-3it-xGe
x:H~a-3L-yCy:H composition change layer 1911,1
Multiplication region 1902 consisting of three layers of 912.1913
The minimum forbidden band width of Eg2, the maximum forbidden band width of the multiplication region 1902 is Eg3, a-3i:H~a-3i+-xGex+
The maximum forbidden band width of the H layer 1903 is Egl, p-type a-Si
: Indicates that the forbidden band width of the 8th layer 1904 is Ego.

また、第17図(a)において、伝導帯端、価電子帯端
ともにエネルギの不連続点があるが、バイアス電圧が印
加された状態では、第17図(b)を見てもわかるよう
にキャリアの走行する方向にエネルギ不連続による障壁
がほとんどなく、キャリアの走行性を阻害していない。
Also, in Figure 17(a), there are energy discontinuities at both the conduction band edge and the valence band edge, but when a bias voltage is applied, as can be seen in Figure 17(b), There are almost no barriers due to energy discontinuity in the direction in which the carrier travels, and the carrier's travel performance is not hindered.

ここで作成した組成変化層1911.19121913
のうちの最大禁制帯幅Eg3を与える層はC組成比yが
約04のa−3it−yCy : Hであり、Eg3は
約2.3eVであった。
Composition change layer 1911.19121913 created here
The layer giving the maximum forbidden band width Eg3 was a-3it-yCy:H with a C composition ratio y of about 04, and Eg3 was about 2.3 eV.

また、a−Si、−xGet : 8層19o1のGe
組成比Xは約0.6であり、禁制帯幅Eg4は約1.3
eVであった。組成変化層1911,1912.191
3のうちの最小禁制帯幅Eg2を与える層もa−31+
−xGe++ : 8層であり、Eg2も約1.3eV
であった。a−3i:H−a−3i+−xGex:8層
19o3の最小禁制帯幅幅を与える層もa−Si+−+
+Gex:Hであった。
Also, a-Si, -xGet: 8 layers 19o1 Ge
The composition ratio X is approximately 0.6, and the forbidden band width Eg4 is approximately 1.3.
It was eV. Composition change layer 1911, 1912.191
The layer giving the minimum forbidden band width Eg2 of 3 is also a-31+
-xGe++: 8 layers, Eg2 is also about 1.3 eV
Met. a-3i: H-a-3i+-xGex: The layer giving the minimum forbidden band width of 8 layers 19o3 is also a-Si+-+
+Gex:H.

a−3i:Hza−3it−xGex:8層19o3の
最大禁制帯幅Eglを与える層はa−3i :Hであり
、Eglは約1.8eVであった。p型a−3i:8層
19o4の禁制帯幅Egoも約1.8eVであった。
The layer giving the maximum forbidden band width Egl of the a-3i:Hza-3it-xGex:8 layer 19o3 was a-3i:H, and Egl was about 1.8 eV. The forbidden band width Ego of the p-type a-3i:8 layer 19o4 was also about 1.8 eV.

さらに光吸収層1903の光吸収係数は波長400 n
mの光に対して約I X 105cm−’以上、波長1
1000nの光に対して約2×10’cm−’以上であ
り赤外部、可視部、紫外部光の吸収が十分に行えている
Furthermore, the light absorption coefficient of the light absorption layer 1903 is at a wavelength of 400 nm.
m light, approximately I x 105 cm-' or more, wavelength 1
It is about 2×10 cm −′ or more for 1000 nm of light, and infrared, visible, and ultraviolet light can be sufficiently absorbed.

本装置の増倍率はIOVのバイアス印加時に約10倍以
上あった。
The multiplication factor of this device was approximately 10 times or more when IOV bias was applied.

また、波長11000n以下の光に対して、波長を変化
させても増倍率の変化はながった。
Furthermore, for light with a wavelength of 11,000 nm or less, there was no change in the multiplication factor even if the wavelength was changed.

さらに暗時のリーク電流は10■のバイアス印加時に約
1 nA/cm2以下と低かった。
Furthermore, the leakage current in the dark was as low as about 1 nA/cm 2 or less when a bias of 10 μm was applied.

さらにまた光応答速度は増倍層1902のないpin型
光電変換装置と同等であり、高速であった。
Furthermore, the optical response speed was the same as that of a pin type photoelectric conversion device without the multiplication layer 1902, and was high.

また、本実施例では光吸収層の厚さは約1μmとしたが
、入射光が光吸収層を通過して増倍層まで達しない厚さ
があればよい。この厚さは光吸収係数により決められる
Further, in this embodiment, the thickness of the light absorption layer is approximately 1 μm, but it is sufficient that the thickness is such that the incident light does not pass through the light absorption layer and reach the multiplication layer. This thickness is determined by the light absorption coefficient.

光吸収層の禁制帯幅Eg2はここでは約1.8〜1.3
eVであるがGe組成比を変化させてEg2を制御し、
所望の分光感度特性が得られるようにすることもできる
The forbidden band width Eg2 of the light absorption layer is approximately 1.8 to 1.3 here.
eV, but control Eg2 by changing the Ge composition ratio,
It is also possible to obtain desired spectral sensitivity characteristics.

(実施例14) 以下、第18図を用いて本発明の第14実施例について
説明する。
(Embodiment 14) Hereinafter, a 14th embodiment of the present invention will be described using FIG. 18.

第18図(a) (b)は本発明の第14実施例の理想
的に想定されるエネルギバンド構造図である。
FIGS. 18(a) and 18(b) are ideally assumed energy band structure diagrams of the fourteenth embodiment of the present invention.

第18図(a)は第14実施例の光電変換装置が無バイ
アス状態にあるときのエネルギ帯同、第18図(b)は
キャリア増倍動作を行うためにノ\イアスを印加した状
態にあるときのエネルギ帯同である。
FIG. 18(a) shows the energy band when the photoelectric conversion device of the 14th embodiment is in a non-biased state, and FIG. 18(b) shows the state in which a noise voltage is applied to perform a carrier multiplication operation. The energy band of the time is the same.

第18図(a)では、2001が禁制帯幅Eg4′のn
型a−5i + −yCy :H層であることと、光吸
収層2003のa−3i:H組成の領域が第17図より
も広いこと以外は、第17図(a)と同じであり、a−
3t+−xGex:H〜a−3t+−、Cy:H組成変
化層20112012.2013の3層からなる増倍領
域2002の最小禁制帯幅がEg2、最大禁制帯幅がE
g3、a−3i:l(−a−3it−xGex:8層2
003の最大禁制帯幅がEgl、p型a−3i :0層
2004の禁制帯幅がEgoであることを示している。
In FIG. 18(a), 2001 is n of the forbidden band width Eg4'.
It is the same as FIG. 17(a) except that it is a type a-5i + -yCy:H layer and the a-3i:H composition region of the light absorption layer 2003 is wider than that in FIG. 17, a-
The minimum forbidden band width of the multiplication region 2002 consisting of three layers of 3t+-xGex:H~a-3t+-, Cy:H composition change layer 20112012.2013 is Eg2, and the maximum forbidden band width is E
g3, a-3i:l(-a-3it-xGex:8 layer 2
The maximum forbidden band width of 003 is Egl, and the maximum forbidden band width of p-type a-3i:0 layer 2004 is Ego.

本装置の増倍率は10Vのバイアス印加時に約10倍以
上あった。
The multiplication factor of this device was about 10 times or more when a bias of 10V was applied.

また、波長11000n以下の光に対して波長を変化さ
せても増倍率の変化はなかった。
Further, even when the wavelength was changed for light having a wavelength of 11,000 nm or less, there was no change in the multiplication factor.

さらに暗時のリーク電流は10Vのバイアス印加時に約
1 nA/cm2以下と低かった。
Furthermore, the leakage current in the dark was as low as about 1 nA/cm 2 or less when a bias of 10 V was applied.

さらにまた光応答速度は増倍層2002のないpin型
光電変換装置と同等であり、高速であった。
Furthermore, the optical response speed was the same as that of a pin type photoelectric conversion device without the multiplication layer 2002, and was fast.

(実施例15) 本実施例は、実施例3と同様に、実施例13に示した光
電変換装置を、本発明者らが既に特開昭63−2782
69号公報に提案した走査回路、読出し回路上に積層し
たものである。なお、光電変換装置の構成は、第5図(
a)の光吸収層たるa−3i:H層714を光吸収層た
るa−3i:H−a−3it−xGex:H組成変化層
としたことを除いて同じであり、その動作についても同
様なので説明を省略する。
(Example 15) Similar to Example 3, in this example, the photoelectric conversion device shown in Example 13 was already developed by the present inventors in Japanese Unexamined Patent Publication No. 63-2782.
This structure is stacked on the scanning circuit and readout circuit proposed in Japanese Patent No. 69. The configuration of the photoelectric conversion device is shown in Figure 5 (
It is the same except that the a-3i:H layer 714 that is the light absorption layer in a) is replaced with the a-3i:H-a-3it-xGex:H composition change layer that is the light absorption layer, and its operation is also the same. Therefore, the explanation will be omitted.

また、以上説明した実施例では、本発明者等の発明によ
る回路例を示したが、−数的光電変換装置でも構わない
ことは実施例3と同様である。
Further, in the embodiment described above, an example of a circuit according to the invention of the present inventors has been shown, but as in the third embodiment, a -numerical photoelectric conversion device may also be used.

(実施例16) 本実施例は、Eglなる禁制帯幅な有し光を吸収する光
吸収層と、金属電極と、光を吸収して生じたキャリアを
増倍する最小禁制帯幅Eg2、最大禁制帯幅Eg3なる
禁制帯幅が連続的に変化したステップバック構造を有す
る層を一層或いは複数層積層してなる増倍層とを順次積
層した層を、電荷注入阻止層間に挟持するように積層し
たものである。
(Example 16) This example consists of a light absorption layer that has a forbidden band width Egl and absorbs light, a metal electrode, a minimum forbidden band width Eg2 that multiplies carriers generated by absorbing light, and a maximum A multiplication layer formed by laminating one or more layers having a step-back structure in which the forbidden band width Eg3 continuously changes, and a multiplication layer laminated in sequence are stacked so as to be sandwiched between charge injection blocking layers. This is what I did.

本実施例では、光吸収層、金属電極及び増倍層を順次積
層した層を、電荷注入阻止層間に挟持するように積層す
ることにより、光吸収層、増倍層間のバンド不整合、及
びそれにより生ずる種々の問題を解消し、界面順位の生
成等による光吸収層にてキャリアの走行性に対する障害
等から生ずる高速応答性の低下を防ぎ、高速応答性を達
成し、増倍層を持たないホトダイオードと同様の高速応
答性が得られると同時に、光吸収層側から入射した光が
、例え光吸収層を透過したとしても、金属電極が遮光す
るので増倍層には入射せず、光入射による増倍率の変動
をなくすことができる。また、本実施例では、光吸収層
の禁制帯幅Eglを種々の大きさとすることで、可視部
光のみならず、種々の波長光に高感度をもたせることが
できる。
In this example, a layer in which a light absorption layer, a metal electrode, and a multiplication layer are sequentially stacked is sandwiched between charge injection blocking layers, thereby eliminating band mismatch between the light absorption layer and multiplication layer, and It eliminates various problems caused by the formation of interfacial order, prevents the decline in high-speed response caused by obstacles to carrier mobility in the light absorption layer due to the generation of interfacial order, achieves high-speed response, and does not have a multiplication layer. At the same time, even if light incident from the light absorption layer side passes through the light absorption layer, it will not enter the multiplication layer because the metal electrode will block the light, and the light will not enter the multiplication layer. It is possible to eliminate fluctuations in the multiplication factor caused by Furthermore, in this embodiment, by setting the forbidden band width Egl of the light absorption layer to various sizes, it is possible to provide high sensitivity not only to visible light but also to light of various wavelengths.

また、本実施例では、ステップバック構造の層数を選択
することで、増幅率が2以上得られ、且つ低雑音とする
ことができる。
Further, in this embodiment, by selecting the number of layers of the step-back structure, an amplification factor of 2 or more can be obtained and low noise can be achieved.

また本実施例の光電変換装置の光吸収層、増倍層、電荷
注入阻止層を少なくともSi原子を含む単結晶から構成
すれば、禁制帯幅の容易な制御性及び低温積層が可能と
なり、積層により生ずる種々の問題を解消することがで
きる。
Furthermore, if the light absorption layer, multiplication layer, and charge injection blocking layer of the photoelectric conversion device of this example are made of a single crystal containing at least Si atoms, easy control of the forbidden band width and low-temperature lamination become possible. Various problems caused by this can be solved.

以下、第19図及び第20図(a) 、 (b)を用い
て本発明の第16実施例について説明する。
Hereinafter, a sixteenth embodiment of the present invention will be described using FIG. 19 and FIGS. 20(a) and (b).

なお、本実施例は、光吸収層、金属電極及び増倍層を順
次積層した層を、電荷注入阻止層間に挟持するように積
層することを除き実施例1と同様であって説明が重複す
るため、説明の一部については省略している。
Note that this example is the same as Example 1, except that a layer in which a light absorption layer, a metal electrode, and a multiplication layer are sequentially laminated is sandwiched between charge injection blocking layers, and the explanation will be repeated. Therefore, some explanations are omitted.

第19図は、本発明の光電変換装置の第16実施例を示
す概略的縦断面構造図である。
FIG. 19 is a schematic vertical cross-sectional structural diagram showing a 16th embodiment of the photoelectric conversion device of the present invention.

第19図において、2101はCr電極、2102は正
孔注入を阻止するための厚さ約500人のn型a−3i
+−xGex:Hからなる電荷注入阻止層、2103は
キャリア増倍を行うためのa−3i +□Gex:H〜
a−3i+−yCy :Hの組成を変化させた増倍領域
、2104は光が増倍領域まで侵入するのを阻止するた
めの厚さ約200人のCr電極、2105は光を吸収し
キャリアを発生させるための厚さ約1μmのa−3i:
Hからなる光吸収層、2106は電子注入を阻止するた
めの厚さ約100人のp型a−3i:Hからなる電荷注
入阻止層、2107は酸化インジウムを主体とした透明
電極である。
In FIG. 19, 2101 is a Cr electrode, 2102 is an n-type a-3i with a thickness of approximately 500 mm to prevent hole injection.
+-xGex:H charge injection blocking layer, 2103 is a-3i for carrier multiplication +□Gex:H~
a-3i+-yCy: A multiplication region with a different H composition, 2104 is a Cr electrode with a thickness of approximately 200 mm to prevent light from penetrating into the multiplication region, and 2105 is a Cr electrode that absorbs light and carries carriers. A-3i with a thickness of about 1 μm for generation:
A light absorption layer 2106 is made of H, a charge injection blocking layer made of p-type a-3i:H having a thickness of approximately 100 nm for blocking electron injection, and 2107 is a transparent electrode mainly made of indium oxide.

Cr電極2101.2104及び透明電極2107はE
B蒸着で作成し、電荷注入阻止層2102、増倍領域2
103.光吸収層2105および電荷注入阻止層210
6の非晶質層はプラズマCVD法で作成した。非晶質層
作成の際の原料ガスは、電荷注入阻止層2102がSi
H+、GeH,PH。
The Cr electrodes 2101 and 2104 and the transparent electrode 2107 are E
Created by B vapor deposition, charge injection blocking layer 2102, multiplication region 2
103. Light absorption layer 2105 and charge injection blocking layer 210
The amorphous layer of No. 6 was created by plasma CVD method. The source gas for forming the amorphous layer is such that the charge injection blocking layer 2102 is Si
H+, GeH, PH.

H2、増倍領域2103がSiH4,GeH4,CH4
,Hz 、光吸収層2105がSiH4,H2、電荷注
入阻止層2106がSiH4,BJs、Hzを用いた。
H2, multiplication region 2103 is SiH4, GeH4, CH4
, Hz, the light absorption layer 2105 was made of SiH4, H2, and the charge injection blocking layer 2106 was made of SiH4, BJs, Hz.

増倍領域2103は原料ガスのうちCH4とGeH4の
ガス流量を連続的に変化させた厚さ200人の組成変化
層2111,2112.2113の3つの層から成って
いる。
The multiplication region 2103 is made up of three layers: 200-layer composition change layers 2111, 2112, and 2113, in which the gas flow rates of CH4 and GeH4 among the source gases are continuously changed.

第19図に示した第16実施例の光電変換装置のエネル
ギバンド構造は、理想的には第20図(a) 、 (b
)に示すようなものであることが想定される。
The energy band structure of the photoelectric conversion device of the 16th embodiment shown in FIG. 19 is ideally as shown in FIGS.
).

第20図(a)は第16実施例の光電変換装置が無バイ
アス状態にあるときのエネルギ帝国、第20図(b)は
キャリア増倍動作を行うためにバイアスを印加した状態
にあるときのエネルギ帝国である。
Figure 20(a) shows the energy output when the photoelectric conversion device of the 16th embodiment is in a non-biased state, and Figure 20(b) shows the energy output when the photoelectric conversion device of the 16th embodiment is in a biased state to perform carrier multiplication operation. It is an energy empire.

第20図(a) (b)は、n型a−3it−++Ge
x:H層2201の層別201Eg4、a−3t+−x
Gex:H〜a−3i+−ycy:H組成変化層221
1,2212.2213の3つの層からなる増倍領域2
202の最小禁制帯幅がEg2、増倍領域2202の最
大禁制帯幅がEg3、a−5i:H層2204の禁制帯
幅がEgl、p型a−3i:H層2205の禁制帯幅が
EgOであることを示している。2203はCr電極に
対応する。
Figure 20 (a) and (b) are n-type a-3it-++Ge
x: H layer 2201 stratification 201Eg4, a-3t+-x
Gex:H~a-3i+-ycy:H composition change layer 221
Multiplication region 2 consisting of three layers of 1,2212.2213
The minimum forbidden band width of 202 is Eg2, the maximum forbidden band width of the multiplication region 2202 is Eg3, the forbidden band width of a-5i:H layer 2204 is Egl, and the forbidden band width of p-type a-3i:H layer 2205 is EgO. It shows that. 2203 corresponds to a Cr electrode.

また、第20図(a)において、伝導帯端、価電子帯端
ともにエネルギの不連続点があるが、バイアス電圧が印
加された状態では、第20図(b)を見てもわかるよう
にキャリアの走行する方向にエネルギ不連続による障壁
がほとんどなく、キャリアの走行性を阻害していない。
Also, in Figure 20(a), there are energy discontinuities at both the conduction band edge and the valence band edge, but when a bias voltage is applied, as can be seen in Figure 20(b), There are almost no barriers due to energy discontinuity in the direction in which the carrier travels, and the carrier's travel performance is not hindered.

ここで作成した組成変化層2211.22122213
のうちの最大禁制帯幅Eg3を与える層はC組成比yが
約0.4のa−3j、 + −yCy : Hであり、
Eg3は約2.3eVであった。
Composition change layer 2211.22122213 created here
The layer giving the maximum forbidden band width Eg3 is a-3j with a C composition ratio y of about 0.4, + -yCy:H,
Eg3 was about 2.3 eV.

また、a−3it−xGex : H層2201のGe
組成比Xは約0.6であり、禁制帯幅Eg4は約1.3
eVであった。組成変化層2211,2212.221
3のうちの最小禁制帯幅Eg2を与える層もa−3i+
−xGex : H層であり、Eg2も約1.3eVで
あった。2204.2205のa−3i : H層の禁
制帯幅Egl、Egoはともに約1.8eVであった。
In addition, a-3it-xGex: Ge of the H layer 2201
The composition ratio X is approximately 0.6, and the forbidden band width Eg4 is approximately 1.3.
It was eV. Composition change layer 2211, 2212.221
The layer giving the minimum forbidden band width Eg2 of 3 is also a-3i+
-xGex: H layer, and Eg2 was also about 1.3 eV. 2204.2205 a-3i: The forbidden band widths Egl and Ego of the H layer were both about 1.8 eV.

さらに光吸収層2203の光吸収係数は波長400 n
mの光に対して約I X 105cm−’ 、波長70
0nmの光に対して約5 X I O”cm−’以上で
あり、可視部光の吸収が十分に行えている。
Furthermore, the light absorption coefficient of the light absorption layer 2203 is at a wavelength of 400 nm.
About I x 105 cm-' for light of m, wavelength 70
It is about 5 X I O"cm-' or more for light of 0 nm, and visible light can be sufficiently absorbed.

本装置の増倍率はIOVのバイアス印加時に約10倍以
上あった。
The multiplication factor of this device was approximately 10 times or more when IOV bias was applied.

また、波長700nm以下の可視部光に対して、波長を
変化させても増倍率の変化はなかった。
Furthermore, for visible light with a wavelength of 700 nm or less, there was no change in the multiplication factor even if the wavelength was changed.

さらに暗時のリーク電流はIOVのバイアス印加時に約
1 nA/cm”以下と低かった。
Furthermore, the leakage current in the dark was as low as about 1 nA/cm'' or less when IOV bias was applied.

さらにまた光応答速度は増倍層2202のないpin型
光電変換装置と同等であり、高速であった。
Furthermore, the optical response speed was the same as that of a pin-type photoelectric conversion device without the multiplication layer 2202, and was fast.

また、本実施例では光吸収層の厚さは約1μmとしたが
、所望の分光感度が得られる厚さがあればよい。この厚
さは光吸収係数により決められる。
Further, in this example, the thickness of the light absorption layer was approximately 1 μm, but it may be any thickness that provides the desired spectral sensitivity. This thickness is determined by the light absorption coefficient.

また、本実施例では、光吸収層と増倍層の間に挟む電極
をCrで構成したが、この電極材料は光吸収層から増倍
層への電子の輸送及び増倍層から光吸収層への正孔の輸
送が潤滑に行えるような仕事関数を有する材料で、且つ
遮光性の優れた材料ならば何でもよい。例えばこの電極
材料としては、Mg、Aff、Ti、Mn、Fe、Cu
、Zn、Mo、Ag、Cd、In、Sn、W及びその合
金等があげられる。
In addition, in this example, the electrode sandwiched between the light absorption layer and the multiplication layer was made of Cr, but this electrode material is used to transport electrons from the light absorption layer to the multiplication layer and from the multiplication layer to the light absorption layer. Any material may be used as long as it has a work function that allows holes to be smoothly transported to and has excellent light shielding properties. For example, the electrode materials include Mg, Aff, Ti, Mn, Fe, Cu.
, Zn, Mo, Ag, Cd, In, Sn, W, and alloys thereof.

光吸収層の禁制帯幅Eg2はここでは約1.8eVであ
るが、H2ガス流量を変化させてEg2を制御し、所望
の分光感度特性が得られるようにすることもできる。
The forbidden band width Eg2 of the light absorption layer is approximately 1.8 eV here, but it is also possible to control Eg2 by changing the H2 gas flow rate so as to obtain desired spectral sensitivity characteristics.

(実施例17) 以下、第21図を用いて本発明の第17実施例について
説明する。
(Example 17) Hereinafter, a seventeenth example of the present invention will be described using FIG. 21.

第21図(a) (b)は本発明の第17実施例の理想
的に想定されるエネルギバンド構造図である。
FIGS. 21(a) and 21(b) are ideally assumed energy band structure diagrams of the seventeenth embodiment of the present invention.

第21図(a)は第17実施例の光電変換装置が無バイ
アス状態にあるときのエネルギ帝国、第21図(b)は
キャリア増倍動作を行うためにバイアスを印加した状態
にあるときのエネルギ帝国である。
FIG. 21(a) shows the energy consumption when the photoelectric conversion device of the 17th embodiment is in a non-biased state, and FIG. 21(b) shows the energy consumption when the photoelectric conversion device of the 17th embodiment is in a biased state for carrier multiplication. It is an energy empire.

第21図(a)では、2301が禁制帯幅Eg4′のn
型a−Si+−yCy:8層であることと、2305が
禁制帯幅Ego ′のp型a−3it−yC,:8層で
あること以外は、第20図(a)と同じであり、a−S
i1−xGex:H〜a−3x+−yC,:H組成変化
層2311.2312.2313の3層からなる増倍領
域2302の最小禁制帯幅がEg2、最大禁制帯幅がE
g3、a−3i:H層2304の禁制帯幅がEglであ
ることを示している。
In FIG. 21(a), 2301 is n of the forbidden band width Eg4'
It is the same as FIG. 20(a) except that it is a type a-Si+-yCy:8 layer and 2305 is a p-type a-3it-yC,:8 layer with a forbidden band width Ego'. a-S
i1-xGex:H~a-3x+-yC, :H The multiplication region 2302 consisting of three layers 2311, 2312, and 2313 has a minimum forbidden band width of Eg2 and a maximum forbidden band width of E.
g3, a-3i: Indicates that the forbidden band width of the H layer 2304 is Egl.

本装置の増倍率は10Vのバイアス印加時に約10倍以
上あった。
The multiplication factor of this device was about 10 times or more when a bias of 10V was applied.

また、波長700nm以下の光に対して波長を変化させ
ても増倍率の変化はなかった。
Further, even when the wavelength was changed for light having a wavelength of 700 nm or less, there was no change in the multiplication factor.

さらに暗時のリーク電流はIOVのバイアス印加時に約
0.1nA/cm”以下と低かった。
Furthermore, the leakage current in the dark was as low as about 0.1 nA/cm'' or less when IOV bias was applied.

さらにまた光応答速度は増倍層2302のないpin型
光電変換装置と同等であり、高速であった。
Furthermore, the optical response speed was the same as that of a pin type photoelectric conversion device without the multiplication layer 2302, and was fast.

(実施例18) 本実施例は、実施例3と同様に、実施例16に示した。(Example 18) This example, like Example 3, is shown in Example 16.

光電変換装置を、本発明者らが既に特開昭63−278
269号公報に提案した走査回路、読出し回路上に積層
した実施例である。
The present inventors have already developed a photoelectric conversion device in Japanese Patent Application Laid-Open No. 63-278.
This is an embodiment in which the present invention is stacked on the scanning circuit and readout circuit proposed in Japanese Patent No. 269.

第22図は本実施例の受光部付近の概略的断面図である
FIG. 22 is a schematic cross-sectional view of the vicinity of the light receiving section of this embodiment.

なお、本実施例の光電変換装置の構成は、第5図(a)
の光電変換装置において、光吸収層と増倍層との間にC
r電極(第22図中ではCr電極2414)を設けた構
成となっていることを除いて同じであり、その動作につ
いても、第5図(a)の光電変換装置と同様なので説明
を省略する。
The configuration of the photoelectric conversion device of this example is shown in FIG. 5(a).
In the photoelectric conversion device, C is present between the light absorption layer and the multiplication layer.
The structure is the same except that an r electrode (Cr electrode 2414 in FIG. 22) is provided, and its operation is also the same as that of the photoelectric conversion device in FIG. 5(a), so a description thereof will be omitted. .

また、以上説明した実施例では、本発明者等の発明によ
る回路例を示したが、−数的光電変換装置でも構わない
ことは実施例3と同様である。
Further, in the embodiment described above, an example of a circuit according to the invention of the present inventors has been shown, but as in the third embodiment, a -numerical photoelectric conversion device may also be used.

(実施例19) 本実施例は、Eglなる禁制帯幅を有し光を吸収する光
吸収層と、Eg5なる禁制帯幅のn導電型層と、光を吸
収して生じたキャリアを増倍する最小禁制帯幅Eg2、
最大禁制帯幅Eg3なる禁制帯幅が連続的に変化したス
テップバック構造を有する層を一層或いは複数層積層し
てなる増倍層とを順次積層してなる層を、電荷注入阻止
層間に挟持するようにしたものである。
(Example 19) In this example, a light absorption layer having a forbidden band width Egl and absorbing light, an n conductivity type layer having a forbidden band width Eg5, and multiplying carriers generated by absorbing light. The minimum forbidden band width Eg2,
A multiplication layer formed by laminating one or more layers having a step-back structure in which the maximum forbidden band width Eg3 continuously changes, and a layer formed by sequentially laminating layers are sandwiched between charge injection blocking layers. This is how it was done.

本実施例では、光吸収層と、n導電型層と、増倍層とを
順次積層してなる層を、電荷注入阻止層間に挟持するよ
うに構成することで、光吸収層と増倍層間におかれたn
導電型層が、逆バイアス層としての働きを有するため、
光吸収層で生じたキャリアは円滑に輸送され、増倍層を
持たないホトダイオードと同様の高速応答性が得られる
。また、n導電型層の禁制帯幅を小さくすることで、増
倍層への光の入射が低減されるので増倍率の変動を抑え
ることができる。
In this example, a layer formed by sequentially laminating a light absorption layer, an n-conductivity type layer, and a multiplication layer is sandwiched between charge injection blocking layers, so that the light absorption layer and the multiplication layer are sandwiched between the charge injection blocking layer. placed in n
Since the conductivity type layer functions as a reverse bias layer,
Carriers generated in the light absorption layer are transported smoothly, and high-speed response similar to that of a photodiode without a multiplication layer can be obtained. Further, by reducing the forbidden band width of the n-conductivity type layer, the incidence of light into the multiplication layer is reduced, so that fluctuations in the multiplication factor can be suppressed.

なお、本実施例において、光吸収層の禁制帯幅Eglを
特に可視部光に対応する禁制帯幅にすることで、可視部
光に高感度をもたせることができる。
In this example, high sensitivity to visible light can be achieved by setting the forbidden band width Egl of the light absorption layer to a forbidden band width specifically corresponding to visible light.

また、本実施例において、ステップバック構造の層数を
選択することで、増幅率が2以上得られ、且つ低雑音と
することができる。
Furthermore, in this embodiment, by selecting the number of layers of the step-back structure, an amplification factor of 2 or more can be obtained and low noise can be achieved.

また本実施例の光電変換装置の光吸収層、n導電型層、
増倍層、電荷注入阻止層等の構成要素を少なくともSi
原子を含む単結晶から構成すれば、禁制帯幅の容易な制
御性及び低温積層が可能となり、積層により生ずる種々
の問題を解消することができる。
In addition, the light absorption layer of the photoelectric conversion device of this example, the n-conductivity type layer,
The components such as the multiplication layer and the charge injection blocking layer are made of at least Si.
If it is made of a single crystal containing atoms, it becomes possible to easily control the forbidden band width and perform low-temperature stacking, thereby solving various problems caused by stacking.

以下、第23図及び第24図(a) 、 (b)を用い
て本発明の第19実施例について説明する。
Hereinafter, a nineteenth embodiment of the present invention will be described using FIG. 23 and FIGS. 24(a) and (b).

なお、本実施例は、光吸収層と、n導電型層と、増倍層
とを順次積層してなる層を、電荷注入阻止層間に挟持す
るように構成することを除き実施例1と同様であって説
明が重複するため、説明の一部については省略している
This example is the same as Example 1 except that a layer formed by sequentially laminating a light absorption layer, an n-conductivity type layer, and a multiplication layer is sandwiched between charge injection blocking layers. Since the explanation is redundant, some of the explanation is omitted.

第23図は、本発明の光電変換装置の第19実施例を示
す概略的縦断面構造図である。
FIG. 23 is a schematic vertical cross-sectional structural diagram showing a nineteenth embodiment of the photoelectric conversion device of the present invention.

第23図において、2501はCr電極、2502は正
孔注入を阻止するための厚さ約500人のn型a−5i
+−xGex:Hからなる電荷注入阻止層、2503は
キャリア増倍を行うためのa−3it□Gex:H〜a
−3L+−yCy :Hの組成を変化させた増倍領域、
2504は増倍領域に光が侵入するのを防ぎ且つ光吸収
層の内部電界を強めキャリアの走行をよくするためのn
型a−3i+−xGex:8層、2505は光を吸収し
キャリアを発生させるための厚さ約2μmのa−Si:
Hからなる光吸収層、2506は電子注入を阻止するた
めの厚さ約100人のp型a−3i:Hからなる電荷注
入阻止層、2507は酸化インジウムを主体とした透明
電極である。
In FIG. 23, 2501 is a Cr electrode, 2502 is an n-type a-5i with a thickness of approximately 500 mm to prevent hole injection.
+-xGex:H charge injection blocking layer, 2503 is a-3it□Gex:H~a for carrier multiplication
-3L+-yCy: multiplication region with changed H composition,
2504 is an n layer for preventing light from entering the multiplication region and strengthening the internal electric field of the light absorption layer to improve the movement of carriers.
Type a-3i+-xGex: 8 layers, 2505 is a-Si with a thickness of about 2 μm to absorb light and generate carriers:
A light absorption layer 2506 is made of H, a charge injection blocking layer made of p-type a-3i:H having a thickness of approximately 100 nm for blocking electron injection, and 2507 is a transparent electrode mainly made of indium oxide.

Cr電極2501及び透明電極2507はEB蒸着で作
成し、電荷注入阻止層2502.増倍領域2503、n
型a−3L+−xGex:8層2504.光吸収!25
05および電荷注入阻止層2506の非晶質層はプラズ
マCVD法で作成した。非晶質層作成の際の原料ガスは
、電荷注入阻止層2502及びn型a−3it−++ 
Gem:8層2504がSiH4,GeH4゜PH3,
H,、増倍領域2503がSiH4,GeH4,CH。
A Cr electrode 2501 and a transparent electrode 2507 are formed by EB evaporation, and a charge injection blocking layer 2502. Multiplication region 2503, n
Type a-3L+-xGex: 8 layers 2504. Light absorption! 25
The amorphous layers of 05 and charge injection blocking layer 2506 were formed by plasma CVD. The raw material gas for forming the amorphous layer is the charge injection blocking layer 2502 and the n-type a-3it-++.
Gem: 8 layers 2504 are SiH4, GeH4°PH3,
H, multiplication region 2503 is SiH4, GeH4, CH.

H2、光吸収層2505が5IH4,H2,電荷注入阻
止層2506がSiH4,BaH,Hgを用いた。
H2 was used for the light absorption layer 2505, 5IH4, H2 was used for the light absorption layer 2505, and SiH4, BaH, Hg was used for the charge injection blocking layer 2506.

増倍領域2503は原料ガスのうちCH4とGeH4の
ガス流量を連続的に変化させた厚さ200人の組成変化
層2511,2512.2513の3つの層から成って
いる。n型a−Si 1−xGex :8層2504の
PH,のガス流量は電荷注入阻止層25o2よりもやや
少なくしている。
The multiplication region 2503 consists of three layers 2511, 2512, and 2513 with a thickness of 200 layers in which the gas flow rates of CH4 and GeH4 among the source gases are continuously changed. The gas flow rate of the n-type a-Si 1-xGex:8 layer 2504 is slightly lower than that of the charge injection blocking layer 25o2.

第23図に示した第19実施例の光電変換装置のエネル
ギバンド構造は、理恕的には第24図(a) 、 (b
)に示すようなものであることが想定される。
The energy band structure of the photoelectric conversion device of the 19th embodiment shown in FIG. 23 can be theoretically shown in FIGS.
).

第24図(a)は第19実施例の光電変換装置が無バイ
アス状態にあるときのエネルギ帝国、第24図(b)は
キャリア増倍動作を行うためにバイアスを印加した状態
にあるときのエネルギ帝国である。
FIG. 24(a) shows the energy output when the photoelectric conversion device of the 19th embodiment is in a non-biased state, and FIG. 24(b) shows the energy output when the photoelectric conversion device of the 19th embodiment is in a biased state for carrier multiplication. It is an energy empire.

第24図(a) (b)は、n型a−Sx+−xGex
:8層2601の禁制帯幅がHg4、a−3i+−xG
ex:H〜a−3i+−yCy:H組成変化層2611
,2612.2613の3つの層からなる増倍領域26
o2の最小禁制帯幅がHg2、増倍領域26o2の最大
禁制帯幅がHg3、n型a−Sx+−++Gex:H層
26o3の禁制帯幅がHg5、a−Si :8層260
4の禁制帯幅がEgl、p型a−3i:8層26o5の
禁制帯幅がEgoであることを示している。
Figure 24 (a) and (b) are n-type a-Sx+-xGex
:The forbidden band width of the 8th layer 2601 is Hg4, a-3i+-xG
ex:H~a-3i+-yCy:H composition change layer 2611
, 2612, 2613 multiplication region 26 consisting of three layers.
The minimum forbidden band width of o2 is Hg2, the maximum forbidden band width of multiplication region 26o2 is Hg3, the forbidden band width of n-type a-Sx+-++Gex:H layer 26o3 is Hg5, a-Si: 8 layers 260
The forbidden band width of 4 is Egl, and the forbidden band width of p-type a-3i:8 layer 26o5 is Ego.

また、第24図(a)において、伝導帯端、価電子帯端
ともにエネルギの不連続点があるが、バイアス電圧が印
加された状態では、第24図(b)を見てもわかるよう
にキ″ヤリアの走行する方向にエネルギ不連続による障
壁がほとんどなく、キャリアの走行性を阻害していない
In addition, in Fig. 24(a), there are energy discontinuities at both the conduction band edge and the valence band edge, but when a bias voltage is applied, as can be seen from Fig. 24(b), There are almost no barriers due to energy discontinuity in the direction in which the carrier travels, and the carrier's travel performance is not hindered.

ここで作成した組成変化層2611.26122613
のうちの最大禁制帯幅Eg3を与える層はC組成比yが
約0.4のa−3i+−、Cy : Hであり、Eg3
は約2.3eVであった。
Composition change layer 2611.26122613 created here
The layer giving the maximum forbidden band width Eg3 is a-3i+-, Cy:H, with a C composition ratio y of about 0.4, and Eg3
was about 2.3 eV.

また、a−3L+、++Gex : H層2601及び
n型a−3it−xGex:8層2603のGe1Jl
或比Xは約0.6であり、禁制帯幅Eg4は約1.3e
Vであった。組成変化層2611,2612.2613
のうちの最小禁制帯幅Eg2を与える層もa−SL+−
*Gei+ : H層であり、Eg2も約1.3eVで
あった。2604.2605のa−3i : H層の禁
制帯幅Egl、Egoはともに約1.8eVであった。
Also, a-3L+, ++Gex: H layer 2601 and n-type a-3it-xGex: Ge1Jl of 8 layer 2603
The ratio X is approximately 0.6, and the forbidden band width Eg4 is approximately 1.3e.
It was V. Composition change layer 2611, 2612.2613
The layer giving the minimum forbidden band width Eg2 is also a−SL+−
*Gei+: H layer, and Eg2 was also about 1.3 eV. 2604.2605 a-3i: The forbidden band widths Egl and Ego of the H layer were both about 1.8 eV.

さらに光吸収層2603の光吸収係数は波長400 n
mの光に対して約I X 105層m−’以上、波長7
00 nmの光に対して約5 X 10 ”cm−’以
上であり、可視部光の吸収が十分に行えている。
Furthermore, the light absorption coefficient of the light absorption layer 2603 is at a wavelength of 400 nm.
About I x 105 layers m-' or more for light of m, wavelength 7
It is about 5×10 ″cm−′ or more for light of 0.00 nm, indicating that visible light can be sufficiently absorbed.

本装置の増倍率はIOVのバイアス印加時に約10倍以
上あった。
The multiplication factor of this device was approximately 10 times or more when IOV bias was applied.

また、波長700nm以下の光に対して、波長を変化さ
せても増倍率の変化はなかった。
Further, for light with a wavelength of 700 nm or less, there was no change in the multiplication factor even if the wavelength was changed.

さらに暗時のリーク電流は10■のバイアス印加時に約
1 nA/am2以下と低かった。
Furthermore, the leakage current in the dark was as low as about 1 nA/am2 or less when a bias of 10 μm was applied.

さらにまた光応答速度は増倍層2602のないpin型
光電変換装置と同等であり、高速であった。
Furthermore, the optical response speed was the same as that of a pin type photoelectric conversion device without the multiplication layer 2602, and was fast.

また、本実施例では光吸収層の厚さは約2μmとしたが
、入射光が光吸収層を通過して増倍層まで達しない厚さ
があればよい。この厚さは光吸収係数により決められる
Further, in this embodiment, the thickness of the light absorption layer is approximately 2 μm, but it is sufficient that the thickness is such that the incident light does not pass through the light absorption layer and reach the multiplication layer. This thickness is determined by the light absorption coefficient.

光吸収層の禁制帯幅Eg2はここでは約1.8eVであ
るが、H2ガス流量を変化させてEg2を制御し、所望
の分光感度特性が得られるようにすることもできる。
The forbidden band width Eg2 of the light absorption layer is approximately 1.8 eV here, but it is also possible to control Eg2 by changing the H2 gas flow rate so as to obtain desired spectral sensitivity characteristics.

(実施例20) 以下、第25図を用いて本発明の第20実施例について
説明する。
(Embodiment 20) Hereinafter, a 20th embodiment of the present invention will be described using FIG. 25.

第25図(a) (b)は本発明の第20実施例の理想
的に想定されるエネルギバンド構造図である。
FIGS. 25(a) and 25(b) are ideally assumed energy band structure diagrams of the 20th embodiment of the present invention.

第25図(a)は第20実施例の光電変換装置が無バイ
アス状態にあるときのエネルギ帯同、第25図(b)は
キャリア増倍動作を行うためにバイアスを印加した状態
にあるときのエネルギ帯同である。
FIG. 25(a) shows the energy band when the photoelectric conversion device of the 20th embodiment is in an unbiased state, and FIG. 25(b) shows the energy band when the photoelectric conversion device of the 20th embodiment is in a biased state to perform a carrier multiplication operation. The energy band is the same.

第25図(a)では、2701が禁制帯幅Eg4′のn
型a−3it−yCy:H層であることと、2705が
禁制帯幅Ego ′のp型a−3L + −yCy :
 H層であることと、2703が禁制帯幅Eg5 ′の
n型aSi:H層であること以外は、第24図(a)と
同じであり、a−3it−xGex:H〜a−Sit−
yCy:H組成変化層2711.2712.2713の
3層からなる増倍領域2702の最小禁制帯幅がEg2
、最大禁制帯幅がEg3、a−Si:8層2704の禁
制帯幅がEglであることを示している。
In FIG. 25(a), 2701 is n of the forbidden band width Eg4'
Type a-3it-yCy: p-type a-3L + -yCy with H layer and 2705 having forbidden band width Ego':
It is the same as FIG. 24(a) except that it is an H layer and that 2703 is an n-type aSi:H layer with a forbidden band width Eg5', and a-3it-xGex:H~a-Sit-
The minimum forbidden band width of the multiplication region 2702 consisting of three layers of yCy:H composition change layers 2711, 2712, and 2713 is Eg2
, the maximum forbidden band width is Eg3, and the forbidden band width of the a-Si:8 layer 2704 is Egl.

本装置の増倍率は10■のバイアス印加時に約10倍以
上あった。
The multiplication factor of this device was approximately 10 times or more when a bias of 10 μ was applied.

また、波長700nm以下の光に対して波長を変化させ
ても増倍率の変化はなかった。
Further, even when the wavelength was changed for light having a wavelength of 700 nm or less, there was no change in the multiplication factor.

さらに暗時のリーク電流はIOVのバイアス印加時に約
0.1nA/cm2以下と低かった。
Furthermore, the leakage current in the dark was as low as about 0.1 nA/cm 2 or less when IOV bias was applied.

さらにまた光応答速度は増倍層2702のないpin型
光電変換装置と同等であり、高速であった。
Furthermore, the optical response speed was the same as that of a pin type photoelectric conversion device without the multiplication layer 2702, and was fast.

(実施例21) 本実施例は、実施例3と同様に、第19実施例に示した
光電変換装置を、本発明者らが既に特開昭63−278
269号公報に提案した走査回路、読出し回路上に積層
したものである。
(Example 21) Similar to Example 3, in this example, the photoelectric conversion device shown in the 19th example was already developed by the present inventors in Japanese Patent Application Laid-Open No. 63-278.
This is a layered structure on the scanning circuit and readout circuit proposed in Japanese Patent No. 269.

なお、光電変換装置の構成は、第5図(a)の光電変換
装置において、光吸収層と増倍層との間にn導電型層(
第22図中のCr電極2414をn導電型層たるa−3
L+−xGex:Hに置き換えたものと同じ)を設けた
構成となっていることを除いて同じであり、その動作に
ついてち第5図(a)の光電変換装置と同様なので説明
を省略する。
Note that the configuration of the photoelectric conversion device is that in the photoelectric conversion device shown in FIG. 5(a), an n-conductivity type layer (
The Cr electrode 2414 in FIG. 22 is an n-conductivity type layer a-3.
The structure is the same except that L+-xGex (same as the one replaced with H) is provided, and its operation is the same as that of the photoelectric conversion device of FIG. 5(a), so a description thereof will be omitted.

なお、以上説明した実施例では、本発明者等の発明によ
る回路例を示したが、一般的光電変換装置でも構わない
ことは実施例3と同様である。
Note that in the embodiment described above, an example of a circuit according to the invention of the present inventors was shown, but as in the third embodiment, a general photoelectric conversion device may be used.

(実施例22) 本実施例は、Eglなる禁制帯幅を有し光を吸収する光
吸収層と、Eg5なる禁制帯幅のn導電型層と、光を吸
収して生じたキャリアを増倍する最小禁制帯幅Eg2、
最大禁制帯幅Eg3なる禁制帯幅が連続的に変化したス
テップバック構造を有する層を一層或いは複数層積層し
てなる増倍層とを順次積層してなる層を、電荷注入阻止
層間に挟持するように構成するとともに、前記光吸収層
の禁制帯幅Eglと前記n41[型層の禁制帯幅Eg5
とが略等しくしたものである。
(Example 22) This example consists of a light absorption layer that has a forbidden band width Egl and absorbs light, an n conductivity type layer that has a forbidden band width Eg5, and multiplies carriers generated by absorbing light. The minimum forbidden band width Eg2,
A multiplication layer formed by laminating one or more layers having a step-back structure in which the maximum forbidden band width Eg3 continuously changes, and a layer formed by sequentially laminating layers are sandwiched between charge injection blocking layers. The forbidden band width Egl of the light absorption layer and the forbidden band width Eg5 of the n41[type layer]
are approximately equal.

本実施例では、光吸収層と、n導電型層と、増倍層とを
順次積層してなる層を、電荷注入阻止層間に挟持するよ
うに構成することで、光吸収層と増倍層間においたn導
電型層に逆バイアス層としての働きを持たせて、光吸収
層で生じたキャリアを円滑に輸送し、更に前記光吸収層
の禁制帯幅Eglと前記n導電型層の禁制帯幅Eg5と
が略等しくなるようにすることで、光吸収層、増倍層の
バンド不整合及びそれにより生ずる種々の問題を解消し
、界面準位の生成等による光吸収層にてキャリアの走行
性に対する障害等から生ずる高速応答性の低下を防止し
、増倍層を持たないホトダイオードと同様の高速応答性
が得られると同時に、光吸収層の禁制帯幅Eglを特に
赤外部光に対応する禁制帯幅にすることで、赤外部光に
高感度をもたせることができる。また、本実施例では増
倍層への光入射が低減され増倍層への光入射による増倍
率の変動が低減される。
In this example, a layer formed by sequentially laminating a light absorption layer, an n-conductivity type layer, and a multiplication layer is sandwiched between charge injection blocking layers, so that the light absorption layer and the multiplication layer are sandwiched between the charge injection blocking layer. The n-conductivity type layer is given the function of a reverse bias layer to smoothly transport carriers generated in the light-absorbing layer, and furthermore, the forbidden band width Egl of the light-absorbing layer and the forbidden band of the n-conductivity type layer are By making the widths Eg5 substantially equal, band mismatching between the light absorption layer and the multiplication layer and various problems caused by it are resolved, and carrier movement in the light absorption layer due to the generation of interface states, etc. This method prevents a decrease in high-speed response caused by problems with the photoresponse, and provides high-speed response similar to that of a photodiode without a multiplication layer, while at the same time adjusting the forbidden band width Egl of the light absorption layer to correspond specifically to infrared light. By setting the forbidden band width, high sensitivity to infrared light can be achieved. Furthermore, in this embodiment, the amount of light incident on the multiplication layer is reduced, and the variation in the multiplication factor due to the light incident on the multiplication layer is reduced.

また、本実施例ではステップバック構造の暦数を選択す
ることで、増幅率が2以上得られ、且つ低雑音とするこ
とができる。
Further, in this embodiment, by selecting the number of calendars with a step-back structure, an amplification factor of 2 or more can be obtained and low noise can be achieved.

また本実施例の光電変換装置の光吸収層、n導電型層、
増倍層、電荷注入阻止層等の構成要素を少なくともSi
原子を含む単結晶から構成すれば、禁制帯幅の容易な制
御性及び低温積層が可能となり、積層により生ずる種々
の問題を解消することができる。
In addition, the light absorption layer of the photoelectric conversion device of this example, the n-conductivity type layer,
The components such as the multiplication layer and the charge injection blocking layer are made of at least Si.
If it is made of a single crystal containing atoms, it becomes possible to easily control the forbidden band width and perform low-temperature stacking, thereby solving various problems caused by stacking.

以下、第26図及び第27図(a) 、 (b)を用い
て本発明の第22芙弛17’l +y なお、本実施例は、光吸収層と、n導電型層と、増倍層
とを順次積層してなる層を、電荷注入阻止層間に挟持し
、光吸収層の禁制帯幅Eglとn導電型層の禁制帯幅E
g5とが略等しくしたことを除き実施例1と同様であっ
て説明が重複するため、説明の一部については省略して
いる。
Hereinafter, using FIG. 26 and FIGS. 27(a) and (b), the 22nd light absorption layer 17'l +y of the present invention will be described. A layer formed by sequentially stacking layers is sandwiched between charge injection blocking layers, and the forbidden band width Egl of the light absorption layer and the forbidden band width E of the n conductivity type layer are
This embodiment is the same as in Example 1 except that g5 is approximately equal to that of Example 1, and since the explanation will be repeated, a part of the explanation will be omitted.

第26図は、本発明の光電変換装置の第22実施例を示
す概略的縦断面構造図である。
FIG. 26 is a schematic vertical cross-sectional structural diagram showing a twenty-second embodiment of the photoelectric conversion device of the present invention.

第26図において、2801はCr電極、2802は正
孔注入を阻止するための厚さ約500人のn型層−3i
t−xGex:Hからなる電荷注入阻止層、2803は
キャリア増倍を行うためのa−3i+−++Gex:H
〜a−3i+□Cy:Hの組成を変化させた増倍領域、
2804は増倍領域に光が侵入するのを防ぎ且つ光吸収
層の内部電界を強めキャリアの走行をよくするためのa
−3it−xGex:H層、2805は光を吸収しキャ
リアを発生させるための厚さ約1μmのa−Si + 
−xGex :Hからなる光吸収層、2806は電子注
入を阻止するための厚さ約100人のp型層−3i +
 −、Gex :Hからなる電荷圧入阻止層、2807
は酸化インジウムを主体とした透明電極である。
In FIG. 26, 2801 is a Cr electrode, 2802 is an n-type layer-3i with a thickness of approximately 500 nm for blocking hole injection.
A charge injection blocking layer 2803 is made of t-xGex:H, and 2803 is a-3i+-++Gex:H for carrier multiplication.
~a-3i+□Cy: Multiplication region with changed composition of H,
2804 is a layer that prevents light from entering the multiplication region and strengthens the internal electric field of the light absorption layer to improve the movement of carriers.
-3it-xGex: H layer, 2805 is a-Si + with a thickness of about 1 μm to absorb light and generate carriers.
-xGex: A light absorption layer made of H, 2806 is a p-type layer with a thickness of about 100 mm to prevent electron injection -3i +
-, Gex: Charge injection blocking layer made of H, 2807
is a transparent electrode mainly made of indium oxide.

Cr電極2801及び透明電極2807はEB蒸着で作
成し、電荷注入阻止層2802.増倍領域2803 、
 a−5i+−++Gex:H層2804.光吸収層2
805および電荷注入阻止層2806の非晶質層はプラ
ズマCVD法で作成した。非晶質層作成の際の原料ガス
は、電荷注入阻止層2802及びa−3i+−xGe、
l:1層2804がsi)+4. GeH4,PHi、
 H2、増倍領域2803がSiH4,GeH4,CH
,H2,光吸収層2805がSiH4,GeH4,Hz
、電荷注入阻止層2806がSiH4,GeH4,Bz
Hs、Hzを用いた。
A Cr electrode 2801 and a transparent electrode 2807 are formed by EB evaporation, and a charge injection blocking layer 2802. Multiplication area 2803,
a-5i+-++Gex:H layer 2804. Light absorption layer 2
The amorphous layers 805 and charge injection blocking layer 2806 were formed by plasma CVD. The raw material gas for forming the amorphous layer includes the charge injection blocking layer 2802 and a-3i+-xGe,
l: 1 layer 2804 is si)+4. GeH4, PHi,
H2, multiplication region 2803 is SiH4, GeH4, CH
, H2, the light absorption layer 2805 is SiH4, GeH4, Hz
, the charge injection blocking layer 2806 is made of SiH4, GeH4, Bz
Hs and Hz were used.

増倍領域2803は原料ガスのうちCH,とGe1(4
のガス流量を連続的に変化させた厚さ200人の組成変
化層2811,2812.2813の3つの層から成っ
ている。a−3i+−++Gex:H層2804のPH
,のガス流量は電荷注入阻止層2802よりもやや少な
くしている。
The multiplication region 2803 contains CH and Ge1 (4
It consists of three layers, 2811, 2812, and 2813, with a thickness of 200 layers and a composition change layer in which the gas flow rate is continuously changed. a-3i+-++Gex: PH of H layer 2804
, is made slightly smaller than that of the charge injection blocking layer 2802.

第26図に示した第22実施例の光電変換装置のエネル
ギバンド構造は、理想的には第27図(a)、(blに
示すようなものであることが想定される。
The energy band structure of the photoelectric conversion device of the 22nd embodiment shown in FIG. 26 is ideally assumed to be as shown in FIGS. 27(a) and (bl).

第27図(a)は第22実施例の光電変換装置が無バイ
アス状態にあるときのエネルギ帯同、第27図(b)は
キャリア増倍動作を行うためにバイアスを印加した状態
にあるときのエネルギ帯同である。
FIG. 27(a) shows the energy band when the photoelectric conversion device of the 22nd embodiment is in an unbiased state, and FIG. 27(b) shows the energy band when the photoelectric conversion device of the 22nd embodiment is in a biased state to perform a carrier multiplication operation. The energy band is the same.

第27図(a) (b)は、n型a−3it−xGex
:8層2901の禁制帯幅がEg4、a−3i+ −x
Gex :H〜a−3i l −yCy :H組成変化
層2911,2912.2913の3つの層からなる増
倍領域2902の最小禁制帯幅がEg2、増倍領域29
02の最大禁制帯幅がEg3、n型a−3i 1−xG
ex :1層2903の禁制帯幅がEg5、a−Si+
−*Gex:H2904の禁制帯幅がEgl、p型a−
3i+−*Gex:H層2905の禁制帯幅がEgoで
あることを示している。
Figure 27 (a) and (b) are n-type a-3it-xGex
:The forbidden band width of 8 layers 2901 is Eg4, a-3i+ -x
Gex:H~a-3il-yCy:H The minimum forbidden band width of the multiplication region 2902 consisting of three layers of composition change layers 2911, 2912, and 2913 is Eg2, and the multiplication region 29
The maximum forbidden band width of 02 is Eg3, n type a-3i 1-xG
ex: Forbidden band width of 1st layer 2903 is Eg5, a-Si+
-*Gex: H2904 forbidden band width is Egl, p type a-
3i+-*Gex: Indicates that the forbidden band width of the H layer 2905 is Ego.

また、第27図(a)において、伝導帯端、価電子帯端
ともにエネルギの不連続点があるが、バイアス電圧が印
加された状態では、第27図(b)を見てもわかるよう
にキャリアの走行する方向にエネルギ不連続による障壁
がほとんどなく、キャリアの走行性を阻害していない。
In addition, in Fig. 27(a), there are energy discontinuities at both the conduction band edge and the valence band edge, but when a bias voltage is applied, as can be seen from Fig. 27(b), There are almost no barriers due to energy discontinuity in the direction in which the carrier travels, and the carrier's travel performance is not hindered.

ここで作成した組成変化層2911.29122913
のうちの最大禁制帯幅Eg3を与える層はC組成比yが
約0.4のa−3i+ −yCy : Hであり、Eg
3は約2.3eVであった。
Composition change layer 2911.29122913 created here
Among them, the layer giving the maximum forbidden band width Eg3 is a-3i+ -yCy:H with a C composition ratio y of about 0.4, and Eg
3 was about 2.3 eV.

また、a−3t+−++Gex : 8層2901.2
903゜2904.2905のGe組成比Xは約0.6
であり、禁制帯幅Eg4.Egl、Egoは共に約1.
3eVであった。組成変化層2911,291229■
3のうちの最小禁制帯幅Eg2を与える層もa−St+
−xGex : 8層であり、Eg2も約1.3eVで
あった。
Also, a-3t+-++Gex: 8 layers 2901.2
The Ge composition ratio X of 903°2904.2905 is approximately 0.6
and the forbidden band width Eg4. Both Egl and Ego are about 1.
It was 3 eV. Composition change layer 2911, 291229■
The layer giving the minimum forbidden band width Eg2 of 3 is also a-St+
-xGex: 8 layers, and Eg2 was also about 1.3 eV.

さらに光吸収層2903の光吸収係数は波長800 n
mの光に対して約I X 105crtV’以上、波長
11000nの光に対して約2 X 10 ’cm−’
以上であり、赤外部光の吸収が十分に行えている。
Furthermore, the light absorption coefficient of the light absorption layer 2903 is at a wavelength of 800 nm.
About I x 105crtV' or more for light with a wavelength of m, about 2 x 10 'cm-' for light with a wavelength of 11000n
The above results indicate that infrared light can be absorbed sufficiently.

本装置の増倍率はIOVのバイアス印加時に約10倍以
上あった。
The multiplication factor of this device was approximately 10 times or more when IOV bias was applied.

また、波長11000n以下の光に対して、波長を変化
させても増倍率の変化はなかった。
Further, for light having a wavelength of 11,000 nm or less, there was no change in the multiplication factor even if the wavelength was changed.

さらに暗時のリーク電流はIOVのバイアス印加時に約
10 nA/cm”以下と低かった。
Furthermore, the leakage current in the dark was as low as about 10 nA/cm'' or less when IOV bias was applied.

さらにまた光応答速度は増倍層2902のないpin型
光電変換装置と同等であり、高速であった。
Furthermore, the optical response speed was the same as that of a pin type photoelectric conversion device without the multiplication layer 2902, and was fast.

また、本実施例では光吸収層の厚さは約1μmとしたが
、入射光が光吸収層を通過して増倍層まで達しない厚さ
があればよい。この厚さは光吸収係数により決められる
Further, in this embodiment, the thickness of the light absorption layer is approximately 1 μm, but it is sufficient that the thickness is such that the incident light does not pass through the light absorption layer and reach the multiplication layer. This thickness is determined by the light absorption coefficient.

光吸収層の禁制帯幅Eg2はここでは約1.3eVであ
るが、Ge組成比を変化させてEg2を制御し、所望の
分光感度特性が得られるようにすることもできる。
The forbidden band width Eg2 of the light absorption layer is approximately 1.3 eV here, but it is also possible to control Eg2 by changing the Ge composition ratio so as to obtain desired spectral sensitivity characteristics.

(実施例23) 以下、第28図を用いて本発明の第23実施例について
説明する。
(Embodiment 23) Hereinafter, a 23rd embodiment of the present invention will be described using FIG. 28.

第28図(a) (b)は本発明の第23実施例の理想
的に想定されるエネルギバンド構造図である。
FIGS. 28(a) and 28(b) are ideally assumed energy band structure diagrams of the 23rd embodiment of the present invention.

第28図(a)は第23実施例の光電変換装置が無バイ
アス状態にあるときのエネルギ帯同、第28図(b)は
キャリア増倍動作を行うためにバイアスを印加した状態
にあるときのエネルギ帯同である。
FIG. 28(a) shows the energy band when the photoelectric conversion device of the 23rd embodiment is in an unbiased state, and FIG. 28(b) shows the energy band when the photoelectric conversion device of the 23rd embodiment is in a biased state to perform a carrier multiplication operation. The energy band is the same.

第28図(a)では、3001が禁制帯幅Eg4 のn
型a−3i1− yCy :8層であること以外は、第
27図(a)と同じであり、a−3i+−++Gex:
H〜a−3i I−yCy : H組成変化層3011
,3012.3013の3層からなる増倍領域3002
の最小禁制帯幅がEg2、最大禁制帯幅がEg3、n型
a−3t +−xGem :8層3003の禁制帯幅が
Eg5、a−3i+−xGex:H層3004の禁制帯
幅がEgl、p型a−3z+−++Gex:H3005
の禁制帯幅がEgOであることを示している。
In FIG. 28(a), 3001 is n of the forbidden band width Eg4
Type a-3i1-yCy: Same as FIG. 27(a) except that it has 8 layers, and a-3i+-++Gex:
H~a-3i I-yCy: H composition change layer 3011
, 3012, 3013 multiplication region 3002 consisting of three layers.
The minimum forbidden band width is Eg2, the maximum forbidden band width is Eg3, the forbidden band width of n-type a-3t +-xGem: 8 layers 3003 is Eg5, a-3i+-xGex: the forbidden band width of H layer 3004 is Egl, p-type a-3z+-++Gex:H3005
This shows that the forbidden band width of is EgO.

本装置の増倍率はIOVのバイアス印加時に約10倍以
上あった。
The multiplication factor of this device was approximately 10 times or more when IOV bias was applied.

また、波長11000n以下の赤外部光に対して波長を
変化させても増倍率の変化はなかった。
Further, even when the wavelength was changed for infrared light having a wavelength of 11,000 nm or less, there was no change in the multiplication factor.

さらに暗時のリーク電流はIOVのバイアス印加時に約
10 nA/cm2以下と低がった。
Furthermore, the leakage current in the dark was reduced to about 10 nA/cm2 or less when IOV bias was applied.

さらにまた光応答速度は増倍層3002のないpin型
光電変換装置と同等であり、高速であった。
Furthermore, the optical response speed was the same as that of a pin-type photoelectric conversion device without the multiplication layer 3002, and was fast.

(実施例24) 本実施例は、実施例3と同様に、実施例22に示した光
電変換装置を、本発明者らが既に特開昭63−2782
69号公報に提案した走査回路、読出し回路上に積層し
たものである。
(Example 24) Similar to Example 3, in this example, the photoelectric conversion device shown in Example 22 was already developed by the present inventors in Japanese Unexamined Patent Publication No. 63-2782.
This structure is stacked on the scanning circuit and readout circuit proposed in Japanese Patent No. 69.

なお、光電変換装置の構成は、第5図(a)の光電変換
装置において、光吸収層たるa−Si:8層714を光
吸収層たるa−5x + −xGex :8層としたこ
とと、p型a−3i:l(層715を光吸収層たるp型
a−3i+−xGex:8層としたことと、光吸収層と
増倍層との間にn導電型層(第22図中のCr電極24
14をn導電型層たるa−5i + −++Gex :
Hに置き換えたものと同じ)を設けたことを除いて同じ
であり、その動作についても第5図(a)の光電変換装
置と同様なので説明を省略する。
The structure of the photoelectric conversion device is that in the photoelectric conversion device of FIG. 5(a), the a-Si:8 layer 714 serving as the light absorption layer is replaced with the a-5x + -xGex:8 layer serving as the light absorption layer. , p-type a-3i:l (layer 715 is a light-absorbing layer of p-type a-3i+-xGex:8 layer), and an n-conductivity type layer (see FIG. Cr electrode 24 inside
a-5i + −++Gex where 14 is an n-conductivity type layer:
The photoelectric conversion device is the same as the one shown in FIG.

なお、以上説明した実施例では、本発明者等の発明によ
る回路例を示したが、−船釣光電変換装置で6構わない
ことは実施例3と同様である。
In addition, in the embodiment described above, an example of the circuit according to the invention of the present inventors was shown, but it is the same as in the third embodiment that the 6-inch photoelectric conversion device may be used.

(実施例25) 本実施例は、Eglなる禁制帯幅を有し光を吸収する光
吸収層と、Eg5なる禁制帯幅のn導電型層と、光を吸
収して生じたキャリアを増倍する最小禁制帯幅Eg2、
最大禁制帯幅Eg3なる禁制帯幅が連続的に変化したス
テップバック構造を有する層を一層或いは複数層積層し
てなる増倍層とを順次積層してなる層を、電荷注入阻止
層間に挟持するとともに、前記光吸収層の禁制帯幅Eg
1が前記n導電型層の禁制帯幅Eg5を超えるようにし
たものである。
(Example 25) This example includes a light absorption layer having a forbidden band width Egl and absorbing light, an n conductivity type layer having a forbidden band width Eg5, and multiplying carriers generated by absorbing light. The minimum forbidden band width Eg2,
A multiplication layer formed by laminating one or more layers having a step-back structure in which the maximum forbidden band width Eg3 continuously changes, and a layer formed by sequentially laminating layers are sandwiched between charge injection blocking layers. In addition, the forbidden band width Eg of the light absorption layer
1 exceeds the forbidden band width Eg5 of the n-conductivity type layer.

本実施例では、光吸収層と、n導電型層と、増倍層とを
順次積層してなる層を、電荷注入阻止層間に挟持するよ
うに構成することで、光吸収層と増倍層間においたn導
電型層に逆バイアス層としての働きを持たせて、光吸収
層で生じたキャリアを円滑に輸送し、更に前記光吸収層
の禁制帯幅Eglが前記n導電型層の禁制帯幅Eg5を
超えるようにすることにより、光吸収層、増倍層のバン
ド不整合及びそれにより生ずる種々の問題を解消し、界
面準位の生成等による光吸収層にてキャリアの走行性に
対する障害等から生ずる高速応答性の低下を防止するこ
とができ、増倍層を持たないホトダイオードと同様の高
速応答性が得られると同時に、光吸収層の禁制帯幅Eg
lを特に紫外部光に対応する禁制帯幅にすることで、紫
外部光に高感度をもたせることができる。
In this example, a layer formed by sequentially laminating a light absorption layer, an n-conductivity type layer, and a multiplication layer is sandwiched between charge injection blocking layers, so that the light absorption layer and the multiplication layer are sandwiched between the charge injection blocking layer. The n-conductivity type layer is given the function of a reverse bias layer to smoothly transport carriers generated in the light-absorbing layer, and further, the forbidden band width Egl of the light-absorbing layer is equal to the forbidden band of the n-conductivity type layer. By making the width exceed Eg5, band mismatching between the light absorption layer and the multiplication layer and various problems caused by it are resolved, and obstacles to carrier mobility in the light absorption layer due to the generation of interface states etc. It is possible to prevent a decrease in high-speed response caused by factors such as
High sensitivity to ultraviolet light can be achieved by setting l to a forbidden band width that specifically corresponds to ultraviolet light.

また、本実施例では、n導電型層の禁制帯幅Eg5が狭
い禁制帯幅のときは、増倍層への光の入射が低減される
ので増倍率の変動を低減することができる。
Further, in this embodiment, when the forbidden band width Eg5 of the n-conductivity type layer is a narrow forbidden band width, the incidence of light into the multiplication layer is reduced, so that fluctuations in the multiplication factor can be reduced.

また、本実施例では、ステップバック構造の暦数を選択
することで、増幅率が2以上得られ、且つ低雑音とする
ことができる。
Furthermore, in this embodiment, by selecting the number of calendars in the step-back structure, an amplification factor of 2 or more can be obtained, and low noise can be achieved.

また、本実施例の光電変換装置の光吸収層、n導電型層
、増倍層、電荷注入阻止層等の構成要素を少なくともS
i原子を含む単結晶から構成すれば、禁制帯幅の容易な
制御性及び低温積層が可能となり、積層により生ずる種
々の問題を解消することができる。
Further, the components such as the light absorption layer, the n-conductivity type layer, the multiplication layer, and the charge injection blocking layer of the photoelectric conversion device of this example are at least S
If it is made of a single crystal containing i atoms, it becomes possible to easily control the forbidden band width and perform low-temperature stacking, thereby solving various problems caused by stacking.

以下、第29図及び第30図(a) 、 (b)を用い
て本発明の第25実施例について説明する。
Hereinafter, a twenty-fifth embodiment of the present invention will be described using FIG. 29 and FIGS. 30(a) and (b).

なお、本実施例は、光吸収層と、n導電型層と、増倍層
とを順次積層してなる層を、電荷注入阻止層間に挟持す
るように構成し、光吸収層の禁制帯幅Eglがn導電型
層の禁制帯幅Eg5を超えるようにしたことを除き実施
例1と同様であって説明が重複するため、説明の一部に
ついては省略している。
In this example, a layer formed by laminating a light absorption layer, an n-conductivity type layer, and a multiplication layer in this order is sandwiched between charge injection blocking layers, and the forbidden band width of the light absorption layer is This example is the same as Example 1 except that Egl exceeds the forbidden band width Eg5 of the n-conductivity type layer, and since the description will be redundant, some of the description will be omitted.

第29図は、本発明の光電変換装置の第25実施例を示
す概略的縦断面構造図である。
FIG. 29 is a schematic vertical cross-sectional structural diagram showing a twenty-fifth embodiment of the photoelectric conversion device of the present invention.

第29図において、3101はCr電極、3102は正
孔注入を阻止するための厚さ約500人のn型a−5x
+−xGeX:Hからなる電荷注入阻止層、3103は
キャリア増倍を行うためのa−Si+□Gex:H〜a
−3i +−ウC,:Hの組成を変化させた増倍領域、
3104は増倍領域に光が侵入するのを防ぎ且つ光吸収
層の内部電界を強めキャリアの走行をよくするためのn
型a−3i+−++Gex:H層、3105は光を吸収
しキャリアを発生させるための厚さ約1μmのa−3L
、−yC,:Hからなる光吸収層、3106は電子注入
を阻止するための厚さ約100人のp型a−3L+−y
Cy :)Iからなる電荷注入阻止層、3107は酸化
インジウムを主体とした透明電極である。
In Fig. 29, 3101 is a Cr electrode, 3102 is an n-type a-5x with a thickness of approximately 500 mm to prevent hole injection.
+-xGeX:H charge injection blocking layer, 3103 is a-Si+□Gex:H~a for carrier multiplication
-3i +-U C,: Multiplication region where the composition of H is changed,
3104 is an n layer for preventing light from entering the multiplication region and strengthening the internal electric field of the light absorption layer to improve the movement of carriers.
Type a-3i+-++Gex: H layer, 3105 is a-3L with a thickness of about 1 μm to absorb light and generate carriers.
, -yC, :H, 3106 is a p-type a-3L+-y with a thickness of about 100 to prevent electron injection.
A charge injection blocking layer 3107 made of Cy:)I is a transparent electrode mainly made of indium oxide.

Cr電極3101及び透明電極3107はEB蒸看で作
成し、電荷注入阻止層3102.増倍領域3103、n
型a−3it−xGe++:8層3104.光吸収層3
105および電荷注入阻止層3106の非晶質層はプラ
ズマCVD法で作成した。非晶質層作成の際の原料ガス
は、電荷注入阻止層3102及びn型a−3i + −
xGex :8層3104がSiH,GeH4,PH3
゜H2、増倍領域3103がSiH4,GeH4,CH
4,Hz 、光吸収層3105がSiH4,CH4,H
2、電荷注入阻止層3106がSiH4,CH4,B2
Hs、Hzを用いた。
A Cr electrode 3101 and a transparent electrode 3107 are formed by EB vaporization, and a charge injection blocking layer 3102. Multiplication region 3103, n
Type a-3it-xGe++: 8 layers 3104. Light absorption layer 3
The amorphous layers 105 and charge injection blocking layer 3106 were formed by plasma CVD. The source gas for forming the amorphous layer is the charge injection blocking layer 3102 and the n-type a-3i + −
xGex: 8 layers 3104 are SiH, GeH4, PH3
°H2, multiplication region 3103 is SiH4, GeH4, CH
4, Hz, the light absorption layer 3105 is SiH4, CH4, H
2. Charge injection blocking layer 3106 is SiH4, CH4, B2
Hs and Hz were used.

増倍領域3103は原料ガスのうちCH4とGeH4の
ガス流量を連続的に変化させた厚さ200人の組成変化
層3111,3112.3113の3つの層からf2.
ッている。n型a−3i+ −xGex :8層310
4のPH,のガス流量は電荷注入阻止層3102よりも
やや少なくしている。
The multiplication region 3103 consists of three layers of composition change layers 3111, 3112, and 3113 with a thickness of 200 layers in which the gas flow rates of CH4 and GeH4 among the source gases are continuously changed.
There is. N-type a-3i+ -xGex: 8 layers 310
The gas flow rate at pH 4 is slightly smaller than that of the charge injection blocking layer 3102.

第29図に示した第25実施例の光電変換装置のエネル
ギバンド構造は、理憇的には第30図(a) 、 (b
)に示すようなものであることが想定される。
The energy band structure of the photoelectric conversion device of the 25th embodiment shown in FIG. 29 is theoretically as shown in FIGS.
).

第30図(a)は第25実施例の光電変換装置が無バイ
アス状態にあるときのエネルギ帯同、第30図(b)は
キャリア増倍動作を行うためにバイアスを印加した状態
にあるときのエネルギ帯同である。
FIG. 30(a) shows the energy band when the photoelectric conversion device of the 25th embodiment is in an unbiased state, and FIG. 30(b) shows the energy band when the photoelectric conversion device of the 25th embodiment is in a biased state to perform a carrier multiplication operation. The energy band is the same.

第30図(a) (b)は、n型a−3i + −xG
ex :8層3201の禁制帯幅がEg4、a−3L+
−xGex:H〜a−3Lt−yC,:H組成変化層3
211,3212.3213の3つの層からなる増倍領
域3202の最小禁制帯幅がEg2、増倍領域3202
の最大禁制帯幅がEg3、n型a−3i + −xGe
x :8層3203の禁制帯幅がEg5、a−3i 1
−、C,:8層3204の禁制帯幅がEgl、p型a−
3it−yCy:8層3205の禁制帯幅がEgOであ
ることを示している。
Figure 30 (a) and (b) are n-type a-3i + -xG
ex: Forbidden band width of 8 layers 3201 is Eg4, a-3L+
-xGex:H~a-3Lt-yC,:H composition change layer 3
The minimum forbidden band width of the multiplication region 3202 consisting of three layers of 211, 3212, and 3213 is Eg2, and the multiplication region 3202
The maximum forbidden band width of Eg3, n-type a-3i + -xGe
x: Forbidden band width of 8 layers 3203 is Eg5, a-3i 1
-, C,: The forbidden band width of the 8-layer 3204 is Egl, p-type a-
3it-yCy: Indicates that the forbidden band width of the 8-layer 3205 is EgO.

また、第30図(a)において、伝導帯端、価電子帯端
ともにエネルギの不連続点があるが、バイアス電圧が印
加された状態では、第30図(b)を見てちわかるよう
にキャリアの走行する方向にエネルギ不連続による障壁
がほとんどなく、キャリアの走行性を阻害していない。
In addition, in Figure 30(a), there are energy discontinuities at both the conduction band edge and the valence band edge, but when a bias voltage is applied, as can be seen from Figure 30(b), There are almost no barriers due to energy discontinuity in the direction in which the carrier travels, and the carrier's travel performance is not hindered.

ここで作成したa−5in−ycy:8層3204.3
203のC組成比yは約0.4であり、禁制帯幅Eg1
、EgOはともに約2.3eVであった。組成変化層3
211,3212.3213のうちの最大禁制帯幅Eg
3を与える層もa−3it−yCy : Hであり、E
g3は約2.3eVであった。
A-5in-ycy created here: 8 layers 3204.3
The C composition ratio y of 203 is about 0.4, and the forbidden band width Eg1
, EgO were both about 2.3 eV. Composition change layer 3
Maximum forbidden band width Eg among 211, 3212.3213
The layer giving 3 is also a-3it-yCy: H, and E
g3 was approximately 2.3 eV.

また、a−3it−xGex : 8層3201及び3
203のGe組成比Xは約0.6であり、禁制帯幅Eg
4は約1.3eVであった。組成変化層3211,32
12.3213のうちの最小禁制帯幅Eg2を与える層
もa−Si+ −xGex : H層であり、Eg2も
約1.3eVであった。
Also, a-3it-xGex: 8 layers 3201 and 3
The Ge composition ratio X of 203 is approximately 0.6, and the forbidden band width Eg
4 was approximately 1.3 eV. Composition change layers 3211, 32
The layer giving the minimum forbidden band width Eg2 of 12.3213 was also the a-Si+ -xGex:H layer, and Eg2 was also about 1.3 eV.

さらに光吸収層3203の光吸収係数は波長540 n
mの光に対して約4 x 10”cm−’ 、波長35
0nmの光に対して約3 X 10 ’Cm−’以上で
あり、紫外部光の吸収が十分に行えている。
Furthermore, the light absorption coefficient of the light absorption layer 3203 is at a wavelength of 540 nm.
Approximately 4 x 10"cm-' for light of m, wavelength 35
It is about 3 x 10 'Cm-' or more for light of 0 nm, and ultraviolet light can be sufficiently absorbed.

本装置の増倍率はIOVのバイアス印加時に約10倍以
上あった。
The multiplication factor of this device was approximately 10 times or more when IOV bias was applied.

また、波長400nm以下の紫外部光に対して、波長を
変化させても増倍率の変化はなかった。
Further, for ultraviolet light having a wavelength of 400 nm or less, there was no change in the multiplication factor even if the wavelength was changed.

さらに暗時のリーク電流はIOVのバイアス印加時に約
1 nA/cm2以下と低かった。
Furthermore, the leakage current in the dark was as low as about 1 nA/cm2 or less when IOV bias was applied.

さらにまた光応答速度は増倍層3202のないpin型
光電変換装置と同等であり、高速であった。
Furthermore, the optical response speed was the same as that of a pin-type photoelectric conversion device without the multiplication layer 3202, and was fast.

本実施例では光吸収層の厚さは約1μmとしたが、入射
光が光吸収層を通過して増倍層まで達しない厚さがあれ
ばよい。この厚さは光吸収係数により決められる。
In this embodiment, the thickness of the light absorption layer is approximately 1 μm, but it is sufficient that the thickness is such that the incident light does not pass through the light absorption layer and reach the multiplication layer. This thickness is determined by the light absorption coefficient.

光吸収層の禁制帯幅Eg2はここでは約2.3eVであ
るが、C組成比を変化させてEg2を制御し、所望の分
光感度特性が得られるようにすることもできる。
The forbidden band width Eg2 of the light absorption layer is approximately 2.3 eV here, but it is also possible to control Eg2 by changing the C composition ratio so as to obtain desired spectral sensitivity characteristics.

(実施例26) 以下、第31図を用いて本発明の第26実施例について
説明する。
(Embodiment 26) Hereinafter, a 26th embodiment of the present invention will be described using FIG. 31.

第31図(a) (b)は本発明の第26実施例の理想
的に想定されるエネルギバンド構造図である。
FIGS. 31(a) and 31(b) are ideally assumed energy band structure diagrams of the twenty-sixth embodiment of the present invention.

第31図(a)は第26実施例の光電変換装置が無バイ
アス状態にあるときのエネルギ帝国、第31図(b)は
キャリア増倍動作を行うためにバイアスを印加した状態
にあるときのエネルギ帝国である。
FIG. 31(a) shows the energy output when the photoelectric conversion device of the 26th embodiment is in a non-biased state, and FIG. 31(b) shows the energy output when the photoelectric conversion device of the 26th embodiment is in a biased state for carrier multiplication. It is an energy empire.

第31図(a)では、3301が禁制帯幅Eg4′のn
型a−3i+−、Cy:8層であることと、3303が
禁制帯幅Eg5 ′のn型a−3L + −yCy :
8層であること以外は、第30図(a)と同じであり、
a−3i+−xGex:H〜a−Sit−yCy:H組
成変化層3311.3312.3313の3層からなる
増倍領域3302の最小禁制帯幅がEg2、最大禁制帯
幅がEg3、a−Sit−yCy:8層3304の禁制
帯幅がEgl、p型a−3i+−、C,:8層3305
の禁制帯幅がEgOであることを示している。
In FIG. 31(a), 3301 is n of the forbidden band width Eg4'
Type a-3i+-, Cy: 8 layers, and 3303 is n-type a-3L + -yCy with forbidden band width Eg5':
It is the same as FIG. 30(a) except that there are 8 layers,
The minimum forbidden band width of the multiplication region 3302 consisting of three layers of a-3i+-xGex:H to a-Sit-yCy:H composition change layers 3311.3312.3313 is Eg2, the maximum forbidden band width is Eg3, and a-Sit. -yCy: Forbidden band width of 8 layers 3304 is Egl, p-type a-3i+-, C,: 8 layers 3305
This shows that the forbidden band width of is EgO.

本装置の増倍率はIOVのバイアス印加時に約10倍以
上あった・ また、波長400nm以下の紫外部光に対して波長を変
化させても増倍率の変化はなかった。
The multiplication factor of this device was approximately 10 times or more when IOV bias was applied. Also, there was no change in the multiplication factor even when the wavelength was changed for ultraviolet light with a wavelength of 400 nm or less.

さらに暗時のリーク電流はIOVのバイアス印加時に約
0.1nA/cm2以下と低かった。
Furthermore, the leakage current in the dark was as low as about 0.1 nA/cm 2 or less when IOV bias was applied.

さらにまた光応答速度は増倍層3302のないpin型
光電変換装置と同等であり、高速であった。
Furthermore, the optical response speed was the same as that of a pin type photoelectric conversion device without the multiplication layer 3302, and was fast.

(実施例27) 本実施例は、実施例3と同様に、第25実施例に示した
光電変換装置を、本発明者らが既に特開昭63−278
269号公報に提案した走査回路、読出し回路上に積層
したものである。
(Example 27) Similar to Example 3, in this example, the photoelectric conversion device shown in the 25th example was already developed by the present inventors in Japanese Patent Application Laid-Open No. 63-278.
This is a layered structure on the scanning circuit and readout circuit proposed in Japanese Patent No. 269.

なお、光電変換装置の構成は、第5図(a)の光電変換
装置において、光吸収層たるa−3i:8層714を光
吸収層たるa−3i +□C,:H層としたことと、p
型a−3i :H層715を光吸収層たるp型a−3i
+−、C,:8層としたことと、光吸収層と増倍層との
間にn4電型層(第22図中のCr電極2414をn導
電型層たるa−3i +□Gex:Hに置き換えたもの
と同じ)を設けたことを除いて同じであり、その動作に
ついても第5図(a)の光電変換装置と同様なので説明
を省略する。
The structure of the photoelectric conversion device is that in the photoelectric conversion device of FIG. 5(a), the a-3i:8 layer 714 serving as the light absorption layer is replaced with the a-3i +□C,:H layer serving as the light absorption layer. and p
Type a-3i: P type a-3i in which the H layer 715 is a light absorption layer
+-, C,: 8 layers, and an n4 conductivity type layer (the Cr electrode 2414 in FIG. 22 is an n conductivity type layer) between the light absorption layer and the multiplication layer.+□Gex: The photoelectric conversion device is the same as the one shown in FIG.

なお、以上説明した実施例では、本発明者等の発明によ
る回路例を示したが、−数的光電変換装置でも構わない
ことは実施例3と同様である。
In the embodiment described above, an example of the circuit according to the invention of the present inventors was shown, but as in the third embodiment, a -numerical photoelectric conversion device may also be used.

(実施例28) 本実施例は、Eglなる禁制帯幅を有し光を吸収する光
吸収層と、Eg5なる禁制帯幅のn導電型層と、光を吸
収して生じたキャリアを増倍する最小禁制帯幅Eg2、
最大禁制帯幅Eg3なる禁制帯幅が連続的に変化したス
テップバック構造を有する層を一層或いは複数層積層し
てなる増倍層とを順次積層してなる層を、電荷注入阻止
層間に挟持するとともに、前記光吸収層の禁制帯幅Eg
1が、光吸収層上の積層された一方の電荷注入阻止層側
より連続的に大きくなるように変化し、前記n導電型層
と近接した光吸収層の禁制帯幅Eg1がn導電型層の禁
制帯幅Eg5以上であるようにしたものである。
(Example 28) In this example, a light absorption layer having a forbidden band width Egl and absorbing light, an n conductivity type layer having a forbidden band width Eg5, and multiplying carriers generated by absorbing light. The minimum forbidden band width Eg2,
A multiplication layer formed by laminating one or more layers having a step-back structure in which the maximum forbidden band width Eg3 continuously changes, and a layer formed by sequentially laminating layers are sandwiched between charge injection blocking layers. In addition, the forbidden band width Eg of the light absorption layer
1 changes so that it becomes larger continuously from the side of one of the charge injection blocking layers laminated on the light absorption layer, and the forbidden band width Eg1 of the light absorption layer adjacent to the n conductivity type layer is an n conductivity type layer. The forbidden band width Eg5 or more is set.

本実施例では、光吸収層と、n導電型層と、増倍層とを
順次積層してなる層を、電荷注入阻止層間に挟持するよ
うに構成することで、光吸収層と増倍層間においたn導
電型層に逆バイアス層としての働きを持たせて、光吸収
層で生じたキャリアを円滑に輸送し、更に前記光吸収層
の禁制帯幅Eglが、光吸収層上の積層された一方の電
荷注入阻止層側より連続的に大きくなるように変化し、
前記n導電型層と近接した光吸収層の禁制帯幅Eglが
n導電型層の禁制帯幅Eg5以上であるようにすること
により、光吸収層、増倍層のバンド不整合及びそれによ
り生ずる種々の問題が解消され、界面準位の生成等によ
る光吸収層にてキャリアの走行性に対する障害等がら生
ずる高速応答性の低下を防止することができ、増倍層を
持たないホトダイオードと同様の高速応答性が得られる
と同時に、光吸収層の禁制帯幅Eglを特に可視部光か
ら紫外部光に対応する禁制帯幅にすることで、可視部光
から紫外部光に高感度をもたせることができる。
In this example, a layer formed by sequentially laminating a light absorption layer, an n-conductivity type layer, and a multiplication layer is sandwiched between charge injection blocking layers, so that the light absorption layer and the multiplication layer are sandwiched between the charge injection blocking layer. The n-conductivity type layer formed on the light absorbing layer functions as a reverse bias layer to smoothly transport carriers generated in the light absorbing layer, and furthermore, the forbidden band width Egl of the light absorbing layer is adjusted to It changes so that it becomes larger continuously from the charge injection blocking layer side,
By setting the forbidden band width Egl of the light absorption layer adjacent to the n-conductivity type layer to be equal to or larger than the forbidden band width Eg5 of the n-conductivity type layer, band mismatch between the light absorption layer and the multiplication layer and the resulting band mismatch can be avoided. Various problems have been solved, and it is possible to prevent a decrease in high-speed response caused by obstacles to carrier mobility in the light absorption layer due to the generation of interface states, etc. At the same time as high-speed responsiveness is obtained, high sensitivity from visible light to ultraviolet light can be achieved by making the forbidden band width Egl of the light absorption layer particularly compatible with visible light to ultraviolet light. I can do it.

また、本実施例ではn導電型層の禁制帯幅Eg5が狭い
禁制帯幅のときは、増倍層への光の入射が低減されるの
で、増倍層への光入射による増倍率の変動を低減するこ
とができる。
Furthermore, in this embodiment, when the forbidden band width Eg5 of the n-conductivity type layer is narrow, the incidence of light into the multiplication layer is reduced, so that the variation in the multiplication factor due to the light incidence on the multiplication layer is reduced. can be reduced.

また、本実施例ではステップバック構造の層数を選択す
ることで、増幅率が2以上得られ、且つ低雑音とするこ
とができる。
Further, in this embodiment, by selecting the number of layers of the step-back structure, an amplification factor of 2 or more can be obtained and low noise can be achieved.

また、本実施例の光電変換装置の光吸収層、n導電型層
、増倍層、電荷注入阻止層等の構成要素を少なくともS
i原子を含む単結晶から構成すれば、禁制帯幅の容易な
制御性及び低温積層が可能となり、積層により生ずる種
々の問題を解消することができる。
Further, the components such as the light absorption layer, the n-conductivity type layer, the multiplication layer, and the charge injection blocking layer of the photoelectric conversion device of this example are at least S
If it is made of a single crystal containing i atoms, it becomes possible to easily control the forbidden band width and perform low-temperature stacking, thereby solving various problems caused by stacking.

以下、第32図及び第33図(a) 、 (b)を用い
て本発明の第28実施例について説明する。
Hereinafter, a twenty-eighth embodiment of the present invention will be described using FIG. 32 and FIGS. 33(a) and (b).

なお、本実施例は、光吸収層と、n導電型層と、増倍層
とを順次積層してなる層を、電荷注入阻止層間に挟持し
、前記光吸収層の禁制帯幅Eg1が、光吸収層上の積層
された一方の電荷注入阻止層側より連続的に大きくなる
ように変化し、前記n導電型層と近接した光吸収層の禁
制帯幅Eg1がn導電型層の禁制帯幅Eg5以上である
ようにすることを除き実施例1と同様であって説明が重
複するため、説明の一部については省略している。
In this example, a layer formed by sequentially laminating a light absorption layer, an n-conductivity type layer, and a multiplication layer is sandwiched between charge injection blocking layers, and the forbidden band width Eg1 of the light absorption layer is as follows. The forbidden band width Eg1 of the light absorption layer adjacent to the n-conductivity type layer changes so that it becomes larger continuously from the side of one of the charge injection blocking layers laminated on the light-absorption layer, and the forbidden band of the n-conductivity type layer It is the same as in Example 1 except that the width is Eg5 or more, and since the description will be repeated, some of the description will be omitted.

第32図は、本発明の光電変換装置の第28実施例を示
す概略的縦断面構造図である。
FIG. 32 is a schematic vertical cross-sectional structural diagram showing a twenty-eighth embodiment of the photoelectric conversion device of the present invention.

第32図において、3401はCr電極、3402は正
孔注入を阻止するための厚さ約500人のn型a−3x
+−++Gex:Hからなる電荷注入阻止層、3403
はキャリア増倍を行うためのa−3i + −xGex
 :H〜a−Sit□Cつ:Hの組成を変化させた増倍
領域、3404は増倍領域に光が侵入するのを防ぎ且つ
光吸収層の内部電界を強めキャリアの走行をよくするた
めのn型a−Sz+−xGex:8層、3405は光を
吸収しキャリアを発生させるための厚さ約2μmのa−
3i:H−a−3it−yC,:Hの組成を変化させた
光吸収層、3406は電子注入を阻止するための厚さ約
100人のp型a−3i :Hからなる電荷注入阻止層
、3407は酸化インジウムを主体とした透明電極であ
る。
In Fig. 32, 3401 is a Cr electrode, 3402 is an n-type a-3x with a thickness of approximately 500 mm to prevent hole injection.
+-++Gex: Charge injection blocking layer made of H, 3403
is a-3i + -xGex for carrier multiplication
:H~a-Sit□C: A multiplication region in which the composition of H is changed, 3404 is in order to prevent light from entering the multiplication region and strengthen the internal electric field of the light absorption layer to improve the movement of carriers. n-type a-Sz+-xGex: 8 layers, 3405 is an a-Sz+-xGex with a thickness of about 2 μm to absorb light and generate carriers.
3i:H-a-3it-yC, :H light absorption layer with a changed composition; 3406 is a charge injection blocking layer made of p-type a-3i:H with a thickness of approximately 100 nm for blocking electron injection; , 3407 are transparent electrodes mainly made of indium oxide.

Cr電極3401及び透明電極3407はEB蒸着で作
成し、電荷注入阻止層3402.増倍領域3403、n
型a−3i+−++Gex:H層3404.光吸収層3
405および電荷注入阻止層3406の非晶質層はプラ
ズマCVD法で作成した。非晶質層作成の際の原料ガス
は、電荷注入阻止層3402及びn型a−3i + −
xGex :8層3404がSiH4,GeH4,PH
a。
A Cr electrode 3401 and a transparent electrode 3407 are created by EB evaporation, and a charge injection blocking layer 3402. Multiplication region 3403, n
Type a-3i+-++Gex: H layer 3404. Light absorption layer 3
The amorphous layers 405 and charge injection blocking layer 3406 were formed by plasma CVD. The raw material gas for forming the amorphous layer is the charge injection blocking layer 3402 and the n-type a-3i + −
xGex: 8 layers 3404 are SiH4, GeH4, PH
a.

H2、増倍領域3403がSiH+、 GeH4,CH
+、H2,光吸収層3405がSiH4,CH4,H2
,電荷注入阻止層3406がSiH4,BJs、 H2
を用いた。
H2, multiplication region 3403 is SiH+, GeH4, CH
+, H2, light absorption layer 3405 is SiH4, CH4, H2
, the charge injection blocking layer 3406 is SiH4, BJs, H2
was used.

増倍領域3403は原料ガスのうちCH4とGeH4の
ガス流量を連続的に変化させた厚さ200人の組成変化
層3411,3412.3413の3つの層から成って
いる。n型a−3i+ −xGex :8層3404の
PH,のガス流量は電荷注入阻止層3402よりもやや
少なくしている。光吸収層3405は原料ガス、のうち
CH4のガス流量を連続的に変化させて形成している。
The multiplication region 3403 consists of three layers 3411, 3412, and 3413 with a thickness of 200 layers in which the gas flow rates of CH4 and GeH4 among the source gases are continuously changed. The gas flow rate of the n-type a-3i+ -xGex:8 layer 3404 is slightly lower than that of the charge injection blocking layer 3402. The light absorption layer 3405 is formed by continuously changing the flow rate of CH4 among the source gases.

第32図に示した第28実施例の光電変換装置のエネル
ギバンド構造は、理想的には第33図(a) 、 (b
)に示すようなものであることが怨定される。
The energy band structure of the photoelectric conversion device of the 28th embodiment shown in FIG. 32 is ideally as shown in FIGS. 33(a) and (b).
) is condemned.

第33図(a)は第28実施例の光電変換装置が無バイ
アス状態にあるときのエネルギ帝国、第33図(b)は
キャリア増倍動作を行うためにバイアスを印加した状態
にあるときのエネルギ帝国である。
FIG. 33(a) shows the energy consumption when the photoelectric conversion device of the 28th embodiment is in a non-biased state, and FIG. 33(b) shows the energy consumption when the photoelectric conversion device of the 28th embodiment is in a biased state for carrier multiplication. It is an energy empire.

第33図(a) (b)は、n型a−3it−、Ge、
:8層3501の禁制帯幅がEg4、a−3i+−xG
em:H−a−3i+−yCy:H組成変化層3511
,3512.3513の3つの層からなる増倍領域35
o2の最小禁制帯幅がEg2、増倍領域3502の最大
禁制帯幅がEg3、n型a−3i +−xGeX:H層
3503の禁制帯幅がEg5、a−3i:H〜a−3i
+−yCy:H組成変化層3504の最小禁制帯幅がE
gl、p型a−3i:H層3505の禁制帯幅がEgo
であることを示している。
Figures 33(a) and 33(b) show n-type a-3it-, Ge,
:The forbidden band width of 8 layers 3501 is Eg4, a-3i+-xG
em:H-a-3i+-yCy:H composition change layer 3511
, 3512, 3513 multiplication region 35 consisting of three layers.
The minimum forbidden band width of o2 is Eg2, the maximum forbidden band width of the multiplication region 3502 is Eg3, the forbidden band width of the n-type a-3i +-xGeX:H layer 3503 is Eg5, a-3i:H~a-3i
+-yCy:H The minimum forbidden band width of the composition change layer 3504 is E
gl, p-type a-3i: The forbidden band width of the H layer 3505 is Ego
It shows that.

また、第33図(a)において、伝導帯端、価電子帯端
ともにエネルギの不連続点があるが、バイアス電圧が印
加された状態では、第33図(b)を見てもわかるよう
にキャリアの走行する方向にエネルギ不連続による障壁
がほとんどなく、キャリアの走行性を阻害していない。
Also, in Figure 33(a), there are energy discontinuities at both the conduction band edge and the valence band edge, but when a bias voltage is applied, as can be seen in Figure 33(b), There are almost no barriers due to energy discontinuity in the direction in which the carrier travels, and the carrier's travel performance is not hindered.

ここで作成した組成変化層3511.35123513
のうちの最大禁制帯幅Eg3を与える層はC組成比yが
約0.4のa−3i+−yCy ”であり、Eg3は約
2.3eVであった。a−3i:H〜a−3L+−yC
y:H組成変化層3504の最大禁制帯幅を与える層も
a−3i+−、C,:Hであった。
Composition change layer 3511.35123513 created here
The layer giving the maximum forbidden band width Eg3 was a-3i+-yCy'' with a C composition ratio y of about 0.4, and Eg3 was about 2.3 eV.a-3i:H~a-3L+ -yC
The layer giving the maximum forbidden band width of the y:H composition change layer 3504 was also a-3i+-, C,:H.

また、a−3x+−xGex : H層3501及び3
503のGe組成比Xは約0.6であり、禁制帯幅Eg
4は約1.3eVであった。組成変化層3511,35
12.3513のうちの最小禁制帯幅Eg2を与える層
もa−St+−xGex : H層であり、Eg2も約
1.3eVであった。a−Si+H〜a−3it−yC
y:H組成変化層3504の最小禁制帯幅Eglを与え
る層はa−5L :Hであり、Eglは約1.8eVで
あった。p型a−3i:H層3505の禁制帯幅Ego
も約1.8であった。
Also, a-3x+-xGex: H layers 3501 and 3
The Ge composition ratio X of 503 is approximately 0.6, and the forbidden band width Eg
4 was approximately 1.3 eV. Composition change layers 3511, 35
The layer giving the minimum forbidden band width Eg2 of 12.3513 was also the a-St+-xGex:H layer, and Eg2 was also about 1.3 eV. a-Si+H~a-3it-yC
The layer giving the minimum forbidden band width Egl of the y:H composition change layer 3504 was a-5L:H, and Egl was about 1.8 eV. P-type a-3i: Forbidden band width Ego of H layer 3505
was also about 1.8.

さらに光吸収層3504の光吸収係数は波長700 n
mの光に対して約6 X 103cm−’ 、波長35
0nmの光に対して約3 X 10 ’cm−’以上で
あり、可視部光から紫外部光の吸収が十分に行えている
Furthermore, the light absorption coefficient of the light absorption layer 3504 is at a wavelength of 700 nm.
About 6 x 103 cm-' for light of m, wavelength 35
This is about 3 x 10 'cm-' or more for light of 0 nm, and absorption of visible light to ultraviolet light is sufficient.

本装置の増倍率はlOVのバイアス印加時に約10倍以
上あった。
The multiplication factor of this device was approximately 10 times or more when a bias of 1OV was applied.

また、波長700nm以下の可視部から紫外部の光に対
して、波長を変化させても増倍率の変化はなかった。
Furthermore, there was no change in the multiplication factor even when the wavelength was changed from the visible region to the ultraviolet region with a wavelength of 700 nm or less.

さらに暗時のリーク電流は10■のバイアス印加時に約
1 nA/cm”以下と低かった。
Furthermore, the leakage current in the dark was as low as about 1 nA/cm'' or less when a bias of 10 μm was applied.

さらにまた光応答速度は増倍層3502のないpin型
光電変換装置と同等であり、高速であった。
Furthermore, the optical response speed was the same as that of a pin type photoelectric conversion device without the multiplication layer 3502, and was fast.

しい。Yes.

また、本実施例では光吸収層の厚さは約2μmとしたが
、入射光が光吸収層を通過して増倍層まで達しない厚さ
があればよい。この厚さは光吸収係数により決められる
Further, in this embodiment, the thickness of the light absorption layer is approximately 2 μm, but it is sufficient that the thickness is such that the incident light does not pass through the light absorption layer and reach the multiplication layer. This thickness is determined by the light absorption coefficient.

光吸収層の禁制帯幅Eg2はここでは約1.8〜2.3
eVであるが、C組成比を変化させてEg2を制御し、
所望の分光感度特性が得られるようにすることもできる
The forbidden band width Eg2 of the light absorption layer is approximately 1.8 to 2.3 here.
eV, but Eg2 is controlled by changing the C composition ratio,
It is also possible to obtain desired spectral sensitivity characteristics.

(実施例29) 以下、第34図を用いて本発明の第29実施例について
説明する。
(Embodiment 29) Hereinafter, a 29th embodiment of the present invention will be described using FIG. 34.

第34図(a)(b)は本発明の第29実施例の理想的
に想定されるエネルギバンド構造図である。
FIGS. 34(a) and 34(b) are ideally assumed energy band structure diagrams of the 29th embodiment of the present invention.

第34図(a)は第29実施例の光電変換装置が無バイ
アス状態にあるときのエネルギ帯同、第34図(b)は
キャリア増倍動作を行うためにバイアスを印加した状態
にあるときのエネルギ帯同である。
FIG. 34(a) shows the energy band when the photoelectric conversion device of the 29th embodiment is in an unbiased state, and FIG. 34(b) shows the energy band when the photoelectric conversion device of the 29th embodiment is in a biased state to perform a carrier multiplication operation. The energy band is the same.

第34図(a)では、3601が禁制帯幅Eg4′のn
型a−Si+−yCy:H層であることと、光吸収層3
604のa−3i :H組成の領域が第33図よりも広
いことと、3603が禁制帯幅Eg5 ’のn型a−3
i+□C,:H層であること以外は、第33図(a) 
と同じであり、 a−Sx+−xGex:H”””a−
3l+−yCy:H組成変化層3611,3612.3
613の3層からなる増倍領域3602の最小禁制帯幅
がEg2、最大禁制帯幅がEg3、a−Si:H〜a−
3it−ycy:H層3604の最小禁制帯幅がEgl
、p型a−3i :H層3605の禁制帯幅がEg。
In FIG. 34(a), 3601 is n of the forbidden band width Eg4'
Type a-Si+-yCy:H layer and light absorption layer 3
604 a-3i: The H composition region is wider than that in FIG. 33, and 3603 is an n-type a-3 with a forbidden band width Eg5'.
Figure 33(a) except that it is an i+□C,:H layer.
is the same as a−Sx+−xGex:H”””a−
3l+-yCy:H composition change layer 3611, 3612.3
The minimum forbidden band width of the multiplication region 3602 consisting of three layers of 613 is Eg2, the maximum forbidden band width is Eg3, a-Si:H~a-
3it-ycy: The minimum forbidden band width of the H layer 3604 is Egl
, p-type a-3i: The forbidden band width of the H layer 3605 is Eg.

であることを示している。It shows that.

本装置の増倍率は10Vのバイアス印加時に約10倍以
上あった。
The multiplication factor of this device was about 10 times or more when a bias of 10V was applied.

また、波長700nm以下の可視部から紫外部の光に対
して波長を変化させても増倍率の変化はなかった。
Furthermore, even when the wavelength was changed from the visible wavelength region of 700 nm or less to the ultraviolet wavelength region, there was no change in the multiplication factor.

さらに暗時のリーク電流は10Vのバイアス印加時に約
1 nA/am”以下と低かった。
Furthermore, the leakage current in the dark was as low as about 1 nA/am'' or less when a bias of 10 V was applied.

さらにまた光応答速度は増倍層36o2のないpin型
光電変換装置と同等であり、高速であった。
Furthermore, the optical response speed was the same as that of a pin type photoelectric conversion device without the multiplication layer 36o2, and was fast.

(実施例30) 本実施例は、実施例3と同様に実施例28に示した光電
変換装置を、本発明者らが既に特開昭63−27826
9号公報に提案した走査回路、読出し回路上に積層した
ものである。
(Example 30) In this example, similar to Example 3, the photoelectric conversion device shown in Example 28 was already developed by the present inventors in Japanese Patent Application Laid-Open No. 63-27826.
It is laminated on the scanning circuit and readout circuit proposed in Publication No. 9.

なお、光電変換装置の構成は、第5図(a)の光電変換
装置において、光吸収層たるa−3i:H層714を光
吸収層たるa−3i:H〜a−3i+−yCy:H層と
したことと、光吸収層と増倍層との間にn導電型層(第
22図中のCr電極2414をn導電型層たるa−3i
+−xGex:Hに置き換えたものと同じ)を設けたこ
とを除いて同じであり、その動作についても第5図(a
)の光電変換装置と同様なので説明を省略する。
Note that the structure of the photoelectric conversion device is that in the photoelectric conversion device of FIG. layer, and between the light absorption layer and the multiplication layer is an n-conductivity type layer (the Cr electrode 2414 in FIG.
+-xGex: Same as the one replaced with H) is provided, and its operation is also shown in Figure 5 (a
) is the same as the photoelectric conversion device, so the explanation will be omitted.

なお、以上説明した実施例では、本発明者等の発明によ
る回路例を示したが、−船釣光電変換装置でも構わない
ことは実施例3と同様である。
In addition, in the embodiment described above, an example of the circuit according to the invention of the present inventors has been shown, but as in the third embodiment, a photoelectric conversion device for boat fishing may also be used.

(実施例31) 本実施例は、Eglなる禁制帯幅を有し光を吸収する光
吸収層と、Eg5なる禁制帯幅のn導電型層と、光を吸
収して生じたキャリアを増倍する最小禁制帯幅Eg2、
最大禁制帯幅Eg3なる禁制帯幅が連続的に変化したス
テップバック構造を有する層を一層或いは複数層積層し
てなる増倍層とを順次積層してなる層を、電荷注入阻止
層間に挟持するようにするとともに、前記光吸収層の禁
制帯幅Eglが、光吸収層上に積層された一方の電荷注
入阻止層側より連続的に小さくなるように変化し、前記
n導電型層と近接した光吸収層の禁制帯幅Eglが、n
導電型層の禁制帯幅Eg5と略等しくしたものである。
(Example 31) In this example, a light absorption layer having a forbidden band width Egl and absorbing light, an n conductivity type layer having a forbidden band width Eg5, and multiplying carriers generated by absorbing light. The minimum forbidden band width Eg2,
A multiplication layer formed by laminating one or more layers having a step-back structure in which the maximum forbidden band width Eg3 continuously changes, and a layer formed by sequentially laminating layers are sandwiched between charge injection blocking layers. At the same time, the forbidden band width Egl of the light absorption layer changes so as to become smaller continuously from the side of one charge injection blocking layer laminated on the light absorption layer, and The forbidden band width Egl of the light absorption layer is n
This is made approximately equal to the forbidden band width Eg5 of the conductivity type layer.

本実施例では、光吸収層と、n導電型層と、増倍層とを
順次積層してなる層を、電荷注入阻止層間に挟持するよ
うに構成することで、光吸収層と増倍層間においたn導
電型層に逆バイアス層としての働きを持たせて、光吸収
層で生じたキャリアを円滑に輸送し、更に前記光吸収層
の禁制帯幅Eglが光吸収層上に積層された一方の電荷
注入阻止層側より連続的に小さくなるように変化し、前
記n導電型層と近接した光吸収層の禁制帯幅Eglが、
n導電型層の禁制帯幅Eg5と略等しくなるように構成
することにより、光吸収層、増倍層のバンド不整合及び
それにより生ずる種々の問題が解消され、界面準位の生
成等による光吸収層にてキャリアの走行性に対する障害
等から生ずる高速応答性の低下を防止することができ、
増倍層を持たないホトダイオードと同様の高速応答性が
得られると同時に、光吸収層の禁制帯幅Eglを特に赤
外部光から紫外部光に対応する禁制帯幅にすることで、
赤外部光から紫外部光に高感度をもたせることができる
In this example, a layer formed by sequentially laminating a light absorption layer, an n-conductivity type layer, and a multiplication layer is sandwiched between charge injection blocking layers, so that the light absorption layer and the multiplication layer are sandwiched between the charge injection blocking layer. The n-conductivity type layer in the layer is given the function of a reverse bias layer to smoothly transport carriers generated in the light absorption layer, and furthermore, the forbidden band width Egl of the light absorption layer is laminated on the light absorption layer. The forbidden band width Egl of the light absorption layer adjacent to the n conductivity type layer changes so as to become smaller continuously from the charge injection blocking layer side,
By configuring the bandgap Eg5 to be approximately equal to the forbidden band width Eg5 of the n-conductivity type layer, band mismatch between the light absorption layer and the multiplication layer and various problems caused by it are eliminated, and light The absorption layer can prevent a decrease in high-speed response caused by obstacles to carrier running properties, etc.
A high-speed response similar to that of a photodiode without a multiplication layer can be obtained, and at the same time, the forbidden band width Egl of the light absorption layer is set to a band gap corresponding to infrared light to ultraviolet light.
High sensitivity can be achieved from infrared light to ultraviolet light.

また、本実施例では、n導電型層の禁制帯幅Eg5が狭
い禁制帯幅のときは、増倍層への光の入射が低減される
ので増倍率の変動を低減することができる。
Further, in this embodiment, when the forbidden band width Eg5 of the n-conductivity type layer is a narrow forbidden band width, the incidence of light into the multiplication layer is reduced, so that fluctuations in the multiplication factor can be reduced.

また、本実施例ではステップバック構造の暦数を選択す
ることで、増幅率が2以上得られ、且つ低雑音とするこ
とができる。
Further, in this embodiment, by selecting the number of calendars with a step-back structure, an amplification factor of 2 or more can be obtained and low noise can be achieved.

また、本実施例の光電変換装置の光吸収層、n導電型層
、増倍層、電荷注入阻止層等の構成要素を少なくともS
i原子を含む単結晶から構成すれば、禁制帯幅の容易な
制御性及び低温積層が可能となり、積層により生ずる種
々の問題を解消することができる。
Further, the components such as the light absorption layer, the n-conductivity type layer, the multiplication layer, and the charge injection blocking layer of the photoelectric conversion device of this example are at least S
If it is made of a single crystal containing i atoms, it becomes possible to easily control the forbidden band width and perform low-temperature stacking, thereby solving various problems caused by stacking.

以下、第35図及び第36図(a) 、 (b)を用い
て本発明の第31実施例について説明する。
Hereinafter, a 31st embodiment of the present invention will be described using FIG. 35 and FIGS. 36(a) and (b).

なお、本実施例は、光吸収層と、n導電型層と、増倍層
とを順次積層してなる層を、電荷注入阻止層間に挟持す
るように構成し、前記光吸収層の禁制帯幅Eglが光吸
収層上に積層された一方の電荷注入阻止層側より連続的
に小さくなるように変化し、前記n導電型層と近接した
光吸収層の禁制帯幅Eglが、n導電型層の禁制帯幅E
g5と略等しくなるように構成することを除き、実施例
1と同様であって説明が重複するため、説明の一部につ
いては省略している。
In this example, a layer formed by sequentially laminating a light absorption layer, an n-conductivity type layer, and a multiplication layer is sandwiched between charge injection blocking layers, and the forbidden band of the light absorption layer is The width Egl changes continuously from the side of one charge injection blocking layer laminated on the light absorption layer, and the forbidden band width Egl of the light absorption layer adjacent to the n conductivity type layer is of the n conductivity type. Layer forbidden band width E
This is the same as in Example 1 except that it is configured to be approximately equal to g5, and since the description will be redundant, some of the description will be omitted.

第35図は、本発明の光電変換装置の第31実施例を示
す概略的縦断面構造図である。
FIG. 35 is a schematic vertical cross-sectional structural diagram showing a 31st embodiment of the photoelectric conversion device of the present invention.

第35図において、3701はCr電極、3702は正
孔注入を阻止するための厚さ約500人のn型a−3i
、−xGex:Hからなる電荷注入阻止層、3703は
キャリア増倍を行うためのa−sL□Gex:H〜a−
3i+□Cy:Hの組成を変化させた増倍領域、370
4は増倍領域に光が侵入するのを防ぎ且つ光吸収層の内
部電界を強めキャリアの走行をよくするためのn型a−
3i I−xGex :1層、3705は光を吸収しキ
ャリアを発生させるための厚さ約1μmのa−5i:H
−a−3i+−、Ge:Hの組成を変化させた光吸収層
、3706は電子注入を阻止するための厚さ約100人
のp型a−3i :Hからなる電荷注入阻止層、370
7は酸化インジウムを主体とした透明電極である。
In FIG. 35, 3701 is a Cr electrode, 3702 is an n-type a-3i with a thickness of approximately 500 mm to prevent hole injection.
, -xGex:H, and 3703 is a-sL□Gex:H~a- for carrier multiplication.
3i+□Cy: Multiplication region with changed H composition, 370
4 is an n type a-
3i I-xGex: 1 layer, 3705 is a-5i:H with a thickness of about 1 μm to absorb light and generate carriers.
-a-3i+-, a light absorption layer with a changed composition of Ge:H, 3706 is a charge injection blocking layer made of p-type a-3i:H with a thickness of approximately 100 nm for blocking electron injection, 370
7 is a transparent electrode mainly made of indium oxide.

Cr電極3701及び透明電極3707はEB蒸着で作
成し、電荷注入阻止層3702.増倍領域3703、n
型a−3t + −xGex :8層3704.光吸収
層3705および電荷注入阻止層3706の非晶質層は
プラズマCVD法で作成した。非晶質層作成の際の原料
ガスは、電荷注入阻止層3702及びn型a−Si+−
xGex:8層3704がSiH4,GeH+、 PH
s。
A Cr electrode 3701 and a transparent electrode 3707 are created by EB evaporation, and a charge injection blocking layer 3702. Multiplication region 3703, n
Type a-3t + -xGex: 8 layers 3704. The amorphous layers of the light absorption layer 3705 and the charge injection blocking layer 3706 were formed by plasma CVD. The source gas for forming the amorphous layer is the charge injection blocking layer 3702 and the n-type a-Si+-
xGex: 8 layers 3704 are SiH4, GeH+, PH
s.

H2、増倍領域3703がSiH4,Ge1−14.C
H4,H2,光吸収層3705がSiH4,GeH4,
Ha、電荷注入阻止層3706がsiL、LHs、Lを
用いた。
H2, multiplication region 3703 is SiH4, Ge1-14. C
H4, H2, the light absorption layer 3705 is SiH4, GeH4,
Ha, siL, LHs, and L were used for the charge injection blocking layer 3706.

増倍領域3703は原料ガスのうちCH4とGeHaの
ガス流量を連続的に変化させた厚さ200人の組成変化
層3711,3712.3713の3つの層から成って
いる。n型a−3i+−xGex:8層3704のPH
,のガス流量は電荷注入阻止層3702よりもやや少な
くしている。光吸収層3705は原料ガスのうちGeH
4のガス流量を連続的に変化させて形成している。
The multiplication region 3703 consists of three layers 3711, 3712, and 3713 with a thickness of 200 layers in which the gas flow rates of CH4 and GeHa among the source gases are continuously changed. n-type a-3i+-xGex: PH of 8 layers 3704
, is made slightly smaller than that of the charge injection blocking layer 3702. The light absorption layer 3705 contains GeH among the raw material gases.
4 by continuously changing the gas flow rate.

第35図に示した第31実施例の光電変換装置のエネル
ギバンド構造は、理想的には第36図(a) 、 (b
)に示すようなものであることが想定される。
The energy band structure of the photoelectric conversion device of the 31st embodiment shown in FIG. 35 is ideally as shown in FIGS. 36(a) and (b).
).

第36図(a)は第31実施例の光電変換装置が無バイ
アス状態にあるときのエネルギ帝国、第36図(b)は
キャリア増倍動作を行うためにバイアスを印加した状態
にあるときのエネルギ帝国である。
FIG. 36(a) shows the energy consumption when the photoelectric conversion device of the 31st embodiment is in a non-biased state, and FIG. 36(b) shows the energy consumption when a bias is applied to perform carrier multiplication operation. It is an energy empire.

第36図(a)(b)は、n型a−St+−xGex:
8層3801の禁制帯幅がEg4、a−Si+−xGe
x:H〜a−3x + −yCy :H組成変化層38
11,3812.3813の3つの層からなる増倍領域
3802の最小禁制帯幅がEg2、増倍領域3802の
最大禁制帯幅がEg3、n型a−3i+−xGex:8
層3803の禁制帯幅がEg5、a−3t:H〜a−3
i1−、Gex:H層3804の最大禁制帯幅がEgl
、p型a−3i+H層38O5の禁制帯幅がEgOであ
ることを示している。
Figures 36(a) and 36(b) show n-type a-St+-xGex:
The forbidden band width of 8 layers 3801 is Eg4, a-Si+-xGe
x: H~a-3x + -yCy: H composition change layer 38
The minimum forbidden band width of the multiplication region 3802 consisting of three layers of 11, 3812, and 3813 is Eg2, the maximum forbidden band width of the multiplication region 3802 is Eg3, n-type a-3i+-xGex: 8
The forbidden band width of the layer 3803 is Eg5, a-3t: H ~ a-3
i1-, Gex: The maximum forbidden band width of the H layer 3804 is Egl
, indicating that the forbidden band width of the p-type a-3i+H layer 38O5 is EgO.

また、第36図(a)において、伝導帯端、価電子帯端
ともにエネルギの不連続点があるが、バイアス電圧が印
加された状態では、第36図(b)を見てもわかるよう
にキャリアの走行する方向にエネルギ不連続による障壁
がほとんどなく、キャリアの走行性を阻害していない。
Furthermore, in Fig. 36(a), there are energy discontinuities at both the conduction band edge and the valence band edge, but when a bias voltage is applied, as can be seen from Fig. 36(b), There are almost no barriers due to energy discontinuity in the direction in which the carrier travels, and the carrier's travel performance is not hindered.

ここで作成した組成変化Jl!3811.381238
13のうちの最大禁制帯幅Eg3を与える層はC組成比
yが約0,4のa−3it−yCy : Hであり、E
g3は約2.3eVであった。
Composition change Jl created here! 3811.381238
The layer giving the maximum forbidden band width Eg3 out of 13 is a-3it-yCy:H with a C composition ratio y of about 0.4, and E
g3 was approximately 2.3 eV.

また、a−Si+−xGex : 8層3801及び3
803のGe組成比Xは約0.6であり、禁制帯幅Eg
4は約1.3eVであった。組成変化層3811,38
12.3813のうちの最小禁制帯幅Eg2を与える層
もa−Si+−xGex : H層であり、Eg2も約
1.3e■であった。3804の層の最小禁制帯幅を与
える層もa−3i+、++Gex : Hであった。3
8o4の層の最大禁制帯幅Eglを与える層はa−3i
 : Hであり、Eglは約1.8 eVであった。3
805の層の禁制帯幅Egoも約1.8 eVであった
Also, a-Si+-xGex: 8 layers 3801 and 3
The Ge composition ratio X of 803 is approximately 0.6, and the forbidden band width Eg
4 was approximately 1.3 eV. Composition change layers 3811, 38
The layer giving the minimum forbidden band width Eg2 of 12.3813 was also an a-Si+-xGex:H layer, and Eg2 was also about 1.3e■. The layer giving the minimum forbidden band width of the 3804 layer was also a-3i+, ++Gex:H. 3
The layer that gives the maximum forbidden band width Egl of the 8o4 layer is a-3i
: H, and Egl was about 1.8 eV. 3
The forbidden band width Ego of the 805 layer was also about 1.8 eV.

さらに光吸収層3804の光吸収係数は波長400 n
mの光に対して約I X 10 ’cm−’以上、波長
11000nの光に対して約2 X 10 ’Cm−’
以上であり、赤外部光、可視部光、紫外部光の吸収が十
分に行えている。
Furthermore, the light absorption coefficient of the light absorption layer 3804 is at a wavelength of 400 nm.
About I x 10 'cm-' or more for light with a wavelength of m, and about 2 x 10 'cm-' for light with a wavelength of 11000 nm.
The above results indicate that infrared light, visible light, and ultraviolet light can be sufficiently absorbed.

本装置の増倍率は10Vのバイアス印加時に約10倍以
上あった。
The multiplication factor of this device was about 10 times or more when a bias of 10V was applied.

また、波長1000 nm以下の光に対して、波長を変
化させても増倍率の変化はなかった。
Furthermore, for light with a wavelength of 1000 nm or less, there was no change in the multiplication factor even if the wavelength was changed.

さらに暗時のリーク電流は10■のバイアス印加時に約
1 nA/cm”以下と低かった。
Furthermore, the leakage current in the dark was as low as about 1 nA/cm'' or less when a bias of 10 μm was applied.

さらにまた光応答速度は増倍層3802のないpin型
光電変換装置と同等であり、高速であった。
Furthermore, the optical response speed was the same as that of a pin type photoelectric conversion device without the multiplication layer 3802, and was fast.

本実施例では光吸収層の厚さは約1μmとしたが、入射
光が光吸収層を通過して増倍層まで達しない厚さがあれ
ばよい。この厚さは光吸収係数により決められる。
In this embodiment, the thickness of the light absorption layer is approximately 1 μm, but it is sufficient that the thickness is such that the incident light does not pass through the light absorption layer and reach the multiplication layer. This thickness is determined by the light absorption coefficient.

光吸収層の禁制帯幅Eg2はここでは約1.8〜1.3
eVであるが、Ge組成比を変化させてEg2を制御し
、所望の分光感度特性が得られるようにすることもでき
る。
The forbidden band width Eg2 of the light absorption layer is approximately 1.8 to 1.3 here.
eV, but it is also possible to control Eg2 by changing the Ge composition ratio to obtain desired spectral sensitivity characteristics.

(実施例32) 以下、第37図を用いて本発明の第32実施例について
説明する。
(Embodiment 32) Hereinafter, a 32nd embodiment of the present invention will be described using FIG. 37.

第37図(a) (b)は本発明の第32実施例の理想
的に想定されるエネルギバンド構造図である。
FIGS. 37(a) and 37(b) are ideally assumed energy band structure diagrams of the 32nd embodiment of the present invention.

第37図(a)は第32実施例の光電変換装置が無バイ
アス状態にあるときのエネルギ帯同、第37図(b)は
キャリア増倍動作を行うためにバイアスを印加した状態
にあるときのエネルギ帯同である。
FIG. 37(a) shows the energy band when the photoelectric conversion device of the 32nd embodiment is in an unbiased state, and FIG. 37(b) shows the energy band when the photoelectric conversion device of the 32nd embodiment is in a biased state to perform a carrier multiplication operation. The energy band is the same.

第37図(a)では、3901が禁制帯幅Eg4′のn
型a−5i r−yCy :8層であることと、光吸収
層3904のa−3i :H組成の領域が第36図より
も広いこと以外は、第36図(a)と同じであり、a−
Si+−xGex:H〜a−3it−yCy:H組成変
化層3911.3912.3913の3層からなる増倍
領域3902の最小禁制帯幅がEg2、最大禁制帯幅が
Eg3、n型a−3i + −xGex :8層390
3の禁制帯幅がEg5、a−3i:H〜a−3it−x
Ge、:H層3904(7)最大禁制層幅904l、p
型a−3i :8層3905の禁制帯幅がEgOである
ことを示している。
In FIG. 37(a), 3901 is n of the forbidden band width Eg4'.
It is the same as FIG. 36(a) except that it is a type a-5ir-yCy:8 layer and the a-3i:H composition region of the light absorption layer 3904 is wider than that in FIG. 36, a-
The minimum forbidden band width of the multiplication region 3902 consisting of three layers of Si+-xGex:H~a-3it-yCy:H composition change layers 3911, 3912, and 3913 is Eg2, the maximum forbidden band width is Eg3, and n-type a-3i. + -xGex: 8 layers 390
The forbidden band width of 3 is Eg5, a-3i:H~a-3it-x
Ge, :H layer 3904(7) Maximum forbidden layer width 904l,p
Type a-3i: This shows that the forbidden band width of the 8-layer 3905 is EgO.

本装置の増倍率はIOVのバイアス印加時に約10倍以
上あった。
The multiplication factor of this device was approximately 10 times or more when IOV bias was applied.

また、波長1000 nm以下の光に対して波長を変化
させても増倍率の変化はなかった。
Further, even when the wavelength was changed for light having a wavelength of 1000 nm or less, there was no change in the multiplication factor.

さらに暗時のリーク電流は10■のバイアス印加時に約
1 nA/cm”以下と低かった。
Furthermore, the leakage current in the dark was as low as about 1 nA/cm'' or less when a bias of 10 μm was applied.

さらにまた光応答速度は増倍層3902のないpin型
光電変換装置と同等であり、高速であった。
Furthermore, the optical response speed was the same as that of a pin type photoelectric conversion device without the multiplication layer 3902, and was fast.

(実施例33) 本実施例は、実施例3と同様に、実施例31に示した光
電変換装置を、本発明者らが既に特開昭63−2782
69号公報に提案した走査回路、読出し回路上に積層し
たものである。
(Example 33) Similar to Example 3, in this example, the photoelectric conversion device shown in Example 31 was already developed by the present inventors in Japanese Unexamined Patent Publication No. 63-2782.
This structure is stacked on the scanning circuit and readout circuit proposed in Japanese Patent No. 69.

なお、光電変換装置の構成は、第5図(a)の光電変換
装置において、光吸収層たるa−3i:8層714を光
吸収層たるa−3i:H〜a−3it−*Gex:H層
としたことと、光吸収層と増倍層との間にn導電型層(
第22図中のCr電極2414をn導電型層たるa−3
i+−++Gex:Hに置き換えたものと同じ)を設け
たことを除いて同じであり、その動作についても第5図
(a)の光電変換装置と同様なので説明を省略する。
Note that the configuration of the photoelectric conversion device is as follows: in the photoelectric conversion device of FIG. In addition to the H layer, an n-conductivity type layer (
The Cr electrode 2414 in FIG. 22 is an n-conductivity type layer a-3.
i+-++Gex: Same as the one replaced with H) is provided, and its operation is also the same as that of the photoelectric conversion device of FIG. 5(a), so a description thereof will be omitted.

なお、以上説明した実施例では、本発明者等の発明によ
る回路例を示したが、−船釣光電変換装置でも構わない
ことは実施例3と同様である。
In addition, in the embodiment described above, an example of the circuit according to the invention of the present inventors has been shown, but as in the third embodiment, a photoelectric conversion device for boat fishing may also be used.

(実施例34) 本実施例は、複数の光電変換部と、前記光電変換部より
発生した電気的信号を蓄積する蓄積手段、前記光電変換
部より発生した電気的信号を走査する。ための走査手段
、前記光電変換部より発生した電気的信号を読み出すた
めの読み出し手段の内、少なくと6−つの手段を有する
信号出力部とを有する光電変換装置において、 光を吸収する光吸収層と、光を吸収して生じたキャリア
を増倍する最小禁制帯幅Eg2、最大禁制帯幅Eg3な
る禁制帯幅が連続的に変化したステップバック構造を一
層或いは複数層積層してなる増倍層とを、光吸収層上に
積層した電荷注入阻止層と前記信号出力部を形成した電
荷注入阻止機能を持つ基体との間に挟持することで、前
記光電変換部を構成したものである。
(Embodiment 34) In this embodiment, a plurality of photoelectric conversion sections, a storage means for accumulating electrical signals generated from the photoelectric conversion sections, and an electrical signal generated from the photoelectric conversion sections are scanned. A photoelectric conversion device having a signal output section having at least six means among the reading means for reading out the electrical signals generated from the photoelectric conversion section; a light absorption layer that absorbs light; and a multiplication layer formed by laminating one or more layers of a step-back structure in which the forbidden band width, ie, the minimum forbidden band width Eg2 and the maximum forbidden band width Eg3, multiplies the carriers generated by absorbing light. The photoelectric conversion section is constructed by sandwiching the photoelectric conversion section between a charge injection blocking layer laminated on the light absorption layer and a base body having a charge injection blocking function on which the signal output section is formed.

本実施例では、光吸収層及び増倍層を、光吸収層上に積
層した電荷注入阻止層と前記信号出力部を形成した電荷
注入阻止機能を持つ基体との間に挟持することで光電変
換部を構成しているため、増倍層側の電荷注入阻止機能
を持つ基体は、予めバターニング形成された状態となり
、改めて反応性イオンエツチング等で素子間分離する必
要がなくなる。したがって、反応性イオンエツチング等
で生ずるプロセス上の問題が解決され、素子間分離に伴
う暗電流のリーク増加等を抑え、高速応答性に優れ、且
つ低雑音、高感度で、種々の波長光に対応できる大面積
化が容易な光電変換装置を提供することができる。
In this example, a light absorption layer and a multiplication layer are sandwiched between a charge injection blocking layer laminated on the light absorption layer and a substrate having a charge injection blocking function that forms the signal output section, so that photoelectric conversion is possible. Since the substrate having a charge injection blocking function on the multiplication layer side is in a state of being patterned in advance, there is no need to separate the elements by reactive ion etching or the like. Therefore, process problems caused by reactive ion etching, etc. are solved, and the increase in dark current leakage caused by isolation between elements is suppressed, and it has excellent high-speed response, low noise, and high sensitivity, and can be used for light of various wavelengths. It is possible to provide a photoelectric conversion device that can easily be made large in size.

以下、第38図及び第39図(a) 、 (b)を用い
て本発明の第34実施例について説明する。
Hereinafter, a 34th embodiment of the present invention will be described using FIG. 38 and FIGS. 39(a) and (b).

なお、本発明の光電変換装置の特徴部分は光電変換部に
あるので、ここでは光電変換部のみ説明し、光電変換装
置の全体構造及び動作については後述する。
Note that, since the characteristic part of the photoelectric conversion device of the present invention is in the photoelectric conversion section, only the photoelectric conversion section will be explained here, and the overall structure and operation of the photoelectric conversion device will be described later.

本実施例の光電変換部は、光吸収層及び増倍層を、光吸
収層上に積層した電荷注入阻止層と前記信号出力部を形
成した電荷注入阻止機能を持つ基体との間に挟持するこ
とを除き実施例1と同様であって説明が重複するため、
説明の一部については省略している。
In the photoelectric conversion section of this embodiment, a light absorption layer and a multiplication layer are sandwiched between a charge injection blocking layer laminated on the light absorption layer and a substrate having a charge injection blocking function that forms the signal output section. Except for this, it is the same as Example 1 and the explanation is duplicated, so
Some explanations are omitted.

第38図は、本発明の光電変換装置の第34実施例の光
電変換部を示す概略的縦断面構造図である。
FIG. 38 is a schematic vertical cross-sectional structural diagram showing a photoelectric conversion section of the 34th embodiment of the photoelectric conversion device of the present invention.

第38図において、4001はA℃電極、4002は電
子注入を阻止する機能を持つ基体となるn型C−3i基
板、4003はキャリア増倍を行うためのa−3i+−
xGex:H”””a−3ll−yCy :Hの組成を
変化させた増倍領域、4004は光を吸収しキャリアを
発生させるための厚さ約2μmのa−3i:11からな
る光吸収層、4005は電子注入を阻止するための厚さ
約100人のp型a−3i:Hからなる電荷注入阻止層
、4006は酸化インジウムを主体とした透明電極であ
る。
In FIG. 38, 4001 is an A°C electrode, 4002 is an n-type C-3i substrate that serves as a base with a function of blocking electron injection, and 4003 is an a-3i+- substrate for carrier multiplication.
xGex:H"""a-3ll-yCy: Multiplication region with a changed composition of H, 4004 is a light absorption layer made of a-3i:11 with a thickness of about 2 μm for absorbing light and generating carriers. , 4005 is a charge injection blocking layer made of p-type a-3i:H having a thickness of approximately 100 nm for blocking electron injection, and 4006 is a transparent electrode mainly made of indium oxide.

Cr電極4001及び透明電極4006はEB蒸着で作
成し、増倍領域4003.光吸収層4004および電荷
注入阻止層4005の非晶質層はプラズマCVD法で作
成した。非晶質層作成の際の原料ガスは、増倍領域40
03がSiH<、 GeH4゜CH4,H2、光吸収層
4004が5i)14.)+!、電荷注入阻止層400
5がSiH4,BJs、)1gを用いた。
The Cr electrode 4001 and the transparent electrode 4006 are created by EB evaporation, and the multiplication region 4003. The amorphous layers of the light absorption layer 4004 and the charge injection blocking layer 4005 were formed by plasma CVD. The raw material gas when creating the amorphous layer is in the multiplication region 40.
03 is SiH<, GeH4°CH4,H2, light absorption layer 4004 is 5i)14. )+! , charge injection blocking layer 400
5 is SiH4, BJs,) 1 g was used.

増倍領域4003は原料ガスのうちCH4とGeH4の
ガス流量を連続的に変化させた厚さ200人の組成変化
層4011,4012.4013の3つの層から成って
いる。
The multiplication region 4003 consists of three layers 4011, 4012, and 4013 with a thickness of 200 layers in which the gas flow rates of CH4 and GeH4 among the source gases are continuously changed.

第38図に示した第34実施例の光電変換装置のエネル
ギバンド構造は、理想的には第39図(a) 、 (b
)に示すようなものであることが想定される。
The energy band structure of the photoelectric conversion device of the 34th embodiment shown in FIG. 38 is ideally as shown in FIGS. 39(a) and (b).
).

第39図(a)は第34実施例の光電変換部が無バイア
ス状態にあるときのエネルギ帯同、第39図(b)はキ
ャリア増倍動作を行うためにバイアスを印加した状態に
あるときのエネルギ帯同である。
FIG. 39(a) shows the energy band when the photoelectric conversion section of the 34th embodiment is in a non-biased state, and FIG. 39(b) shows the energy band when the photoelectric conversion section of the 34th embodiment is in a biased state to perform a carrier multiplication operation. The energy band is the same.

第39図(a) (b)は、n型C−3i基板41o1
の禁制帯幅がCH4、a−5i+−xGex:H〜a−
5it−yC,:H組成変化層4111,4112.4
113の3つの層からなる増倍領域4102の最小禁制
帯幅がCH2、増倍領域4102の最大禁制帯幅がCH
3、a−Si:H層4103の禁制帯幅がEgl、p型
a−3i:8層4104の禁制帯幅がEgOであること
を示している。
Figures 39(a) and 39(b) show an n-type C-3i substrate 41o1
The forbidden band width of CH4, a-5i+-xGex:H~a-
5it-yC, :H composition change layer 4111, 4112.4
The minimum forbidden band width of the multiplication region 4102 consisting of three layers of 113 is CH2, and the maximum forbidden band width of the multiplication region 4102 is CH
3. The forbidden band width of the a-Si:H layer 4103 is Egl, and the forbidden band width of the p-type a-3i:8 layer 4104 is EgO.

また、第39図(a)において、伝導帯端、価電子帯端
ともにエネルギの不連続点があるが、バイアス電圧が印
加された状態では、第39図(b)を見てもわかるよう
にキャリアの走行する方向にエネルギ不連続による障壁
がほとんどなく、キャリアの走行性を阻害していない。
Also, in Figure 39(a), there are energy discontinuities at both the conduction band edge and the valence band edge, but when a bias voltage is applied, as can be seen in Figure 39(b), There are almost no barriers due to energy discontinuity in the direction in which the carrier travels, and the carrier's travel performance is not hindered.

ここで作成した組成変化層4111,41124113
のうちの最大禁制帯幅Eg3を与える層はC組成比yが
約0.4のa−3i、−、C,: Hテt。
Composition change layers 4111, 41124113 created here
The layer giving the maximum forbidden band width Eg3 is a-3i,-,C,:Htet with a C composition ratio y of about 0.4.

す、CH3は約2.3eVであった。, CH3 was about 2.3 eV.

また、組成変化層4111,4112.4113のうち
の最小禁制帯幅Eg2を与える層はGe組成比Xが0.
6のa−311−++Gex : 8層であり、CH2
は約1.3eV テあツタ、 4103.4104(7
)a−3i二H層の禁制帯幅Egl、Egoはともに約
1.8eVであった。
Further, among the composition change layers 4111, 4112, and 4113, the layer providing the minimum forbidden band width Eg2 has a Ge composition ratio X of 0.
6 a-311-++Gex: 8 layers, CH2
is about 1.3 eV, 4103.4104 (7
) The forbidden band widths Egl and Ego of the a-3i biH layer were both about 1.8 eV.

さらに光吸収層4103の光吸収係数は波長400 n
mの光に対して約lX10’cじ1以上、波長700 
nmの光に対して約5 X 10 ”am−’以上であ
り、可視部光の吸収が十分に行えている。
Furthermore, the light absorption coefficient of the light absorption layer 4103 is at a wavelength of 400 nm.
Approximately lx10'c1 or more for light of m, wavelength 700
It is about 5×10 ″am−′ or more for light of nm, and visible region light can be sufficiently absorbed.

本装置の増倍率は1oVのバイアス印加時に約10倍以
上あった。
The multiplication factor of this device was approximately 10 times or more when a bias of 1 oV was applied.

また、波長700nm以下の光に対して、波長を変化さ
せても増倍率の変化はながった。
Furthermore, for light with a wavelength of 700 nm or less, there was no change in the multiplication factor even when the wavelength was changed.

さらに暗時のリーク電流は10Vのバイアス印加時に約
1 nA/cm2以下と低かった。
Furthermore, the leakage current in the dark was as low as about 1 nA/cm 2 or less when a bias of 10 V was applied.

さらにまた光応答速度は増倍層4102のないpin型
光電変換装置と同等であり、高速であった。
Furthermore, the optical response speed was the same as that of a pin type photoelectric conversion device without the multiplication layer 4102, and was fast.

本実施例では光吸収層の厚さは約2μmとしたが、入射
光が光吸収層を通過して増倍層まで達しない厚さがあれ
ばよい。この厚さは光吸収係数により決められる。
In this embodiment, the thickness of the light absorption layer was approximately 2 μm, but it is sufficient that the thickness is such that the incident light does not pass through the light absorption layer and reach the multiplication layer. This thickness is determined by the light absorption coefficient.

光吸収層の禁制帯幅Eg2はここでは約1.8eVであ
るが、H2ガス流量を変化させてEg2を制御し、所望
の分光感度特性が得られるようにすることもできる。
The forbidden band width Eg2 of the light absorption layer is approximately 1.8 eV here, but it is also possible to control Eg2 by changing the H2 gas flow rate so as to obtain desired spectral sensitivity characteristics.

(実施例35) 以下、第40図を用いて本発明の第35実施例について
説明する。
(Embodiment 35) Hereinafter, a 35th embodiment of the present invention will be described using FIG. 40.

第40図は、本発明の光電変換装置の第35実施例の光
電変換部を示す概略的縦断面構造図である。
FIG. 40 is a schematic vertical cross-sectional structural diagram showing a photoelectric conversion section of the 35th embodiment of the photoelectric conversion device of the present invention.

第40図において、42o2が減圧CVD法により作成
した電子注入を阻止する機能を有するn型ポリSL層で
あること以外は第38図と同じであり、4201がAf
f電極、4203がキャリア増倍を行うための、a−5
i+−++Ge*:t(−a−3it−yCy:Hの組
成を変化させた層4211,4212.4213の三層
からなる増倍領域、4204が光を吸収しキャリアを発
生させるための厚さ約2μmのa−3i:Hからなる光
吸収層、4205が電子注入を阻止するための厚さ約1
00人のp型a−3i:)Iからなる電荷注入阻止層、
4206が酸化インジウムを主体とした透明電極である
In FIG. 40, 42o2 is the same as in FIG. 38 except that 42o2 is an n-type polySL layer having a function of blocking electron injection created by low pressure CVD method, and 4201 is an Af
a-5 for f electrode, 4203 to perform carrier multiplication
Multiplication region consisting of three layers 4211, 4212 and 4213 with different compositions of i+-++Ge*:t(-a-3it-yCy:H, thickness for 4204 to absorb light and generate carriers. A light absorbing layer of about 2 μm of a-3i:H, 4205 with a thickness of about 1 to prevent electron injection.
00 p-type a-3i:) a charge injection blocking layer consisting of I;
4206 is a transparent electrode mainly made of indium oxide.

本装置の増倍率は10Vのバイアス印加時に約10倍以
上あった。
The multiplication factor of this device was about 10 times or more when a bias of 10V was applied.

また、波長400 nm以下の紫外部光に対して波長を
変化させてち増倍率の変化はなかった。
Furthermore, there was no change in the multiplication factor even when the wavelength was changed for ultraviolet light having a wavelength of 400 nm or less.

さらに暗時のリーク電流はIOVのバイアス印加時に約
0.1nA/cm2以下と低かった。
Furthermore, the leakage current in the dark was as low as about 0.1 nA/cm 2 or less when IOV bias was applied.

さらにまた光応答速度は増倍層4202のないpin型
光電変換装置と同等であり、高速であった。
Furthermore, the optical response speed was the same as that of a pin type photoelectric conversion device without the multiplication layer 4202, and was fast.

次に、本発明の光電変換装置の全体構造及び動作につい
て説明する。
Next, the overall structure and operation of the photoelectric conversion device of the present invention will be explained.

以下に説明する実施例は、実施例34に示した光電変換
部を、本発明者らが既に特開昭63−278269号公
報に提案した走査回路、読出し回路上に積層したもので
ある。
In the embodiment described below, the photoelectric conversion section shown in embodiment 34 is laminated on the scanning circuit and readout circuit which the present inventors had already proposed in Japanese Patent Laid-Open No. 63-278269.

第41図は本発明の光電変換装置の一実施例の受光部付
近の概略的断面図である。
FIG. 41 is a schematic cross-sectional view of the vicinity of the light receiving section of an embodiment of the photoelectric conversion device of the present invention.

なお一画素の等他回路図、本装置全体の等価回路および
ブロック回路は、バイポーラトランジスタ731及びM
OSトランジスタ732の導電型を変えたことを除き、
第5図(b)、第5図(c)に示したものと同等なので
、同一符号を用い、両図を引用して説明を行うものとす
る。
The circuit diagram of one pixel, the equivalent circuit of the entire device, and the block circuit are bipolar transistors 731 and M.
Except for changing the conductivity type of the OS transistor 732.
Since it is equivalent to that shown in FIG. 5(b) and FIG. 5(c), the same reference numerals will be used and the explanation will be given with reference to both figures.

第41図において、p型シリコン基板4301上にエピ
タキシャル成長によりコレクタ領域となるp−層430
2が形成され、その中にnベース領域4303、さらに
p′″エミッタ領域4304が形成されバイポーラトラ
ンジスタを構成している。
In FIG. 41, a p- layer 430 which becomes a collector region is epitaxially grown on a p-type silicon substrate 4301.
2 is formed, and an n base region 4303 and a p'' emitter region 4304 are formed therein to constitute a bipolar transistor.

nベース領域4303は隣接画素と分離されており、ま
た、水平方向に隣接するnベース領域との間には酸化膜
4305を挾んでゲート電極4306が形成されている
。したがって隣接するnベース領域4303を各々ソー
ス・ドレイン領域としてnチャンネルMOSトランジス
タが構成されている。ゲート電極4306はnベース領
域4303の電位を制御するためのキャパシタとしても
働いている。
The n base region 4303 is separated from adjacent pixels, and a gate electrode 4306 is formed between the horizontally adjacent n base regions with an oxide film 4305 in between. Therefore, an n-channel MOS transistor is configured with adjacent n base regions 4303 as source and drain regions, respectively. Gate electrode 4306 also functions as a capacitor for controlling the potential of n base region 4303.

さらに、絶縁層4307を形成した後、エミッタ電極4
308を形成する。
Furthermore, after forming the insulating layer 4307, the emitter electrode 4
308 is formed.

その後、絶縁94309を形成し、続いて、a−3i、
、Ge、+H〜a−3L、−yC,:Hの組成変化層4
321.4322.4323を形成して増倍領域431
0を構成する。次に光吸収層a−3i :8層4311
を形成し、p型a−3i :8層4312を形成し、セ
ンサにバイアス電圧を印加するための透明電極4313
を形成する。
After that, insulation 94309 is formed, and then a-3i,
, Ge, +H~a-3L, -yC, :H composition change layer 4
321.4322.4323 to form the multiplication region 431
Configure 0. Next, light absorption layer a-3i: 8 layers 4311
A p-type a-3i:8 layer 4312 is formed, and a transparent electrode 4313 for applying a bias voltage to the sensor is formed.
form.

また、コレクタ電極4314が基板4301の裏面にオ
ーミック接続されている。
Further, a collector electrode 4314 is ohmically connected to the back surface of the substrate 4301.

したがって、一画素の等価回路は第5図(b)のように
、結晶シリコンで構成されるバイボーラトランジスタ7
31のベースに、nチャンネルMOSトランジスタ73
2とキャパシタ733及び実施例1と同様の光電変換装
置734が接続され、ベースに電位を与えるための端子
735と、nチャンネルMOSトランジスタ732およ
びキャパシタ733を駆動するための端子736と、セ
ンサ電極737と、エミッタ電極738、コレクタ電極
739とで表わされる。
Therefore, as shown in FIG. 5(b), the equivalent circuit of one pixel is a bibolar transistor 7 made of crystalline silicon.
An n-channel MOS transistor 73 is connected to the base of 31.
2, a capacitor 733, and a photoelectric conversion device 734 similar to Embodiment 1 are connected, a terminal 735 for applying a potential to the base, a terminal 736 for driving the n-channel MOS transistor 732 and the capacitor 733, and a sensor electrode 737. , an emitter electrode 738, and a collector electrode 739.

第5図(c/)は第5図(b)で示した一画素セルフ4
00を3×3の2次元マトリックス配置した回路構成図
である。
Figure 5(c/) is the one pixel self 4 shown in Figure 5(b).
00 is arranged in a 3×3 two-dimensional matrix.

同図において、一画素セルア40のコレクタ電極741
は全画素にそれぞれ設けられ、センサ電極742も全画
素にそれぞれ設けられている。また、nMO3トランジ
スタのゲート電極およびキャパシタ電極は行ごとに駆動
配41743.743′743″と接続され、垂直シフ
トレジスタ(V、S、R) 744と接続されている。
In the figure, a collector electrode 741 of one pixel cell 40
are provided in all pixels, and sensor electrodes 742 are also provided in all pixels. Furthermore, the gate electrodes and capacitor electrodes of the nMO3 transistors are connected to the drive wiring 41743.743'743'' for each row, and are connected to the vertical shift register (V, S, R) 744.

またエミッタ電極は列ごとに信号読出しのための垂直配
線746.746′、746″と接続されている。垂直
配線746,746′、746″はそれぞれ垂直配線の
電荷をリセットするためのスイッチ747747′ 7
47″と読出しスイッチ750゜750′、750〜に
接続されている。リセットスイッチ747,747′、
747″のゲート電極は垂直配線リセットパルスを印加
するための端子748に共通接続され、また、ソース電
極は垂直ラインリセット電圧を印加するための端子74
9に共通接続されている。読出しスイッチ750750
′ 750″のゲート電極はそれぞれ配線751,75
1′、751″を介して水平シフトレジスタ(H,S、
R) 752に接続されており、またドレイン電極は水
平読出し配線753を介して出力アンプ757に接続さ
れている。水平読出し配線753は水平読出し配線の電
荷をリセットするためのスイッチ754に接続されてい
る。
Further, the emitter electrodes are connected to vertical wirings 746, 746', 746'' for signal readout for each column.The vertical wirings 746, 746', 746'' are connected to switches 747, 747' for resetting the charges of the vertical wirings, respectively. 7
47'' and readout switches 750, 750', 750~.Reset switches 747, 747',
The gate electrodes of 747'' are commonly connected to a terminal 748 for applying a vertical line reset pulse, and the source electrodes are commonly connected to a terminal 748 for applying a vertical line reset voltage.
9 are commonly connected. Read switch 750750
'750'' gate electrodes are wires 751 and 75, respectively.
1', 751'' to the horizontal shift register (H, S,
R) 752, and its drain electrode is connected to an output amplifier 757 via a horizontal readout wiring 753. The horizontal readout line 753 is connected to a switch 754 for resetting the charge of the horizontal readout line.

リセットスイッチ754は水平配線リセットパルスを印
加するための端子755と水平配線リセット電圧を印加
するための端子756に接続される。
The reset switch 754 is connected to a terminal 755 for applying a horizontal wiring reset pulse and a terminal 756 for applying a horizontal wiring reset voltage.

最後にアンプ757の出力は端子758からとり出され
る。
Finally, the output of amplifier 757 is taken out from terminal 758.

以下、第41図及び第5図(b)、(c)を用いて動作
を簡単に説明する。
The operation will be briefly explained below using FIG. 41 and FIGS. 5(b) and (c).

第41図の光吸収層4311で入射された光が吸収され
、発生したキャリアが増倍領域4310で増倍されて、
ベース領域4303内に蓄積される。
The incident light is absorbed by the light absorption layer 4311 in FIG. 41, and the generated carriers are multiplied in the multiplication region 4310.
Accumulated within base region 4303.

第5図(c)の垂直シフトレジスタから出力される負方
向の駆動パルスが駆動配線743に現われると、キャパ
シタを介してベース電位が下降し、1行目の画素から光
量に応じた信号電荷が垂直配糸泉746,746′、7
46”にそれぞれとり出される。
When a negative drive pulse output from the vertical shift register in FIG. 5(c) appears on the drive wiring 743, the base potential decreases via the capacitor, and a signal charge corresponding to the amount of light is released from the pixels in the first row. Vertical yarn spring 746, 746', 7
46" respectively.

次に、水平シフトレジスタ752から走査パルスが75
1,751′、751″に順次出力されると、スイッチ
が順にON、OFF制御され、信号がアンプ757を通
して出力端子758にとり出される。この際リセットス
イッチ754は、スイッチが順番にON動作する間にO
N状態となり、水平配線753の残留電荷を除去してい
る。
Next, a scan pulse of 75 is sent from the horizontal shift register 752.
1,751' and 751'', the switches are sequentially turned ON and OFF, and the signal is taken out to the output terminal 758 through the amplifier 757. At this time, the reset switch 754 is niO
It is in the N state, and the residual charge on the horizontal wiring 753 is removed.

次に垂直ラインリセットスイッチ747゜747′、7
47″がON状態となり、垂直配線746.746′、
746″の残留電荷が除去される。そして垂直シフトレ
ジスタ744から駆動配線743に正方向のパルスが印
加されると一行目の各画素のnMO3トランジスタがO
N状態となり、各画素のベース残留電荷が除去され、初
期化される。
Next, vertical line reset switches 747°747', 7
47'' is in the ON state, and the vertical wiring 746, 746',
746" residual charge is removed. Then, when a positive pulse is applied from the vertical shift register 744 to the drive wiring 743, the nMO3 transistor of each pixel in the first row becomes O.
The N state is reached, the base residual charge of each pixel is removed, and the pixel is initialized.

次に垂直シフトレジスタ744から出力される駆動パル
スが駆動配線743′に現われ、2行目の画素の信号電
荷が、同様にとり出される。
Next, a drive pulse output from the vertical shift register 744 appears on the drive wiring 743', and the signal charges of the pixels in the second row are similarly taken out.

次に3行目の画素の信号電荷のとり出しも同様に行われ
る。
Next, the signal charges of the pixels in the third row are extracted in the same manner.

以上の動作を繰り返すことにより本装置は動作をする。The device operates by repeating the above operations.

なお、以上説明した実施例では、本発明者等の発明によ
る回路例を示したが、−a的光電変換装置でも構わない
ことは実施例3と同様である。
In addition, in the embodiment described above, an example of the circuit according to the invention of the present inventors was shown, but as in the third embodiment, a -a type photoelectric conversion device may also be used.

[発明の効果] 以上説明したように、本発明の光電変換装置によれば、
Eglなる禁制帯幅を有し光を吸収する光吸収層及び光
を吸収して生じたキャリアを増倍する最小禁制帯幅Eg
2、最大禁制帯幅Eg3なる禁制帯幅が連続的に変化し
たステップバック構造を一層或いは複数層積層してなる
増倍層を、電荷注入阻止層間に挟持するように積層して
構成したことで、次のような効果を得ることができる。
[Effects of the Invention] As explained above, according to the photoelectric conversion device of the present invention,
A light absorption layer that absorbs light and has a forbidden band width Egl, and a minimum forbidden band width Eg that multiplies carriers generated by absorbing light.
2. A multiplication layer formed by stacking one or more layers of a step-back structure in which the maximum forbidden band width Eg3 continuously changes is sandwiched between charge injection blocking layers. , the following effects can be obtained.

(1)独立した光吸収層をステップバック層と電荷注入
阻止層に挟んだ為、増倍層への光侵入が低減され増倍層
への光侵入による増倍率の変動が少なくなる。
(1) Since the independent light absorption layer is sandwiched between the stepback layer and the charge injection blocking layer, light penetration into the multiplication layer is reduced, and fluctuations in the multiplication factor due to light penetration into the multiplication layer are reduced.

(2)増倍層は、ΔEcが大きいステップバック構造層
で電子増倍され、低雑音でかつ、充分な増倍率をとるこ
とができる。例えば、本発明による実施例ではステップ
バック構造層三層で、約10倍の増倍率を得ることがで
きた。
(2) The multiplication layer is a step-back structure layer with a large ΔEc, and electrons are multiplied, and a sufficient multiplication factor can be achieved with low noise. For example, in the example according to the present invention, a multiplication factor of about 10 times could be obtained with three step-back structure layers.

(3)本発明の適用される素子の構成材料としては、非
単結晶材料が望ましい。ここで非単結晶材料とは多結晶
材料あるいは非晶質材料であり、非晶質材料としては、
いわゆる微結晶構造なるものをもその範嗜に含むものと
する。
(3) A non-single-crystal material is desirable as a constituent material of an element to which the present invention is applied. Here, the non-single crystal material is a polycrystalline material or an amorphous material, and the amorphous material is
The so-called microcrystalline structure is also included in the scope.

具体的には水素及び/又はハロゲン元素により補償され
た非晶質シリコン(以下a−3i (H,X)と称す)
、非晶質シリコンゲルマニウム(以下a−3iGe (
H,X)と称す)、非晶質シリコンカーバイド(以下a
−3iC(H,X)と称す)又は多結晶シリコン等であ
り、又、非晶質シリコンとしては、その薄膜のX線回折
像がハローパターンに加え、S i [111] [2
20] [311]の各ミラー指数で特定されるピーク
を有するような結晶性を有する非晶質シリコンをも含む
Specifically, amorphous silicon compensated with hydrogen and/or halogen elements (hereinafter referred to as a-3i (H,X))
, amorphous silicon germanium (hereinafter referred to as a-3iGe (
H,X)), amorphous silicon carbide (hereinafter referred to as a)
-3iC (H,
20] [311] It also includes amorphous silicon having crystallinity that has a peak specified by each Miller index.

このように、素子の構成材料が非単結晶材料であるため
、プラズマCVD法等で、低温(例えば、200〜30
0℃)かつ大面積基板に容易に作成され、また禁制帯幅
の制御も組成変調等が容易にできるため、ステップバッ
ク構造の増倍層も比較的容易にできるだけでなく、熱等
による原子の熱拡散等が抑制され、比較的確かなステッ
プバック構造が、できる等、多層に積層する上での問題
を低減することができる。
In this way, since the constituent material of the element is a non-single crystal material, it can be processed at low temperatures (for example, 200 to 30
0°C) and can be easily fabricated on a large-area substrate, and the forbidden band width can be easily controlled and the composition modulated, making it relatively easy to create a multiplication layer with a step-back structure. Heat diffusion etc. are suppressed, a relatively reliable step-back structure can be formed, and problems in laminating multiple layers can be reduced.

(4)光吸収係数が水素化アモルファスシリコン等では
、大きいため、光吸収層の膜厚が薄くできる。
(4) Hydrogenated amorphous silicon or the like has a large light absorption coefficient, so the thickness of the light absorption layer can be reduced.

(5)光吸収層の禁制帯幅も上述した(3)と同様の理
由で自由度が増加するので、種々の波長の入射光に対し
て、特に本発明では可視部光に対して、高感度の光電変
換素子が構成できる。
(5) The forbidden band width of the light absorption layer also increases the degree of freedom for the same reason as mentioned in (3) above. A sensitive photoelectric conversion element can be constructed.

以上述べた効果により、低雑音、高感度かつ大面積化容
易な新規の光電変換装置を得ることができる。
As a result of the above-described effects, it is possible to obtain a novel photoelectric conversion device with low noise, high sensitivity, and easy expansion into a large area.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(a)は、本発明の光電変換装置の構造を示す概
略的断面構造図、第1図(b)は、上記光電変換装置の
無バイアス時のエネルギ帯面、第1図(c)は、上記光
電変換装置の逆バイアス時のエネルギ帯9図である。 第2図は、本発明の光電変換装置の第1実施例を示す概
略的縦断面構造図である。 第3図(a)は第1実施例の光電変換装置が無バイアス
状態にあるときのエネルギ帯面、第3図(b)はキャリ
ア増倍動作を行うためにバイアスを印加した状態にある
ときのエネルギ帯面である。 第4図(a)は第2実施例の光電変換装置が無バイアス
状態にあるときのエネルギ帯面、第4図(b)はキャリ
ア増倍動作を行うためにバイアスを印加した状態にある
ときのエネルギ帯面である。 第5図(a)は本発明の光電変換装置の第3実施例の受
光部付近の概略的断面図、第5図(b)は一画素の等価
回路図、第5図(C)は本装置全体の等価回路およびブ
ロック回路図である。 第6図は一般的な構成の光電変換装置に本発明を用いた
場合の構成を示すブロック図である。 第7図は、本発明の光電変換装置の第4実施例を示す概
略的縦断面構造図である。 第8図(a)は第4実施例の光電変換装置が無バイアス
状態にあるときのエネルギ帯面、第8図(b)はキャリ
ア増倍動作を行うためにバイアスを印加した状態にある
ときのエネルギ帯面である。 第9図(a)は第5実施例の光電変換装置が無バイアス
状態にあるときのエネルギ帯同、第9図(b)はキャリ
ア増倍動作を行うためにバイアスを印加した状態にある
ときのエネルギ帯同である。 第10図は、本発明の光電変換装置の第7実施例を示す
概略的縦断面構造図である。 第11図(a)は第7実施例の光電変換装置が無バイア
ス状態にあるときのエネルギ帯同、第11図(b)はキ
ャリア増倍動作を行うためにバイアスを印加した状態に
あるときのエネルギ帯同である。 第12図(a)は第8実施例の光電変換装置が無バイア
ス状態にあるときのエネルギ帯同、第12図(b)はキ
ャリア増倍動作を行うためにバイアスを印加した状態に
あるときのエネルギ帯同である。 第13図は、本発明の光電変換装置の第10実施例を示
す概略的縦断面構造図である。 第14図(a)は第10実施例の光電変換装置が無バイ
アス状態にあるときのエネルギ帯同、第14図(b)は
キャリア増倍動作を行うためにバイアスを印加した状態
にあるときのエネルギ帯同である。 第15図(a)は第11実施例の光電変換装置が無バイ
アス状態にあるときのエネルギ帯同、第15図(b)は
キャリア増倍動作を行うためにバイアスを印加した状態
にあるときのエネルギ帯同である。 第16図は、本発明の光電変換装置の第13実施例を示
す概略的縦断面構造図である。 第17図(a)は第13実施例の光電変換装置が無バイ
アス状態にあるときのエネルギ帯同、第17図(b)は
キャリア増倍動作を行うためにバイアスを印加した状態
にあるときのエネルギ帯同である。 第18図(a)は第14実施例の光電変換装置が無バイ
アス状態にあるときのエネルギ帯同、第18図(b)は
キャリア増倍動作を行うためにバイアスを印加した状態
にあるときのエネルギ帯同である。 第19図は、本発明の光電変換装置の第16実施例を示
す概略的縦断面構造図である。 第20図(a)は第16実施例の光電変換装置が無バイ
アス状態にあるときのエネルギ帯同、第20図(b)は
キャリア増倍動作を行うためにバイアスを印加した状態
にあるときのエネルギ帯同である。 第21図(a)は第17実施例の光電変換装置が無バイ
アス状態にあるときのエネルギ帯同、第21図(b)は
キャリア増倍動作を行うためにバイアスを印加した状態
にあるときのエネルギ帯同である。 第22図は本実施例の受光部付近の概略的断面図である
。 第23図は、本発明の光電変換装置の第19実施例を示
す概略的縦断面構造図である。 第24図(a)は第19実施例の光電変換装置が無バイ
アス状態にあるときのエネルギ帯同、第24図(b)は
キャリア増倍動作を行うためにバイアスを印加した状態
にあるときのエネルギ帯同である。 第25図(a)は第20実施例の光電変換装置が無バイ
アス状態にあるときのエネルギ帯同、第25図(b)は
キャリア増倍動作を行うためにバイアスを印加した状態
にあるときのエネルギ帯同である。 第26図は、本発明の光電変換装置の第22実施例を示
す概略的縦断面構造図である。 第27図(a)は第22実施例の光電変換装置が無バイ
アス状態にあるときのエネルギ帯同、第27図(b)は
キャリア増倍動作を行うためにバイアスを印加した状態
にあるときのエネルギ帯同である。 第28図(a)は第23実施例の光電変換装置が無バイ
アス状態にあるときのエネルギ帯同、第28図(b)は
キャリア増倍動作を行うためにバイアスを印加した状態
にあるときのエネルギ帯同である。 第29図は、本発明の光電変換装置の第25実施例を示
す概略的縦断面構造図である。 第30図(a)は第25実施例の光電変換装置が無バイ
アス状態にあるときのエネルギ帝国、第30図(b)は
キャリア増倍動作を行うためにバイアスを印加した状態
にあるときのエネルギ帝国である。 第31図(a)は第26実施例の光電変換装置が無バイ
アス状態にあるときのエネルギ帝国、第31図(b)は
キャリア増倍動作を行うためにバイアスを印加した状態
にあるときのエネルギ帝国である。 第32図は、本発明の光電変換装置の第28実施例を示
す概略的縦断面構造図である。 第33図(a)は第28実施例の光電変換装置が無バイ
アス状態にあるときのエネルギ帝国、第33図(b)は
キャリア増倍動作を行うためにバイアスを印加した状態
にあるときのエネルギ帝国である。 第34図(a)は第29実施例の光電変換装置が無バイ
アス状態にあるときのエネルギ帝国、第34図(b)は
キャリア増倍動作を行うためにバイアスを印加した状態
にあるときのエネルギ帝国である。 第35図は、本発明の光電変換装置の第31実施例を示
す概略的縦断面構造図である。 第36図(a)は第31実施例の光電変換装置が無バイ
アス状態にあるときのエネルギ帝国、第36図(b)は
キャリア増倍動作を行うためにバイアスを印加した状態
にあるときのエネルギ帝国である。 第37図(a)は第32実施例の光電変換装置が無バイ
アス状態にあるときのエネルギ帝国、第37図(b)は
キャリア増倍動作を行うためにバイアスを印加した状態
にあるときのエネルギ帝国である。 第38図は、本発明の光電変換装置の第34実施例の光
電変換部を示す概略的縦断面構造図である。 第39図(a)は第34実施例の充電変換部が無バイア
ス状態にあるときのエネルギ帝国、第39図(b)はキ
ャリア増倍動作を行うためにバイアスを印加した状態に
あるときのエネルギ帝国である。 第40図は、本発明の光電変換装置の第35実施例の光
電変換部を示す概略的縦断面構造図である。 第41図は本発明の光電変換装置の一実施例の受光部付
近の概略的断面図 第42図は従来の光通信用APDの構造を示す縦断面図
である。 第43図(a)はステップバック構造の従来の光通信用
APDの縦断面図、第43図(b)は、無バイアス時の
バンドギャップ傾斜層のエネルギ帯の構造図、第43図
(c)は、逆バイアス電圧を印加したときのエネルギ帯
の構造図である。 101−n+型InP層、102−n型InGaAs層
、103−・・n型InP層、104−p”″型InP
層、105・・・窓、106・・・p電極、107・・
・n電極、108・・・パッシベーション膜、 201.203,205,207,209・・・ステッ
プバック構造層、211・・・p゛層、215・・・n
゛層、213・・・電極、214・・・電極、310・
・・光吸収層、301,303,305307.309
・・・ステップバック構造層、311・・・p型半導体
層、315・・・n型半導体層、313314・・・電
極、316・・・ガラス基板、401・・・Cr電極、
402・・・電荷注入阻止層(n型a−3z+−xGe
x:H) 、403・・・増倍領域(a−3it−xG
ex:H”’+ a−3x+−yCy:H) 、 40
4 ・・・光吸収層(a−Si:H) 、 405・・
・電荷注入阻止層(p型a−Si:H) 、 406−
透明電極、411,412.413・・・組成変化層、 501− n型a−3i+−xGex:HN、502−
・・増倍領域、503−・a−Si+H層、504 ・
p型a−3i:H層、511.512.513. ・・
・、組成変化層(a−3i+−xGex:H−a−3i
t−、Cy:H) 、 515.516,517・・・
ステップバック構造層、514・・・n型導電層に最近
接した層、601 =−n型a−3it−y(:y:H
層、602−・・増倍領域、611,612,613・
・・組成変化層、603− a−5i :H層、604
−p型a−3it−yCy:H層、701・・・n型シ
リコン基板、702・・・0〜層、703・・・pベー
ス領域、704・・・n′″エミッタ領域、705・・
・酸化膜、706・・・ゲート電極、707・・・絶縁
層、708・・・エミッタ電極、708′・・・ベース
電極、709・・・絶縁層、711・・・電極、712
−= n型a−5it−xGex:H層、713−・・
増倍領域、714−・・光吸収層、715−” p型a
−3i:H層、716・・・透明電極、717・・・コ
レクタ電極、721722.723・・・組成変化層、
731・・・バイポーラトランジスタ、732・・・P
チャンネルMOSトランジスタ、733・・・キャパシ
タ、734・・・光電変換装置、735・・・端子、7
36・・・端子、737・・・センサ電極、738・・
・エミッタ電極、739・・・コレクタ電極、740・
・・一画素セル、741・・・コレクタ電極、742・
・・センサ電極、743゜743′、743−・・・駆
動配線、744・・・垂直シフトレジスタ(VSR)、
746,746′、746″・・・垂直配線、747,
747′、747−・・・リセットスイッチ、750,
750’、750″・・・読み出しスイッチ、748・
・・端子、7490、・端子、751,751 ′、7
51″・・・配線、752・・・水平シフトレジスタ(
H3R)、753.=水平読み出し配線、754・・・
リセットスイッチ、755・・・端子、756・・・端
子、757・・・アンプ、758・・・端子。 801・・・光電変換部、802・・・蓄積手段、80
3・・・走査手段、804・・・読み出し手段、805
・・・信号出力部。 901・・・Cr電極、902・・・電荷注入阻止層(
n型a−3Lt−xGex:H) 、903・・・増倍
領域(a−3x+−xGex:H〜a−3i+−yCy
:H) 、 904・・・光吸収層(a−3it−yC
y:H) 、 905・・・電荷注入阻止層(p型a−
3il−y(y:H) 、 906 ・・・透明電極、
911.912,913・・・組成変化層、1001 
=−n型a−Sit−xGe、:H層、1002−・・
増倍領域、1003−a−3i+−yCy:H層、10
04”’p型型層3it−yCy:H層、1011,1
012,1013、−・・、組成変化層(a−3i+−
、Gex:H〜a−3t+−yCy:H) 、1015
,1016.1017・・・ステップバック構造層、1
014・・・n型導電層に最近接した層、 1101−n型a−SI I−yCy :H層、110
2−・・増倍領域、1111,1112.1113・・
・組成変化層、1103− a−3i、−、Cy:H層
、1104−p型a−3it−yCy:H層、 1201・・・Cr電極、1202・・・電荷注入阻止
層(n型a−3L+−++Ge++:H) 、  12
03−増倍領域(a−5it−XGeX:I(〜a−3
it−VCV:)l) 、  1204 ・・・光吸収
層(a−3it−xGex:t() 、1205 ・=
電荷注入阻止層(p型a−3i+−xGex:H) 、
1206 ・・・透明電極、1211,1212.12
13・・・組成変化層、 1301−n型a−S1+−xGex:H層、1302
 ・・・増倍領域、1303 ・−a−5i、−、Ge
x:H層、1304 ・p型a−5il−xGex :
 H層、1311,13121313、・・・、組成変
化層(a−3i+−xGex:H〜a−3i1−、Cy
:H) 、  1315 、 1316 、 1317
・・・ステップバック構造層、1314・・・n型導電
層に最近接した層、 1401 ・・n型a−Si l −yCy :H層、
1402 ・・・増倍領域、!411,1412.14
13・・・組成変化層、1403−a−3i+−++G
ex:H層、1404−・・p型a−3L+−xGex
:H層、 1501・・・Cr電極、1502・・・電荷注入阻止
層(n型a−Sit−xGex:H) 、l 503 
・・・増倍領域(a−3t+−xGex:H〜a−3i
+−yCy:H)  、1504 ・・・光吸収層(a
−Si:H−a−si+−ycy:H) 、  150
5・・・電荷注入阻止層Cr型a−3i:H) 、15
06・・・透明電極、151L  1512,1513
・・・組成変化層、 1601−= n型a−3i+−xGex:H層、16
02 ・・・増倍領域、1603− a−Si:H〜a
−3i+−yCy:t(層、1604 ”・I)型a−
Si +H層、1611,1612.1613.・・・
、組成変化層(a−Sit−xGex:H〜a−3it
−yCy:H) 、  1615. 1616. 16
17・・・ステップバック構造層、1614・・・n型
導電層に最近接した層、 1701−−− n型a−3l + −yCy :H層
、1702 ・・・増倍領域、1711,1712.1
713・・・組成変化層、1703−a−3i:)I−
a−3it−yCy:H層、1704− p型a−3i
:H層、 1801・・・Cr電極、1802・・・電荷注入阻止
層(n型a−3t+−xGex:H) 、  1803
 ・・・増倍領域(a−3i+−+tGex:H−a−
3it−yCy:H) 、  1804−光吸収層(a
−Si+H〜a−3it−、Ge、:H)、  180
5・・・電荷注入阻止層(p型a−3i:H) 、  
1806 ・−透明電極、1811,1812.181
3・・・組成変化層、 1901− n型a−3t+−xGex:H層、190
2・・・増倍領域、1903− a−3i:H−a−3
it−xGex:H層、1904 ・I)型a−3i:
H層、1911,1912.1913.・・・、組成変
化層(a−3i+−xGex:H〜a−5it−yCy
:H) 、  1915. 1916. 1917・・
・ステップバック構造層、1914・・・n型導電層に
最近接した層、 2001 =−n型a−3i l −yCy :H層、
2002 ・・・増倍領域、2011,2012.20
13・・・組成変化層、2003−a−3i:H〜a−
3it−xGex:H層、2004−= p型a−3i
:H層、 2101・・・Cr電極、2102・・・電荷注入阻止
層(n型a−3t+−xGex:H) 、2103 ・
=増倍領域(a−3it−xGex:H〜a−3i+−
yCy:H) 、  2104 ・・・Cr電極、21
05 ・・・光吸収層(a−Si:H) 、 2106
−1・電荷注入阻止層(p型a−3i:H) 、 21
07・・・透明電極、2111,2112.2113・
・・組成変化層、 2201− n型a−3t 1−xGex :H層、2
2028.。 増倍領域、2203−= Cr電極、2204− a−
5i:H層、2205 ・P型a−Si+H層、221
1゜2212.2213. ・・・、組成変化層(a−
S11−xGex:H” a−3x+−、C,:H) 
、2215 + 2216 。 2217・・・ステップバック構造層、2214・・・
n型導電層に最近接した層、 2301 =−n型a−3i l−、C,:H層、23
02・・・増倍領域、2311,2312.2313・
・・組成変化層、2303 ・・Cr電極、2304−
a−3i:H層、2305−・・p型a−3i、−、C
y:H層、2401・・・n型シリコン基板、2402
・・・n層、2403・・・pベース領域、2404・
・・n9エミツタ領域、2405・・・酸化膜、240
6・・・ゲート電極、2407・・・絶縁層、2408
・・・エミッタ電極、2408′・・・ペース電極、2
409・・・絶縁層、2411 ・・・電極、2412
・−n型a−3L l −xGex・H層、2413−
・・増倍領域、2414−a−3iGe、:H、241
5−光吸収層、2416−a−Si:H層、2417・
・・透明電極、2418・・・コレクタ電極、2421
,2422.2423・・・組成変化層、 2501・・・Cr電極、2502・・・電荷注入阻止
層(n型a−3i+−xGex:H) 、 2503・
・・増倍領域(a−3L+−xGe、:H−a−Si+
−yCy:H) 、 2504・・・n型a−3it−
xGex:H,2505−光吸収層(a−Si:H)、
2506・・・電荷注入阻止層(p型a−3i:H)、
2507・・・透明電極、2511,2512゜251
3・・・組成変化層、 2601−n型a−3i+−++Ge++:H層、26
02 ・・・増倍電域、2603− a−3i+−xG
ex:H、2604・= a−3i:H層、2605 
・P型a−3i:H層、2611.2612,2613
. ・・・、組成変化層(a−5i+−xGex:H−
a−3it−yCy:H) 、 2615 、2616
.2617・・・ステップバック構造層、2614・・
・n導電型層に最近接した層、 2701−n型a−5it−、C,:l(層、2702
−増倍領域、2711,2712.2713・・・組成
変化層、2703− n型a−3i:H層、2704−
a−3i:H層、2705 ・ID型a−3t+−yC
y:H層、2801・・・Cr電極、2802・・・電
荷注入阻止層(n型a−3i+−xGex:H) 、 
2803 ・・・増倍領域(a−St+−xGe+++
H””” a−3t+−yCy:H) 、 2804 
・・・n型a−3it−xGex:H、2805・・・
光吸収層(a−St+−xGex:H) 、 2806
 ・・・電荷注入阻止層(p型a−3it−++Gex
:H) 、 2807−−−透明電極、2811.28
12.2813・・・組成変化層、2901−−− n
型a−3it、++Gex:H層、2902−・・増倍
領域、2903 ・・・a−3i+−xGex:H、2
904・・・a−Si+−xGex:H層、2905−
p型a−SiGe、:H層、2911,2912,29
13.−・・組成変化層(a−3i+−xGex:H〜
a−Si+−y(:y:H)、2915.2916.2
917・・・ステップバック構造層、2914・・・n
型導電層に最近接した層、倍領域、3311,3312
.3313・・・組成変化層、3303− n型a−3
L + −yCy :HNI、3304−  a−3i
t−yC,:8層、3305 ・p型a−5it−yC
y:8層、 3401・・・Cr電極、3402・・・電荷注入阻止
層(n型a−3it−*Gex:H) 、 3403・
・・増倍領域(a−3i+−xGex:H−a−Si+
−yCy:H) 、 3404−・・n型a−5t+−
xGex:H,3405・・・光吸収層(a−3i:H
〜a−Sit−yCy:H) 、3406−電荷注入阻
止NCp型a−3i:H) 、 3407 =・透明電
極、3411.3412.3413・・・組成変化層、
3501 =−n型a−3i +−xGex :8層、
3502−9゜増倍領域、3503 ・・・a−3i+
−xGex:H2S2O8−a−Si:H〜a−Si+
−yCy:H層、3505− p型a−3i:8層、3
511,3512,3513゜・・・、組成変化層(a
−3it−xGex+H−” a−3it−yCy:H
)、3515,3516.3517・・・ステップバッ
ク構造層、3514・・・n型導電層に最近接した層、 3601− n型a−3i + −yCy :8層、3
602 ・・・増3001−= n型a−3it−yC
y:8層、3002−・・増倍領域、3011,301
2.3013・・・組成変化層、3003− n型a−
3t + −xGex IH層、3004 =・a−3
i+ −xGex :8層、3005−p型a−3l+
−xGe、:8層、 3101・・・Cr電極、3102・・・電荷注入阻止
層(n型a−Si+−*Ge*:H) 、3103 ・
・・増倍領域(a−3it−XGeX:H〜a−SL+
−WCy:H)  、  3104 ・・・n型a−S
i+−xGex:H、3105・・・光吸収層(a−s
i+−ycy:H) 、 3106・・・電荷注入阻止
層(p型a−3it−yCy:H) 、 3107−透
明電極、3111.3112.3113・・・組成変化
層、32、’ 01 ・−・n型a−St+−xGex
:f(層、3202−・・増倍領域、3203 ”・a
−3x+−xGex:H,3204−a−3i+−yC
y:8層、3205 ・p型a−31+−yCy:8層
、3211,3212,3213.・・・、組成変化層
(a−3i+−xGe、:H〜a−3it−、Cy:H
) 、 3215.3216.3217・・・ステップ
バック構造層、3214・・・n型導電層に最近接した
層、3301− n型a−3l 1−yCy:1層、3
302 、、、増倍領域、3611,3612.361
3・・・組成変化層、3603 ・n型a−Sit−y
Cy:8層、3604−=  a−3i:H−a−3i
+−yCy:8層、3605−p型a−3i:8層、 3701・・・Cr電極、3702・・・電荷注入阻止
層(n型a−3i+−xGex:H) 、 3703−
増倍領域(a−3t+−xGex:H””  a−3i
+−yCy:H)  、  3704 ・・・n型a−
3i+−xGex:H、3705−光吸収N(a−3i
:H−a−Si+−xGex:H) 、3706 ・・
・電荷注入阻止層(p型a−3i:H) 、 3707
−透明電極、3711,3712.3713・・・組成
変化層、 3801 ・・−n型a−3it−xGe++:8層、
3802−・・増倍領域、3803− a−3it−x
Gex:H、3804−−−a−3i:H〜a−3i+
−++Gex:H層、3805 ・p型a−3i :8
層、3811,3812,3813゜・・・、組成変化
層(a−31+−xGex:H〜a−3l+−yCy:
H)、3815,3816.3817・・・ステップバ
ック構造層、3814・・・n型導電層に最近接した層
、 3901− n型a−3i1−yCy :1層、390
2 ・・・増倍領域、3911,3912.3913・
・・組成変化層、3903− n型a−3it−mGe
m:Hj!F、39o4− a−3i:H−a−3it
、xGe、:8層、3905 ・p型a−3i :8層
、 4001−An電極、4002− n型C−3i基板、
4003 =−a−3i+−xGex:H−a−3it
−yCy:H14004−・−a−Si:H14005
−= p型a−3i:H14゜06−・・透明電極、4
011,4012.4013・・・組成変化層、 4101−n型C−3i基板、4102 ・・・増倍領
域、4103− a−3i:8層、4104−p型a−
3i:8層、4111,4112,4113゜・・・、
組成変化層(a−Sit−++Gex:H〜a−3it
−、Cy:H)、4115,4116.4117・・・
ステップバック構造層、4114・・・n型導電層に最
近接した層、 4201・Af2電極、4202 ・n型ポリs1層、
4211,4212.4213・・・組成変化層、42
03−・・増倍領域、4204− a−Si:H層、4
205− p型a−Si:8層、4206−・・透明電
極、 4301・・・p型シリコン基板、4302・・・p層
、4303−nベース領域、4304−・・p”エミッ
タ領域、4305・・・酸化膜、4306・・・ゲート
電極、4307・・・絶縁層、4308・・・エミッタ
電極、4309・・・絶縁層、4310・・・増倍領域
、431 ]、−・・光吸収層、4312−p型a−3
i:8層、4313・・・透明電極、4314・・・コ
レクタ電極、4321,4322.4323・・・組成
変化層。
FIG. 1(a) is a schematic cross-sectional structural diagram showing the structure of the photoelectric conversion device of the present invention, FIG. 1(b) is the energy band surface of the photoelectric conversion device when no bias is applied, and FIG. ) is a diagram showing energy band 9 when the photoelectric conversion device is reverse biased. FIG. 2 is a schematic vertical cross-sectional structural diagram showing a first embodiment of the photoelectric conversion device of the present invention. FIG. 3(a) shows the energy band surface when the photoelectric conversion device of the first embodiment is in an unbiased state, and FIG. 3(b) shows the energy band surface when the photoelectric conversion device of the first embodiment is in a biased state to perform a carrier multiplication operation. is the energy band surface of FIG. 4(a) shows the energy band surface when the photoelectric conversion device of the second embodiment is in an unbiased state, and FIG. 4(b) shows the energy band surface when the photoelectric conversion device of the second embodiment is in a biased state to perform a carrier multiplication operation. is the energy band surface of FIG. 5(a) is a schematic cross-sectional view of the vicinity of the light receiving part of the third embodiment of the photoelectric conversion device of the present invention, FIG. 5(b) is an equivalent circuit diagram of one pixel, and FIG. 5(C) is the main 3 is an equivalent circuit and a block circuit diagram of the entire device. FIG. FIG. 6 is a block diagram showing a configuration when the present invention is applied to a photoelectric conversion device having a general configuration. FIG. 7 is a schematic vertical cross-sectional structural diagram showing a fourth embodiment of the photoelectric conversion device of the present invention. FIG. 8(a) shows the energy band surface when the photoelectric conversion device of the fourth embodiment is in an unbiased state, and FIG. 8(b) shows the energy band surface when the photoelectric conversion device of the fourth embodiment is in a biased state to perform a carrier multiplication operation. is the energy band surface of FIG. 9(a) shows the energy band when the photoelectric conversion device of the fifth embodiment is in an unbiased state, and FIG. 9(b) shows the energy band when the photoelectric conversion device of the fifth embodiment is in a biased state to perform a carrier multiplication operation. The energy band is the same. FIG. 10 is a schematic vertical cross-sectional structural diagram showing a seventh embodiment of the photoelectric conversion device of the present invention. FIG. 11(a) shows the energy band when the photoelectric conversion device of the seventh embodiment is in an unbiased state, and FIG. 11(b) shows the energy band when the photoelectric conversion device of the seventh embodiment is in a biased state to perform a carrier multiplication operation. The energy band is the same. FIG. 12(a) shows the energy band when the photoelectric conversion device of the eighth embodiment is in an unbiased state, and FIG. 12(b) shows the energy band when the photoelectric conversion device of the eighth embodiment is in a biased state to perform carrier multiplication operation. The energy band is the same. FIG. 13 is a schematic vertical cross-sectional structural diagram showing a tenth embodiment of the photoelectric conversion device of the present invention. FIG. 14(a) shows the energy band when the photoelectric conversion device of the 10th embodiment is in an unbiased state, and FIG. 14(b) shows the energy band when the photoelectric conversion device of the 10th embodiment is in a biased state to perform a carrier multiplication operation. The energy band is the same. FIG. 15(a) shows the energy band when the photoelectric conversion device of the eleventh embodiment is in an unbiased state, and FIG. 15(b) shows the energy band when the photoelectric conversion device of the eleventh embodiment is in a biased state to perform carrier multiplication operation. The energy band is the same. FIG. 16 is a schematic vertical cross-sectional structural diagram showing a thirteenth embodiment of the photoelectric conversion device of the present invention. FIG. 17(a) shows the energy band when the photoelectric conversion device of the 13th embodiment is in an unbiased state, and FIG. 17(b) shows the energy band when the photoelectric conversion device of the 13th embodiment is in a biased state to perform a carrier multiplication operation. The energy band is the same. FIG. 18(a) shows the energy band when the photoelectric conversion device of the 14th embodiment is in an unbiased state, and FIG. 18(b) shows the energy band when the photoelectric conversion device of the 14th embodiment is in a biased state for carrier multiplication. The energy band is the same. FIG. 19 is a schematic vertical cross-sectional structural diagram showing a 16th embodiment of the photoelectric conversion device of the present invention. FIG. 20(a) shows the energy band when the photoelectric conversion device of the 16th embodiment is in an unbiased state, and FIG. 20(b) shows the energy band when the photoelectric conversion device of the 16th embodiment is in a biased state to perform a carrier multiplication operation. The energy band is the same. FIG. 21(a) shows the energy band when the photoelectric conversion device of the 17th embodiment is in an unbiased state, and FIG. 21(b) shows the energy band when the photoelectric conversion device of the 17th embodiment is in a biased state to perform carrier multiplication. The energy band is the same. FIG. 22 is a schematic cross-sectional view of the vicinity of the light receiving section of this embodiment. FIG. 23 is a schematic vertical cross-sectional structural diagram showing a nineteenth embodiment of the photoelectric conversion device of the present invention. FIG. 24(a) shows the energy band when the photoelectric conversion device of the 19th embodiment is in an unbiased state, and FIG. 24(b) shows the energy band when the photoelectric conversion device of the 19th embodiment is in a biased state to perform a carrier multiplication operation. The energy band is the same. FIG. 25(a) shows the energy band when the photoelectric conversion device of the 20th embodiment is in an unbiased state, and FIG. 25(b) shows the energy band when the photoelectric conversion device of the 20th embodiment is in a biased state to perform a carrier multiplication operation. The energy band is the same. FIG. 26 is a schematic vertical cross-sectional structural diagram showing a twenty-second embodiment of the photoelectric conversion device of the present invention. FIG. 27(a) shows the energy band when the photoelectric conversion device of the 22nd embodiment is in an unbiased state, and FIG. 27(b) shows the energy band when the photoelectric conversion device of the 22nd embodiment is in a biased state to perform a carrier multiplication operation. The energy band is the same. FIG. 28(a) shows the energy band when the photoelectric conversion device of the 23rd embodiment is in an unbiased state, and FIG. 28(b) shows the energy band when the photoelectric conversion device of the 23rd embodiment is in a biased state to perform a carrier multiplication operation. The energy band is the same. FIG. 29 is a schematic vertical cross-sectional structural diagram showing a twenty-fifth embodiment of the photoelectric conversion device of the present invention. Figure 30(a) shows the energy output when the photoelectric conversion device of the 25th embodiment is in a non-biased state, and Figure 30(b) shows the energy output when the photoelectric conversion device of the 25th embodiment is in a biased state for carrier multiplication. It is an energy empire. FIG. 31(a) shows the energy output when the photoelectric conversion device of the 26th embodiment is in a non-biased state, and FIG. 31(b) shows the energy output when the photoelectric conversion device of the 26th embodiment is in a biased state for carrier multiplication. It is an energy empire. FIG. 32 is a schematic vertical cross-sectional structural diagram showing a twenty-eighth embodiment of the photoelectric conversion device of the present invention. FIG. 33(a) shows the energy consumption when the photoelectric conversion device of the 28th embodiment is in a non-biased state, and FIG. 33(b) shows the energy consumption when the photoelectric conversion device of the 28th embodiment is in a biased state for carrier multiplication. It is an energy empire. FIG. 34(a) shows the energy output when the photoelectric conversion device of the 29th embodiment is in a non-biased state, and FIG. 34(b) shows the energy output when the photoelectric conversion device of the 29th embodiment is in a biased state to perform carrier multiplication operation. It is an energy empire. FIG. 35 is a schematic vertical cross-sectional structural diagram showing a 31st embodiment of the photoelectric conversion device of the present invention. FIG. 36(a) shows the energy consumption when the photoelectric conversion device of the 31st embodiment is in a non-biased state, and FIG. 36(b) shows the energy consumption when a bias is applied to perform carrier multiplication operation. It is an energy empire. FIG. 37(a) shows the energy consumption when the photoelectric conversion device of the 32nd embodiment is in a non-biased state, and FIG. 37(b) shows the energy consumption when the photoelectric conversion device of the 32nd embodiment is in a biased state to perform a carrier multiplication operation. It is an energy empire. FIG. 38 is a schematic vertical cross-sectional structural diagram showing a photoelectric conversion section of the 34th embodiment of the photoelectric conversion device of the present invention. FIG. 39(a) shows the energy consumption when the charging conversion section of the 34th embodiment is in a non-biased state, and FIG. 39(b) shows the energy consumption when a bias is applied to perform carrier multiplication operation. It is an energy empire. FIG. 40 is a schematic vertical cross-sectional structural diagram showing a photoelectric conversion section of the 35th embodiment of the photoelectric conversion device of the present invention. FIG. 41 is a schematic sectional view of the vicinity of the light receiving section of an embodiment of the photoelectric conversion device of the present invention. FIG. 42 is a longitudinal sectional view showing the structure of a conventional APD for optical communication. FIG. 43(a) is a vertical cross-sectional view of a conventional APD for optical communication with a step-back structure, FIG. 43(b) is a structural diagram of the energy band of the bandgap gradient layer when no bias is applied, and FIG. 43(c) ) is a structural diagram of the energy band when a reverse bias voltage is applied. 101-n+ type InP layer, 102-n type InGaAs layer, 103-... n-type InP layer, 104-p'' type InP
Layer, 105... Window, 106... P electrode, 107...
・N electrode, 108... Passivation film, 201.203, 205, 207, 209... Step back structure layer, 211... P layer, 215... n
゛Layer, 213...electrode, 214...electrode, 310...
...Light absorption layer, 301, 303, 305307.309
... Step-back structure layer, 311... P-type semiconductor layer, 315... N-type semiconductor layer, 313314... Electrode, 316... Glass substrate, 401... Cr electrode,
402... Charge injection blocking layer (n-type a-3z+-xGe
x:H), 403...multiplication region (a-3it-xG
ex:H"'+ a-3x+-yCy:H), 40
4...Light absorption layer (a-Si:H), 405...
・Charge injection blocking layer (p-type a-Si:H), 406-
Transparent electrode, 411, 412.413... composition change layer, 501- n-type a-3i+-xGex:HN, 502-
・Multiplication region, 503-・a-Si+H layer, 504 ・
p-type a-3i: H layer, 511.512.513.・・・
・, composition change layer (a-3i+-xGex: H-a-3i
t-, Cy:H), 515.516,517...
Step-back structure layer, 514... Layer closest to the n-type conductive layer, 601 =-n-type a-3it-y (:y:H
Layer, 602-... Multiplication region, 611, 612, 613...
... Composition change layer, 603-a-5i: H layer, 604
-p type a-3it-yCy: H layer, 701...n type silicon substrate, 702...0~layers, 703...p base region, 704...n'' emitter region, 705...
- Oxide film, 706... Gate electrode, 707... Insulating layer, 708... Emitter electrode, 708'... Base electrode, 709... Insulating layer, 711... Electrode, 712
-= n-type a-5it-xGex: H layer, 713-...
Multiplication region, 714--Light absorption layer, 715-"p type a
-3i: H layer, 716... Transparent electrode, 717... Collector electrode, 721722.723... Composition change layer,
731...Bipolar transistor, 732...P
Channel MOS transistor, 733... Capacitor, 734... Photoelectric conversion device, 735... Terminal, 7
36...Terminal, 737...Sensor electrode, 738...
・Emitter electrode, 739...Collector electrode, 740・
...One pixel cell, 741...Collector electrode, 742.
...Sensor electrode, 743°743', 743-...Drive wiring, 744...Vertical shift register (VSR),
746, 746', 746''...Vertical wiring, 747,
747', 747-... Reset switch, 750,
750', 750''...readout switch, 748.
・Terminal, 7490, ・Terminal, 751,751', 7
51″...Wiring, 752...Horizontal shift register (
H3R), 753. =Horizontal readout wiring, 754...
Reset switch, 755... terminal, 756... terminal, 757... amplifier, 758... terminal. 801... Photoelectric conversion unit, 802... Storage means, 80
3... Scanning means, 804... Reading means, 805
...Signal output section. 901...Cr electrode, 902...Charge injection blocking layer (
n-type a-3Lt-xGex:H), 903...multiplication region (a-3x+-xGex:H~a-3i+-yCy
:H), 904...Light absorption layer (a-3it-yC
y:H), 905... Charge injection blocking layer (p type a-
3il-y(y:H), 906...transparent electrode,
911.912,913...composition change layer, 1001
=-n type a-Sit-xGe, :H layer, 1002-...
Multiplication region, 1003-a-3i+-yCy:H layer, 10
04'''p-type layer 3it-yCy:H layer, 1011,1
012, 1013, -..., composition change layer (a-3i+-
, Gex:H~a-3t+-yCy:H), 1015
,1016.1017...Step-back structure layer, 1
014...Layer closest to the n-type conductive layer, 1101-n-type a-SI I-yCy:H layer, 110
2-... Multiplication area, 1111, 1112.1113...
・Composition change layer, 1103-a-3i,-,Cy:H layer, 1104-p-type a-3it-yCy:H layer, 1201...Cr electrode, 1202...charge injection blocking layer (n-type a -3L+-++Ge++:H), 12
03-Multiplication region (a-5it-XGeX:I(~a-3
it-VCV:)l), 1204...Light absorption layer (a-3it-xGex:t(), 1205 ・=
Charge injection blocking layer (p-type a-3i+-xGex:H),
1206...Transparent electrode, 1211, 1212.12
13... Composition change layer, 1301-n type a-S1+-xGex:H layer, 1302
...multiplication region, 1303 ・-a-5i, -, Ge
x: H layer, 1304 ・p type a-5il-xGex:
H layer, 1311, 13121313,..., composition change layer (a-3i+-xGex:H~a-3i1-, Cy
:H), 1315, 1316, 1317
... step-back structure layer, 1314 ... layer closest to the n-type conductive layer, 1401 ... n-type a-Sil-yCy:H layer,
1402...multiplication area! 411,1412.14
13... composition change layer, 1403-a-3i+-++G
ex: H layer, 1404-...p type a-3L+-xGex
:H layer, 1501... Cr electrode, 1502... charge injection blocking layer (n-type a-Sit-xGex:H), l 503
... Multiplication region (a-3t+-xGex: H~a-3i
+-yCy:H), 1504...Light absorption layer (a
-Si:H-a-si+-ycy:H), 150
5... Charge injection blocking layer Cr type a-3i:H), 15
06...Transparent electrode, 151L 1512, 1513
...composition change layer, 1601-=n-type a-3i+-xGex:H layer, 16
02...multiplication region, 1603-a-Si:H~a
-3i+-yCy: t (layer, 1604"・I) type a-
Si + H layer, 1611, 1612.1613. ...
, composition change layer (a-Sit-xGex: H~a-3it
-yCy:H), 1615. 1616. 16
17... Step-back structure layer, 1614... Layer closest to the n-type conductive layer, 1701--- n-type a-3l + -yCy:H layer, 1702... Multiplication region, 1711, 1712 .1
713... composition change layer, 1703-a-3i:)I-
a-3it-yCy: H layer, 1704-p type a-3i
:H layer, 1801...Cr electrode, 1802...Charge injection blocking layer (n-type a-3t+-xGex:H), 1803
... Multiplication region (a-3i+-+tGex: H-a-
3it-yCy:H), 1804-light absorption layer (a
-Si+H~a-3it-, Ge, :H), 180
5... Charge injection blocking layer (p-type a-3i:H),
1806 ・-Transparent electrode, 1811, 1812.181
3... Composition change layer, 1901- n-type a-3t+-xGex:H layer, 190
2... Multiplication region, 1903-a-3i: H-a-3
it-xGex: H layer, 1904 ・I) type a-3i:
H layer, 1911, 1912.1913. ..., composition change layer (a-3i+-xGex:H~a-5it-yCy
:H), 1915. 1916. 1917...
- Step-back structure layer, 1914... Layer closest to the n-type conductive layer, 2001 =-n-type a-3i l -yCy: H layer,
2002... Multiplication area, 2011, 2012.20
13... Composition change layer, 2003-a-3i:H~a-
3it-xGex: H layer, 2004-=p type a-3i
:H layer, 2101...Cr electrode, 2102...charge injection blocking layer (n-type a-3t+-xGex:H), 2103.
= Multiplication region (a-3it-xGex: H~a-3i+-
yCy:H), 2104...Cr electrode, 21
05...Light absorption layer (a-Si:H), 2106
-1・Charge injection blocking layer (p-type a-3i:H), 21
07...Transparent electrode, 2111, 2112.2113.
... Composition change layer, 2201-n type a-3t 1-xGex: H layer, 2
2028. . Multiplication region, 2203-=Cr electrode, 2204-a-
5i: H layer, 2205 ・P type a-Si+H layer, 221
1°2212.2213. ..., composition change layer (a-
S11-xGex:H" a-3x+-, C, :H)
, 2215 + 2216. 2217...Step-back structure layer, 2214...
Layer closest to the n-type conductive layer, 2301 =-n-type a-3i l-, C,:H layer, 23
02... Multiplication area, 2311, 2312.2313.
・・Composition change layer, 2303 ・・Cr electrode, 2304−
a-3i: H layer, 2305-...p type a-3i,-, C
y: H layer, 2401... n-type silicon substrate, 2402
...n layer, 2403...p base region, 2404.
... n9 emitter region, 2405 ... oxide film, 240
6... Gate electrode, 2407... Insulating layer, 2408
...Emitter electrode, 2408'...Pace electrode, 2
409... Insulating layer, 2411... Electrode, 2412
・-n type a-3L l -xGex・H layer, 2413-
... Multiplication region, 2414-a-3iGe, :H, 241
5-light absorption layer, 2416-a-Si:H layer, 2417.
...Transparent electrode, 2418...Collector electrode, 2421
, 2422.2423... Composition change layer, 2501... Cr electrode, 2502... Charge injection blocking layer (n-type a-3i+-xGex:H), 2503.
・・Multiplication region (a-3L+-xGe, :H-a-Si+
-yCy:H), 2504...n type a-3it-
xGex:H, 2505-light absorption layer (a-Si:H),
2506... Charge injection blocking layer (p-type a-3i:H),
2507...Transparent electrode, 2511, 2512゜251
3... Composition change layer, 2601-n type a-3i+-++Ge++:H layer, 26
02 ... Multiplication range, 2603- a-3i+-xG
ex: H, 2604・= a-3i: H layer, 2605
・P type a-3i: H layer, 2611.2612, 2613
.. ..., composition change layer (a-5i+-xGex:H-
a-3it-yCy:H), 2615, 2616
.. 2617...Step-back structure layer, 2614...
・Layer closest to the n conductivity type layer, 2701-n type a-5it-, C,:l (layer, 2702
- Multiplication region, 2711, 2712.2713... composition change layer, 2703- n-type a-3i:H layer, 2704-
a-3i: H layer, 2705 ・ID type a-3t+-yC
y: H layer, 2801...Cr electrode, 2802...charge injection blocking layer (n-type a-3i+-xGex:H),
2803... Multiplication region (a-St+-xGe+++
H""" a-3t+-yCy:H), 2804
...n type a-3it-xGex:H, 2805...
Light absorption layer (a-St+-xGex:H), 2806
... Charge injection blocking layer (p-type a-3it-++Gex
:H), 2807---Transparent electrode, 2811.28
12.2813...composition change layer, 2901--- n
Type a-3it, ++Gex:H layer, 2902-...multiplication region, 2903...a-3i+-xGex:H, 2
904...a-Si+-xGex: H layer, 2905-
p-type a-SiGe, :H layer, 2911, 2912, 29
13. -... composition change layer (a-3i+-xGex:H~
a-Si+-y(:y:H), 2915.2916.2
917...Step-back structure layer, 2914...n
Layer closest to type conductive layer, double region, 3311, 3312
.. 3313... composition change layer, 3303- n type a-3
L + -yCy: HNI, 3304-a-3i
t-yC,: 8 layers, 3305 ・p-type a-5it-yC
y: 8 layers, 3401... Cr electrode, 3402... charge injection blocking layer (n-type a-3it-*Gex:H), 3403.
・・Multiplication region (a-3i+-xGex: H-a-Si+
-yCy:H), 3404-...n-type a-5t+-
xGex:H, 3405... Light absorption layer (a-3i:H
~a-Sit-yCy:H), 3406-charge injection blocking NCp type a-3i:H), 3407 = transparent electrode, 3411.3412.3413...composition change layer,
3501 =-n type a-3i +-xGex: 8 layers,
3502-9° multiplication region, 3503...a-3i+
-xGex:H2S2O8-a-Si:H~a-Si+
-yCy: H layer, 3505- p type a-3i: 8 layers, 3
511, 3512, 3513°..., composition change layer (a
-3it-xGex+H-” a-3it-yCy:H
), 3515, 3516. 3517... Step-back structure layer, 3514... Layer closest to the n-type conductive layer, 3601- n-type a-3i + -yCy: 8 layers, 3
602 ... Increase 3001-= n type a-3it-yC
y: 8 layers, 3002--multiplication area, 3011, 301
2.3013... composition change layer, 3003- n type a-
3t + -xGex IH layer, 3004 =・a-3
i+ -xGex: 8 layers, 3005-p type a-3l+
-xGe, : 8 layers, 3101... Cr electrode, 3102... charge injection blocking layer (n-type a-Si+-*Ge*:H), 3103.
・・Multiplication region (a-3it-XGeX:H~a-SL+
-WCy:H), 3104...n type a-S
i+-xGex:H, 3105...light absorption layer (a-s
i+-ycy:H), 3106...charge injection blocking layer (p-type a-3it-yCy:H), 3107-transparent electrode, 3111.3112.3113...composition change layer, 32,' 01 ・-・n type a-St+-xGex
:f(layer, 3202-...multiplication area, 3203''・a
-3x+-xGex:H, 3204-a-3i+-yC
y: 8 layers, 3205 ・p-type a-31+-yCy: 8 layers, 3211, 3212, 3213. ..., composition change layer (a-3i+-xGe, :H~a-3it-, Cy:H
), 3215.3216.3217... Step-back structure layer, 3214... Layer closest to the n-type conductive layer, 3301- n-type a-3l 1-yCy: 1 layer, 3
302 , , multiplication area, 3611, 3612.361
3... Composition change layer, 3603 ・n type a-Sit-y
Cy: 8 layers, 3604-=a-3i: H-a-3i
+-yCy: 8 layers, 3605-p-type a-3i: 8 layers, 3701...Cr electrode, 3702...charge injection blocking layer (n-type a-3i+-xGex:H), 3703-
Multiplication region (a-3t+-xGex:H"" a-3i
+-yCy:H), 3704...n-type a-
3i+-xGex:H, 3705-light absorption N(a-3i
:H-a-Si+-xGex:H), 3706...
・Charge injection blocking layer (p-type a-3i:H), 3707
- Transparent electrode, 3711, 3712.3713... composition change layer, 3801... - n-type a-3it-xGe++: 8 layers,
3802-...multiplication area, 3803-a-3it-x
Gex:H, 3804---a-3i:H~a-3i+
-++Gex: H layer, 3805 ・p type a-3i: 8
layer, 3811, 3812, 3813°..., composition change layer (a-31+-xGex:H~a-3l+-yCy:
H), 3815, 3816. 3817... Step-back structure layer, 3814... Layer closest to the n-type conductive layer, 3901- n-type a-3i1-yCy: 1 layer, 390
2... Multiplication area, 3911, 3912.3913.
... composition change layer, 3903- n-type a-3it-mGe
m:Hj! F, 39o4-a-3i: H-a-3it
, xGe,: 8 layers, 3905 ・p-type a-3i: 8 layers, 4001-An electrode, 4002- n-type C-3i substrate,
4003 =-a-3i+-xGex:H-a-3it
-yCy:H14004-・-a-Si:H14005
-= p-type a-3i: H14゜06-...transparent electrode, 4
011,4012.4013... composition change layer, 4101-n type C-3i substrate, 4102... multiplication region, 4103- a-3i: 8 layers, 4104-p type a-
3i: 8 layers, 4111, 4112, 4113°...,
Composition change layer (a-Sit-++Gex: H~a-3it
-, Cy:H), 4115, 4116.4117...
Step-back structure layer, 4114... layer closest to the n-type conductive layer, 4201, Af2 electrode, 4202, n-type poly S1 layer,
4211, 4212.4213... composition change layer, 42
03- Multiplication region, 4204- a-Si:H layer, 4
205- p-type a-Si: 8 layers, 4206--transparent electrode, 4301--p-type silicon substrate, 4302--p layer, 4303-n base region, 4304--p'' emitter region, 4305 ... Oxide film, 4306... Gate electrode, 4307... Insulating layer, 4308... Emitter electrode, 4309... Insulating layer, 4310... Multiplication region, 431 ], --... Light absorption layer, 4312-p type a-3
i: 8 layers, 4313...transparent electrode, 4314...collector electrode, 4321, 4322.4323...composition change layer.

Claims (6)

【特許請求の範囲】[Claims] (1)Eg1なる禁制帯幅を有し光を吸収する光吸収層
及び光を吸収して生じたキャリアを増倍する最小禁制帯
幅Eg2、最大禁制帯幅Eg3なる禁制帯幅が連続的に
変化したステップバック構造を一層或いは複数層積層し
てなる増倍層を、電荷注入阻止層間に挟持するように積
層して構成したことを特徴とする光電変換装置。
(1) A light absorption layer that absorbs light and has a forbidden band width Eg1, a minimum forbidden band width Eg2 that multiplies carriers generated by absorbing light, and a maximum forbidden band width Eg3 that are continuous. A photoelectric conversion device characterized in that a multiplication layer formed by laminating one or more layers of a modified step-back structure is laminated so as to be sandwiched between charge injection blocking layers.
(2)請求項1記載の光電変換装置において、電荷注入
阻止層の少なくとも一方がn導電型層からなることを特
徴とする光電変換装置。
(2) The photoelectric conversion device according to claim 1, wherein at least one of the charge injection blocking layers is an n-conductivity type layer.
(3)請求項1記載の光電変換装置において、電荷注入
阻止層の少なくとも一方がp導電型層からなることを特
徴とする光電変換装置。
(3) The photoelectric conversion device according to claim 1, wherein at least one of the charge injection blocking layers is made of a p-conductivity type layer.
(4)請求項1記載の光電変換装置において、少なくと
も電荷注入阻止層の少なくとも一方が隣接する半導体層
とショットキー接合を形成する金属からなることを特徴
とする光電変換装置。
(4) The photoelectric conversion device according to claim 1, wherein at least one of the charge injection blocking layers is made of a metal that forms a Schottky junction with an adjacent semiconductor layer.
(5)請求項1記載の光電変換装置において、光吸収層
、増倍層、電荷注入阻止層が少なくともSi原子を含む
非単結晶からなることを特徴とする光電変換装置。
(5) The photoelectric conversion device according to claim 1, wherein the light absorption layer, the multiplication layer, and the charge injection blocking layer are made of a non-single crystal containing at least Si atoms.
(6)Eg1なる禁制帯幅を有し光を吸収する光吸収層
及び光を吸収して生じたキャリアを増倍する最小禁制帯
幅Eg2、最大禁制帯幅Eg3なる禁制帯幅が連続的に
変化したステップバック構造を一層或いは複数層積層し
てなる増倍層を、電荷注入阻止層間に挟持するように積
層して構成してなる複数の光電変換部を有し、 前記複数の光電変換部より発生した電気的信号を蓄積す
る蓄積手段、前記複数の光電変換部より発生した電気的
信号を走査するための走査手段、前記複数の光電変換部
より発生した電気的信号を読み出すための読み出し手段
の内、少なくとも一つの手段を有する信号出力部と、前
記複数の光電変換部とが電気的に接続されていることを
特徴とする光電変換装置。
(6) A light absorption layer that absorbs light and has a forbidden band width Eg1, a minimum forbidden band width Eg2 that multiplies carriers generated by absorbing light, and a maximum forbidden band width Eg3 that are continuous. A plurality of photoelectric conversion sections each having a multiplier layer formed by stacking one or more layers of a changed step-back structure and stacked so as to be sandwiched between charge injection blocking layers, the plurality of photoelectric conversion sections storage means for accumulating electrical signals generated by the plurality of photoelectric conversion units, scanning means for scanning the electrical signals generated by the plurality of photoelectric conversion units, and readout unit for reading out the electrical signals generated from the plurality of photoelectric conversion units. A photoelectric conversion device characterized in that a signal output section having at least one means and the plurality of photoelectric conversion sections are electrically connected.
JP2049603A 1990-03-02 1990-03-02 Photoelectric conversion device Pending JPH03253082A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2049603A JPH03253082A (en) 1990-03-02 1990-03-02 Photoelectric conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2049603A JPH03253082A (en) 1990-03-02 1990-03-02 Photoelectric conversion device

Publications (1)

Publication Number Publication Date
JPH03253082A true JPH03253082A (en) 1991-11-12

Family

ID=12835814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2049603A Pending JPH03253082A (en) 1990-03-02 1990-03-02 Photoelectric conversion device

Country Status (1)

Country Link
JP (1) JPH03253082A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267710A (en) * 1992-01-29 1993-10-15 General Electric Co <Ge> Amorphous multilayered avalanche photodiode
US5783838A (en) * 1995-12-28 1998-07-21 Fuji Xerox Co., Ltd. Non-single crystalline semiconductor photo detector with super lattice
US5847418A (en) * 1995-12-28 1998-12-08 Fuji Xerox Co., Ltd. Semiconductor photo detector containing crystalline amplification layer
US5985689A (en) * 1992-11-13 1999-11-16 Canon Kabushiki Kaisha Method of fabricating photoelectric conversion device having at least one step-back layer

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267710A (en) * 1992-01-29 1993-10-15 General Electric Co <Ge> Amorphous multilayered avalanche photodiode
US5985689A (en) * 1992-11-13 1999-11-16 Canon Kabushiki Kaisha Method of fabricating photoelectric conversion device having at least one step-back layer
US5783838A (en) * 1995-12-28 1998-07-21 Fuji Xerox Co., Ltd. Non-single crystalline semiconductor photo detector with super lattice
US5847418A (en) * 1995-12-28 1998-12-08 Fuji Xerox Co., Ltd. Semiconductor photo detector containing crystalline amplification layer
US6117702A (en) * 1995-12-28 2000-09-12 Fuji Xerox Co., Ltd. Process for making semiconductor photo detector containing crystalline amplification layer

Similar Documents

Publication Publication Date Title
US5686734A (en) Thin film semiconductor device and photoelectric conversion device using the thin film semiconductor device
US5723877A (en) Photoelectric conversion apparatus
JPS6359269B2 (en)
JPH06151801A (en) Photoelectric converter and manufacture thereof
US20110214736A1 (en) Photodiode, image sensor and solar cell
US11404591B2 (en) Methods and apparatuses for improved barrier and contact layers in infrared detectors
US20140217540A1 (en) Fully depleted diode passivation active passivation architecture
EP0444963B1 (en) Photoelectric transfer device
JP3236624B2 (en) Photosensitive electronic device, color sensor using the device, and method of manufacturing the device
US4980736A (en) Electric conversion device
JP2838906B2 (en) Photoelectric conversion device
CA2059197C (en) Photoelectric converting device and image processing apparatus utilizing the same
EP0571944B1 (en) Photoelectric conversion device
US5260560A (en) Photoelectric transfer device
JPH03253082A (en) Photoelectric conversion device
JPS6118183A (en) Solid-state photodetecting device
JP2977164B2 (en) Photoelectric conversion device
US5747864A (en) Light receiving element and a method of fabricating the same
JP2959681B2 (en) Photoelectric conversion device
JP2977165B2 (en) Photoelectric conversion device
JPH01194352A (en) Photo detector and integrated receiver
JPH04282873A (en) Photoelectric conversion circuit
JPH07231108A (en) Solar cell
JP2782984B2 (en) Amplification type photoelectric conversion element
JPH0574953B2 (en)