JPH03245304A - Magnetic recording and reproducing device - Google Patents

Magnetic recording and reproducing device

Info

Publication number
JPH03245304A
JPH03245304A JP2042898A JP4289890A JPH03245304A JP H03245304 A JPH03245304 A JP H03245304A JP 2042898 A JP2042898 A JP 2042898A JP 4289890 A JP4289890 A JP 4289890A JP H03245304 A JPH03245304 A JP H03245304A
Authority
JP
Japan
Prior art keywords
signal
recording
switching
speed
motor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2042898A
Other languages
Japanese (ja)
Inventor
Atsushi Hayamizu
淳 速水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP2042898A priority Critical patent/JPH03245304A/en
Publication of JPH03245304A publication Critical patent/JPH03245304A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To transmit data without fail even in the case of any speed by switching the characteristic of each part corresponding to the transmission speed of the data. CONSTITUTION:When a recording mode is commanded, a system control part 18 controls a capstan motor 9 and a drum motor 6 through a motor control part 10 and travels or rotates a magnetic tape 7 and a drum 1 at the prescribed speed. A recording sound signal is inputted to an input/output circuit 11 and supplied to a recording signal processing circuit 12 after A/D conversion. The recording signal processing circuit 12 exerts processings such as interleave, addition of an error detection code and modulation, etc., upon the inputted digital signal, and the output signal is supplied through an amplifier 13 to a head 2 or 3 and recorded onto the magnetic tape 7. The motor control part 10 switches the characteristic of each circuit or each means, etc., respectively in the case of traveling the recording medium at normal speed or at high speed. Thus, the data can be exactly transmitted.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、R−DATに用いて好適な磁気記録再生装置
に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a magnetic recording/reproducing device suitable for use in R-DAT.

〔従来の技術〕[Conventional technology]

R−DATにおいては、音声信号をディジタル的に磁気
テープ上に記録再生することができる。
In R-DAT, audio signals can be digitally recorded and reproduced on magnetic tape.

ディジタル的な記録であるため、この記録信号をディジ
タル的に他の磁気テープにコピーすれば。
Since this is digital recording, this recording signal can be digitally copied onto another magnetic tape.

音質が劣化するようなことがない。There is no deterioration in sound quality.

そこで所定の磁気テープに記録されたデータを他の磁気
テープに高速にダビングするため、あるいはコンピュー
タデータ等のバックアップ装置として応用する場合のバ
ックアップ時間を短縮するために、2倍の転送速度を持
つ磁気記録装置が提案されている。
Therefore, in order to dub the data recorded on a given magnetic tape to another magnetic tape at high speed, or to shorten the backup time when used as a backup device for computer data, etc., a magnetic tape with twice the transfer speed has been developed. A recording device has been proposed.

〔発明が解決しようとする1iIll+題〕しかしなが
ら、データ中に、fI常速で再生、あるいは記録しなけ
ればならないデータ(例えば、音声データ等が考えられ
る)がある場合、従来例の磁気記録再生装置では、記録
、再生が正常に・行われない。
[1iIll+Problem to be Solved by the Invention] However, if there is data (for example, audio data, etc.) that must be reproduced or recorded at fI normal speed, the conventional magnetic recording and reproducing apparatus In this case, recording and playback cannot be performed normally.

本発明はこのような状況に鑑みてなされたもので、通常
の速度はもとより、高速でもデータを正確に伝送するこ
とができるようにするものである。
The present invention has been made in view of this situation, and is intended to enable data to be accurately transmitted not only at normal speeds but also at high speeds.

〔課題を解決するための手段〕[Means to solve the problem]

本発明の磁気記録再生装置は、記録媒体を駆動するモー
タとヘッドを駆動するモータとを制御するモータ制御手
段と、モータ制御手段におけるサーボゲインを切り換え
るゲイン切換手段と、記録媒体より再生された再生信号
から、ヘッドのトラッキング用の信号を検出するフィル
タ手段と、フィルタ手段の周波数特性を切り換えるフィ
ルタ特性切換手段と、再生信号の波形を等化する波形等
化手段と、波形等化手段の周波数特性を切り換える等化
特性切換手段と、再生信号からクロックを抽出するPL
L手段と、PLT、、手段の発振周波数を切り換える発
振周波数切換手段と、記録媒体に記録再生される信号を
処理する信号処理手段と、信号処理手段に出力するシス
テムクロックを発生するシステムクロック発生手段と、
システムクロックの周波数を切り換えるクロック切換手
段とを備える。
The magnetic recording and reproducing apparatus of the present invention includes: a motor control means for controlling a motor that drives a recording medium and a motor that drives a head; a gain switching means for switching a servo gain in the motor control means; filter means for detecting a head tracking signal from a signal; filter characteristic switching means for switching the frequency characteristics of the filter means; waveform equalization means for equalizing the waveform of a reproduced signal; and frequency characteristics of the waveform equalization means. and a PL that extracts the clock from the reproduced signal.
L means, PLT, oscillation frequency switching means for switching the oscillation frequency of the means, signal processing means for processing signals recorded and reproduced on a recording medium, and system clock generation means for generating a system clock to be output to the signal processing means. and,
and clock switching means for switching the frequency of the system clock.

〔作用〕[Effect]

上記構成の磁気記録再生装置においては、記録媒体が通
常の速度で走行される場合と、高速で走行される場合と
で、各回路、手段等の特性が切り換えられる。従って正
確なデータの伝達が可能になる。
In the magnetic recording/reproducing apparatus configured as described above, the characteristics of each circuit, means, etc. are switched depending on whether the recording medium is running at a normal speed or at a high speed. Therefore, accurate data transmission becomes possible.

〔実施例〕〔Example〕

第2図は本発明の磁気記録再生装置の一実施例の構成を
示すブロック図である。
FIG. 2 is a block diagram showing the configuration of an embodiment of the magnetic recording/reproducing apparatus of the present invention.

ドラム1には記録用のヘッド2,3と、再生用のヘッド
4,5が、それぞ6180度の割付は角− 度で配置されている。ヘッド2と5は正のアジマス角を
、ヘッド3と4は負のアジマス角を、それぞれ有してい
る。そして、ヘッド2(3)で記録した信号をヘッド5
(4)で直ちに再生することができるように、後者は前
者に対して、ドラム1の回転軸の方向に所定距離だけ離
間して配置されている。
On the drum 1, recording heads 2 and 3 and reproduction heads 4 and 5 are arranged at an angle of 6180 degrees. Heads 2 and 5 have positive azimuth angles, and heads 3 and 4 have negative azimuth angles. Then, the signal recorded by head 2 (3) is transferred to head 5.
(4) The latter is placed a predetermined distance apart from the former in the direction of the rotation axis of the drum 1 so that it can be immediately reproduced.

1くうl〜1はドラムモータ6により回転され、記録媒
体としての磁気テープ7を走行させるキャプスタン8は
キャプスタンモータ9により回転される。ドラムモータ
6とキャプスタンモータ9の回転は、モータ制御部10
により制御される。
Columns 1 to 1 are rotated by a drum motor 6, and a capstan 8 for running a magnetic tape 7 as a recording medium is rotated by a capstan motor 9. The rotation of the drum motor 6 and capstan motor 9 is controlled by a motor control unit 10.
controlled by

記録データは入出力回路11を介して記録信号処理回路
12に入力され、処理される。記録信号処理回路12よ
り出力された記録データはアンプ13を介してヘッド2
または3に供給される6また、ヘッド4または5により
再生された再生RFm号は、アンプ14を介して波形等
化部15に入力され5等化される。波形等化部15の出
力はP L L部16を介して再生信号処理回路17に
供給される。再生信号処理回路17で処理された信号は
入出力回路11を介して図示せぬ回路に出力される。
The recording data is input to the recording signal processing circuit 12 via the input/output circuit 11 and is processed. The recording data output from the recording signal processing circuit 12 is sent to the head 2 via the amplifier 13.
Further, the reproduced RF signal reproduced by the head 4 or 5 is input to the waveform equalizer 15 via the amplifier 14 and is equalized by 5. The output of the waveform equalization section 15 is supplied to the reproduced signal processing circuit 17 via the PLL section 16. The signal processed by the reproduced signal processing circuit 17 is outputted to a circuit (not shown) via the input/output circuit 11.

システムクロック発生器19はシステムクロックを発生
し、記録信号処理回路12と再生信号処理回路」7に出
力している。例えば、マイクロコンピュータ等よりなる
システムコントロール部゛18は、モータ制御部10、
波形等化部]5、PLL部16、システムクロック発生
器19等に、各部の特性を切り換えるための識別信号を
出力している。
The system clock generator 19 generates a system clock and outputs it to the recording signal processing circuit 12 and the reproduction signal processing circuit 7. For example, the system control section 18 consisting of a microcomputer etc. includes the motor control section 10,
It outputs identification signals for switching the characteristics of each section to the waveform equalization section] 5, PLL section 16, system clock generator 19, etc.

次に、その動作を説明する。Next, its operation will be explained.

記録モードが指令されると、システムコントロール部1
8はモータ制御部10を介してキャプスタンモータ9と
ドラムモータ6を制御し、磁気テープ7とドラム1を所
定の速度で走行または回転させる。
When the recording mode is commanded, the system control unit 1
8 controls a capstan motor 9 and a drum motor 6 via a motor control section 10 to cause the magnetic tape 7 and drum 1 to travel or rotate at a predetermined speed.

記録音声信号は入出力回路11に入力され、A/D変換
された後、記録信号処理回路12に供給される。記録信
号処理回路12は入力されたデイジタル信号に、インタ
リーブ、誤り検出符号の付加、変調等の処理を施す。こ
れらの処理に必要なシステムクロックは、システムクロ
ック発生器19より記録信号処理回路12に供給されて
いる。
The recorded audio signal is input to the input/output circuit 11, A/D converted, and then supplied to the recorded signal processing circuit 12. The recording signal processing circuit 12 performs processing such as interleaving, addition of an error detection code, modulation, etc. to the input digital signal. A system clock necessary for these processes is supplied to the recording signal processing circuit 12 from a system clock generator 19.

記録信号処理回路12より出力された信号は、アンプ1
3を介してヘッド2または3に供給され、磁気テープ7
」二に記録される。
The signal output from the recording signal processing circuit 12 is sent to the amplifier 1.
3 to the head 2 or 3, and the magnetic tape 7
” recorded in 2.

一方、再生モードが指令された場合、ヘッド4またはう
が磁気テープ7より再生したR F信号が、アンプ14
を介して波形等化部15に入力される。
On the other hand, when the reproduction mode is commanded, the RF signal reproduced from the head 4 or the magnetic tape 7 is transmitted to the amplifier 14.
The signal is input to the waveform equalization section 15 via.

波形等化部15は入力されたRF倍信号波形を等化し、
P L L部16に出力する。PLL部1部上6力され
た信号からクロック成分を抽出し、連続したタロツクを
生成する。再生信号処理回路17はPLL部1部上6供
給された信号を、やはりそこから供給されたクロックを
利用して読み取り、データを再生する。
The waveform equalization unit 15 equalizes the input RF multiplied signal waveform,
It is output to the PLL section 16. The clock component is extracted from the input signal to the PLL section 1, and a continuous taro clock is generated. The reproduced signal processing circuit 17 reads the signal supplied to the PLL section 1 and reproduces the data using the clock also supplied therefrom.

再生データは入出力回路11に出力され、D/A変換さ
れた後、図示せぬ回路に供給される。また、再生信号処
理回路17で読み取られたコードはシステムコントロー
ル部18に出力される。
The reproduced data is output to the input/output circuit 11, subjected to D/A conversion, and then supplied to a circuit (not shown). Further, the code read by the reproduction signal processing circuit 17 is output to the system control section 18.

再生信号処理回路17における処理に必要なシステムク
ロックは、システムクロック発生器19より供給されて
いる。
A system clock necessary for processing in the reproduced signal processing circuit 17 is supplied from a system clock generator 19.

次に、速度切り換えの動作について説明する。Next, the speed switching operation will be explained.

システムコントロール部18は、通常の速度又は通常の
速度の2倍の速度の指令が入力された“とき、その指令
に対応する識別信号をモータ制御部10、波形等化部1
5、I) L L部」6、システムクロック発生器19
に出力する。
When a command for a normal speed or a speed twice the normal speed is input, the system control unit 18 transmits an identification signal corresponding to the command to the motor control unit 10 and the waveform equalization unit 1.
5. I) LL section 6. System clock generator 19
Output to.

第1図はモータ制御部10(モータ制御手段)の一実施
例の構成を示している。
FIG. 1 shows the configuration of an embodiment of a motor control section 10 (motor control means).

同図に示すように、アンプ14より出力されたRF倍信
号、フィルタ2]、、22(フィルタ手段)に入力され
ている。このフィルタ2.1.22は、再生RF信号中
に含まれるトラッキング用のATF信号を検出するため
のものである。フィルタ21は磁気テープ7とドラム1
が通常の速度(それぞれ8.15n+m/s、2000
rpm)で駆動された場合に、ATF信号を検出するの
に最適な周波数特性に設定7 されている。これに対して、フィルタ22は、磁気テー
プ7とドラム1が通常の2倍の速度(それぞれ]6.3
mm/s、4000rpm)で駆動された場合に、AT
F信号を検出するのに最適な周波数特性に設定されてい
る。
As shown in the figure, the RF multiplied signal output from the amplifier 14 is input to filters 2], 22 (filter means). This filter 2.1.22 is for detecting a tracking ATF signal included in the reproduced RF signal. The filter 21 includes the magnetic tape 7 and the drum 1.
is the normal speed (8.15n+m/s, 2000
rpm), the frequency characteristics are set to be optimal for detecting the ATF signal. On the other hand, the filter 22 allows the magnetic tape 7 and the drum 1 to operate at twice the normal speed (6.3
mm/s, 4000 rpm), AT
The frequency characteristics are set to be optimal for detecting the F signal.

スイッチ23(フィルタ特性切換手段)は、通常速度の
場合フィルタ21側に、2倍速の場合フンシタ22側に
、それぞれ識別信号に対応して切り換えられる。モータ
制御回路24は、スイッチ23を介して入力されるAT
F信号を基準にして、トラッキングサーボを実行する。
The switch 23 (filter characteristic switching means) is switched to the filter 21 side for normal speed and to the filter 22 side for double speed, respectively, in response to the identification signal. The motor control circuit 24 is connected to the AT input via the switch 23.
Tracking servo is executed based on the F signal.

また、このサーボのゲインが、通常速度の場合と2倍速
の場合とで、それぞれ最適となるように。
Also, the gain of this servo is optimized for normal speed and double speed.

それぞれ専用の時定数回路25.26が設けられており
1mm別号に対応してスイッチ27(ゲイン切換手段)
が切り換えられ、いずれか一方が選択される。
Dedicated time constant circuits 25 and 26 are provided for each, and a switch 27 (gain switching means) is provided corresponding to the 1 mm special number.
are switched and one of them is selected.

波形等化部15においては、第3図に示すように、波形
等化回路44(波形等化手段)において、適切な周波数
特性を設定するためのフィルタの時一 定数回路41と42が設けられている。そして、通常速
度時、時定数回路41が、2倍速時、時定数回路42が
、識別信号に対応してスイッチ43(等化特性切換手段
)により選択される。
In the waveform equalization section 15, as shown in FIG. 3, a waveform equalization circuit 44 (waveform equalization means) is provided with filter time constant circuits 41 and 42 for setting appropriate frequency characteristics. ing. The time constant circuit 41 is selected at normal speed, and the time constant circuit 42 is selected at double speed by a switch 43 (equalization characteristic switching means) in response to the identification signal.

あるいはまた、波形等化部15(波形等化手段)は、第
4図に示すように構成することもできる。
Alternatively, the waveform equalization section 15 (waveform equalization means) may be configured as shown in FIG.

この実施例においては、再生RF信号がローパスフィル
タ51を介して係数器53とデイレイライン52に出力
されている。係数[53にはまた、デイレイライン52
により反射され、その遅延量の2倍の時間だけ遅延され
た信号が入力される。
In this embodiment, a reproduced RF signal is outputted to a coefficient unit 53 and a delay line 52 via a low-pass filter 51. The coefficient [53 also includes the delay line 52
A signal reflected by and delayed by twice the amount of delay is input.

係数器53は入力された信号に所定の係数を乗算して加
算器54に出力する。また、デイレイライン52は、入
力信号を所定時uIJ遅延して、加算器54に出力する
。加算器54は係数器53の出力とデイレイライン52
の出力とを加算し、PLL部1部上6力する。
The coefficient unit 53 multiplies the input signal by a predetermined coefficient and outputs the result to the adder 54. Further, the delay line 52 delays the input signal by a predetermined time uIJ and outputs the delayed signal to the adder 54. The adder 54 connects the output of the coefficient unit 53 and the delay line 52.
The output of the PLL section 1 is added to the output of

デイレイライン52における遅延時間は、lll倍信号
対応してスイッチ55(等化特性切換手段)により切り
換えられている。
The delay time in the delay line 52 is switched by a switch 55 (equalization characteristic switching means) corresponding to the Ill times signal.

このように、通常速度と2倍速の場合において遅延量を
切り換えるようにしても、そ九ぞれの場合に最適な周波
数特性を実現することができる。
In this way, even if the amount of delay is switched between normal speed and double speed, it is possible to achieve optimal frequency characteristics in each case.

第5図は、このようにして波形等化部15において設定
さハた周波数特性を表わしている。2倍速の場合、通常
速度時における場合より高い周波数帯域に設定されてい
る。
FIG. 5 shows the frequency characteristics set in the waveform equalizer 15 in this way. In the case of double speed, a higher frequency band is set than in the case of normal speed.

第6図はl) L L部16の一実施例の構成を示して
いる。
FIG. 6 shows the structure of one embodiment of the L L section 16.

この実施例においては、波形等化部15より入力さiL
だ再生RF信号に含まれるクロック成分に同期シテ、P
 L L 回路61(PLL手段)がクロックを抽出す
るようになっている。そしてP L L回路64に内蔵
される電圧制御発振器(VC○)の出力が、分周回路6
2(発振周波数切換手段)に入力され、分周された後、
PI、■7回路61に内蔵される位相比較器に供給され
ている。この分周回路62の分周比が、識別信号に対応
して切り換えられる。
In this embodiment, the input iL from the waveform equalization section 15 is
Synchronized with the clock component included in the reproduced RF signal, P
The L L circuit 61 (PLL means) extracts the clock. Then, the output of the voltage controlled oscillator (VC○) built in the PLL circuit 64 is transmitted to the frequency dividing circuit 6
2 (oscillation frequency switching means) and after being divided,
PI, is supplied to the phase comparator built in the 7 circuit 61. The frequency division ratio of this frequency dividing circuit 62 is switched in response to the identification signal.

第7図は、システムクロック発生器19の一実施例の構
成を示している。
FIG. 7 shows the configuration of one embodiment of the system clock generator 19.

システムクロック発生器19は、クロックオシレータ3
1(システムクロック発生手段)と、その出力を所定の
分周比で分周してシステ11クロックとして、記録信号
処理回路12と再生(1号処理回路32(信号処理手段
)に出力する分周比切り換え回路32(クロツタ切換手
段)とにより構成されている。そして、分周比切り換え
回路32における分周比が、識別信号に対応して切り換
えられるようになっている。
The system clock generator 19 is a clock oscillator 3
1 (system clock generation means), and its output is divided by a predetermined frequency division ratio and output as the system 11 clock to the recording signal processing circuit 12 and the reproduction (No. 1 processing circuit 32 (signal processing means)). The frequency division ratio switching circuit 32 (crotter switching means) is configured to switch the frequency division ratio in the frequency division ratio switching circuit 32 in response to the identification signal.

尚、Fa別倍信号、手動入力された再生速度の切り換え
信号に対応して発生させるようにしてもよいし、再生信
号から特定の(i号(例えばI) A TΔII))を
検出し、その検出結果に対応して、そのデータが音声信
号データであるときは通常の速度、その他のデータであ
るときは2倍速と、自動的に切り換えるようにすること
もできる。
It should be noted that it may be generated in response to the Fa-specific multiplied signal, a manually input playback speed switching signal, or a specific (i number (for example, I) A TΔII)) may be detected from the playback signal and its Depending on the detection result, it may be possible to automatically switch between normal speed when the data is audio signal data and double speed when the data is other data.

〔発明の効果〕〔Effect of the invention〕

以」二のように、本発明の磁気記録再生装置によれば、
データの伝達速度に対応して、各部の特性1 を切り換えるようにしたので、いずれの速度の場合にお
いても、データを確実に伝送することができる。
As described below, according to the magnetic recording and reproducing apparatus of the present invention,
Since the characteristic 1 of each part is changed according to the data transmission speed, data can be reliably transmitted at any speed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は第2図の実施例におけるモータ制御部の一実施
例の構成を示すブロック図、第2図は本発明の磁気記録
再生装置の一実施例の構成を示すブロック図、第3図及
び第4図は第2図の実施例における波形等化部の一実施
例の構成を示すブロック図、第5図は第3図及び第4図
の実施例における周波数特性を示す周波数特性図、第6
図は第2図の実施例におけるP L L部の一実施例の
構成を示すブロック図、第7図は第2図の実施例におけ
るシステムクロック発生器の一実施例の構成を示すブロ
ック図である。 1 ・ドラ11.2乃至5 ・ヘラ1−16・・ドラ1
1モータ、8 ・キャプスタン、9・・キャプスタンモ
ータ、10 ・モータ制御回路、12・・・記録信号処
理回路、15・・・波形等化部、16・・)) L 1
.、部、17・・・再生信号処理回路、18・・・シス
テ11コン1〜ロー12 ル部、19・・・システムクロック発生器。
1 is a block diagram showing the configuration of an embodiment of the motor control section in the embodiment shown in FIG. 2; FIG. 2 is a block diagram showing the configuration of an embodiment of the magnetic recording/reproducing apparatus of the present invention; FIG. and FIG. 4 is a block diagram showing the configuration of an embodiment of the waveform equalization section in the embodiment shown in FIG. 2, and FIG. 5 is a frequency characteristic diagram showing the frequency characteristics in the embodiment shown in FIGS. 3 and 4. 6th
The figure is a block diagram showing the configuration of one embodiment of the PLL section in the embodiment of FIG. 2, and FIG. 7 is a block diagram showing the structure of one embodiment of the system clock generator in the embodiment of FIG. be. 1 ・Dora 11.2 to 5 ・Hera 1-16...Dora 1
1 Motor, 8 Capstan, 9 Capstan motor, 10 Motor control circuit, 12 Recording signal processing circuit, 15 Waveform equalization unit, 16...)) L 1
.. , section, 17... Reproduction signal processing circuit, 18... System 11 controller 1 to row 12 control section, 19... System clock generator.

Claims (1)

【特許請求の範囲】[Claims]  記録媒体を駆動するモータとヘッドを駆動するモータ
とを制御するモータ制御手段と、前記モータ制御手段に
おけるサーボゲインを切り換えるゲイン切換手段と、前
記記録媒体より再生された再生信号から、前記ヘッドの
トラッキング用の信号を検出するフィルタ手段と、前記
フィルタ手段の周波数特性を切り換えるフィルタ特性切
換手段と、前記再生信号の波形を等化する波形等化手段
と、前記波形等化手段の周波数特性を切り換える等化特
性切換手段と、前記再生信号からクロックを抽出するP
LL手段と、前記PLL手段の発振周波数を切り換える
発振周波数切換手段と、前記記録媒体に記録再生される
信号を処理する信号処理手段と、前記信号処理手段に出
力するシステムクロックを発生するシステムクロック発
生手段と、前記システムクロックの周波数を切り換える
クロック切換手段とを備える磁気記録再生装置。
a motor control unit that controls a motor that drives a recording medium and a motor that drives a head; a gain switching unit that switches a servo gain in the motor control unit; and tracking of the head from a reproduction signal reproduced from the recording medium. a filter means for detecting a signal of interest, a filter characteristic switching means for switching the frequency characteristic of the filter means, a waveform equalization means for equalizing the waveform of the reproduced signal, a frequency characteristic of the waveform equalization means, etc. and P for extracting a clock from the reproduced signal.
LL means, oscillation frequency switching means for switching the oscillation frequency of the PLL means, signal processing means for processing signals recorded and reproduced on the recording medium, and system clock generation for generating a system clock to be output to the signal processing means. and clock switching means for switching the frequency of the system clock.
JP2042898A 1990-02-23 1990-02-23 Magnetic recording and reproducing device Pending JPH03245304A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2042898A JPH03245304A (en) 1990-02-23 1990-02-23 Magnetic recording and reproducing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2042898A JPH03245304A (en) 1990-02-23 1990-02-23 Magnetic recording and reproducing device

Publications (1)

Publication Number Publication Date
JPH03245304A true JPH03245304A (en) 1991-10-31

Family

ID=12648850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2042898A Pending JPH03245304A (en) 1990-02-23 1990-02-23 Magnetic recording and reproducing device

Country Status (1)

Country Link
JP (1) JPH03245304A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158601A (en) * 2000-11-17 2002-05-31 Sony Corp Signal processing circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158601A (en) * 2000-11-17 2002-05-31 Sony Corp Signal processing circuit

Similar Documents

Publication Publication Date Title
JPS6254868A (en) Controller for number of rotation of rotary recording medium
JPS59186178A (en) Random access device of clv disc
JPH03245304A (en) Magnetic recording and reproducing device
JPS61114673A (en) Signal record reproducing method
JP2663517B2 (en) Playback device
JP2825170B2 (en) Tape speed controller
JPS6265256A (en) Reproducing device
JPS6318564A (en) Capstan control circuit for tape reproducing device with helical scanning system
KR100219136B1 (en) Capstan motor velocity control method and video tape record/reroduce apparatus using a recorded velocity control signal
JPH0648579Y2 (en) Variable speed synchronous recording device
JPS60658A (en) Rotary head pcm recorder
JP2987962B2 (en) VTR device
JP2882021B2 (en) Digital data recording / reproducing device
JPH10222936A (en) Equipment for reproducing digital signals
JPS6318561A (en) Head switching signal generating circuit for helical scan system tape reproducing device
JPS62291743A (en) Magnetic recording and reproducing device
JPS61269577A (en) Capstan control circuit for magnetic recording and reproducing device
JPH04259961A (en) Information recording/reproducing device
JPH08194926A (en) Method and apparatus for recording and read of variable-speed data by using rotating drum device
JPH06131743A (en) Magnetic recording and reproducing device
JPH0580066B2 (en)
JPH0434750A (en) Tracking controller for recording and reproducing device
JPH10188401A (en) Magnetic recording and reproducing device having head phase adjusting means
JPS61294656A (en) Tape recorder
JPS6318559A (en) Head switching signal generating circuit for helical scan system tape reproducing device