JPH03242772A - Digital image processor - Google Patents

Digital image processor

Info

Publication number
JPH03242772A
JPH03242772A JP4064790A JP4064790A JPH03242772A JP H03242772 A JPH03242772 A JP H03242772A JP 4064790 A JP4064790 A JP 4064790A JP 4064790 A JP4064790 A JP 4064790A JP H03242772 A JPH03242772 A JP H03242772A
Authority
JP
Japan
Prior art keywords
data
pes
pixel
bit string
digital image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4064790A
Other languages
Japanese (ja)
Inventor
Tetsuya Taki
哲也 滝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP4064790A priority Critical patent/JPH03242772A/en
Publication of JPH03242772A publication Critical patent/JPH03242772A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To extract a feature value by a simple constitution by comparing an objective picture element(PE) and its near-by PEs with previously determined PEs, outputting data corresponding to the compared result as a bit string and using the data as an address signal to read out previously stored data indicating the feature value. CONSTITUTION:The digital image processor is provided with a comparing means 6 for comparing an objective PE and its near-by PEs with the previously determined PEs and outputting data corresponding to the compared result as a bit string and storage means 8, 9 for outputting data expressing features corresponding to the data in response to the reception of the bit string data as an address signal from the means 6. When the objective PE and its near-by PEs are compared with the previously determined PEs and the bit string data outputted correspondingly to the compared result are applied to the storage means 8, 9 as an address data, data expressing the feature of the objective PE are outputted in accordance with the states of the near-by PEs. Thus, the feature value can be extracted by the simple constitution.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明はディジタル画像処理装置に関し、特に、画像
の局所的特徴量である境界画素数や連結数やオイラー数
を抽出するようなディジモル画像処PJ!装置に関する
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a digital image processing device, and in particular, to digital image processing that extracts the number of boundary pixels, the number of connections, and the Euler number, which are local feature quantities of an image. PJ! Regarding equipment.

[従来の技術] 第4図は従来のディジタル画像処理装置を示す概略ブロ
ック図であり、第5図は3×3の画素の特徴量を説明す
るための図であり、第6図はオイラー数要素を説明する
ための図である。
[Prior Art] Fig. 4 is a schematic block diagram showing a conventional digital image processing device, Fig. 5 is a diagram for explaining the feature amount of 3 x 3 pixels, and Fig. 6 is a diagram showing the Euler number. FIG. 3 is a diagram for explaining elements.

まず、第4図ないし第6図を参照して、従来のディジタ
ル画像処理装置について説明する。画像メモリ1には、
たとえば3X3の画素X。−X8か記憶されていて、こ
の画像の近傍パターンから特徴量が検出される。この特
徴量は連結数と境界画素数とオイラー数で表わされる。
First, a conventional digital image processing apparatus will be described with reference to FIGS. 4 to 6. In image memory 1,
For example, 3x3 pixel X. -X8 is stored, and the feature amount is detected from the neighboring pattern of this image. This feature quantity is expressed by the number of connections, the number of boundary pixels, and the Euler number.

連結数は連結数検出ロジック回路2によって検出され、
境界画素数は境界画素数検出ロジック回路3によって検
出され、オイラー数はオイラー数検出ロジック回路4に
よって検出される。
The number of connections is detected by the number of connections detection logic circuit 2,
The number of boundary pixels is detected by the boundary pixel number detection logic circuit 3, and the Euler number is detected by the Euler number detection logic circuit 4.

ここで、連結数は中心の画素X。に対して他の画素x1
〜x8がどの位置にあるかを示すものであり、境界画素
数は中心の画素X。に対して隣接する画素数であり、オ
イラー数は図形の形状の大局的特徴を示す有力な指標で
あり、図形の穴を求めることかできる。
Here, the number of connections is the central pixel X. other pixel x1
It shows where x8 is located, and the number of boundary pixels is the center pixel X. Euler's number is the number of pixels adjacent to each other, and Euler's number is a powerful index that indicates the global characteristics of the shape of a figure, and can be used to find holes in a figure.

オイラー数は図形中に含まれる第6図(a)に示すT、
第6図(b)に示すF、第6図(c)に示すり、第6図
(d)に示すEの要素の個数を合計して求められる。T
は第6図(a)に示すようなL字形の3画素のパターン
およびその軸対称。
The Euler number is T shown in Figure 6(a) included in the figure,
It is obtained by summing the numbers of elements F shown in FIG. 6(b), E shown in FIG. 6(c), and E shown in FIG. 6(d). T
is an L-shaped three-pixel pattern and its axial symmetry as shown in FIG. 6(a).

回転対称パターンである。Fは第6図(b)に示すよう
な正方形をなす4画素のパターンであり、Dは第6図(
c)に示すような斜めに並ぶ2画素のベターンおよびそ
の軸対称パターンであり、Eは第6図(d)に示すよう
な2画素の縦直列パターンあるいは横直列パターンであ
る。第5図に示した3×3画素の例では、境界画素数は
4てあり、連結数は3てあり、オイラー数要素のTは1
であり、Dは3であり、Eは2てあり、Fは0である。
It is a rotationally symmetrical pattern. F is a square four-pixel pattern as shown in Figure 6(b), and D is a pattern of four pixels as shown in Figure 6(b).
E is a two-pixel pattern arranged diagonally and its axially symmetrical pattern as shown in c), and E is a two-pixel vertically serial pattern or horizontally serial pattern as shown in FIG. 6(d). In the 3x3 pixel example shown in Figure 5, the number of boundary pixels is 4, the number of connections is 3, and the Euler number element T is 1.
, D is 3, E is 2, and F is 0.

[発明か解決しようとする課題1 上述のごとく、従来のディジタル画像処理装置は、連結
数、境界画素数、オイラー数をそれぞれ別個に検出する
ために、連結数検出ロジック回路2、境界画素数検出ロ
ジック回路3およびオイラー数検出ロジック回路4とい
うような専用のハードウェアを用意し、それぞれの特徴
量を検出する必要があるため、構成が複雑にならざるを
得なかった。
[Problem to be Solved by the Invention 1] As mentioned above, the conventional digital image processing device has a logic circuit for detecting the number of connections, a logic circuit for detecting the number of boundary pixels, and a logic circuit for detecting the number of boundary pixels in order to separately detect the number of connections, the number of boundary pixels, and the Euler number. Since it is necessary to prepare dedicated hardware such as the logic circuit 3 and the Euler number detection logic circuit 4 and detect the respective feature amounts, the configuration has to become complicated.

それゆえに、この発明の主たる目的は、比較的簡単な構
成で対象画素とその近傍画素の特徴を表わすデータを出
力できるようなディジタル画像処理装置を提供すること
である。
Therefore, a main object of the present invention is to provide a digital image processing device that can output data representing the characteristics of a target pixel and its neighboring pixels with a relatively simple configuration.

[課題を解決するための手段] この発明は対象画素とその近傍画素の特徴を表わすデー
タを出力するディジタル画像処理装置であって、対象画
素およびその近傍画素と予め定める画素とを比較し、そ
の比較結果に応じたデータをビット列として出力する比
較手段と、近傍画素の状態に応じて特定できる特徴量を
予め記憶し、比較手段からビット列のデータがアドレス
信号として与えられたことに応じて、そのデータに対応
する特徴を表わすデータを出力する記憶手段を備えて構
成される。
[Means for Solving the Problems] The present invention is a digital image processing device that outputs data representing the characteristics of a target pixel and its neighboring pixels, and compares the target pixel and its neighboring pixels with predetermined pixels, Comparing means outputs data according to the comparison result as a bit string, and feature quantities that can be specified according to the states of neighboring pixels are stored in advance, and in response to the bit string data being given as an address signal from the comparing means. The apparatus is configured to include a storage means for outputting data representing characteristics corresponding to the data.

[作用コ この発明に係るディジタル画像処理装置は、対象画素お
よびその近傍画素と予め定める画素とを比較し、その比
較結果に応じて出力されるビット列のデータがアドレス
信号として記憶手段に与えられると、近傍画素の状態に
応じて特徴を表わすデータが出力される。
[Function] The digital image processing device according to the present invention compares a target pixel and its neighboring pixels with a predetermined pixel, and data of a bit string outputted according to the comparison result is given to the storage means as an address signal. , data representing characteristics is output according to the states of neighboring pixels.

[発明の実施例] 第1図はこの発明の一実施例の概略ブロック図であり、
第2図は第1図に示したデータ変換回路の具体的なブロ
ック図である。
[Embodiment of the invention] FIG. 1 is a schematic block diagram of an embodiment of the invention.
FIG. 2 is a concrete block diagram of the data conversion circuit shown in FIG. 1.

次に第1図および第2図を参照して、この発明の一実施
例の構成とともにその動作について説明する。3×3の
画素X。−x8が画像データとして、たとえば1フレ一
ム分のデュアルポートメモリ11に記憶されていて、デ
ュアルポートメモリ11から一次元の画像データとして
シーケンシャルに読出される。この画像データから近傍
の特徴量を抽出するために、3×3の画素を統括して処
理する必要がある。このために、シーケンシャルな画像
データはデータ変換回路5に与えられる。
Next, with reference to FIGS. 1 and 2, the structure and operation of an embodiment of the present invention will be described. 3x3 pixel X. -x8 is stored as image data in the dual port memory 11 for one frame, for example, and is sequentially read out from the dual port memory 11 as one-dimensional image data. In order to extract neighboring feature quantities from this image data, it is necessary to collectively process 3×3 pixels. For this purpose, sequential image data is provided to the data conversion circuit 5.

データ変換回路5は第2図に示すように、直列接続され
たDタイプフリップフロップ53. 54と55.56
と57.58とシーケンシャルな1ライン分のデータを
遅延するIH遅延回路51゜52とを含む。IH遅延回
路51.52はそれぞれシーケンシャルに入力された画
像データを1ライン分遅延させるものであり、Dタイプ
フリップフロップ53.54はIH遅延回路51.52
でそれぞれ1ライン分遅延された画像データを記憶し、
Dタイプフリップフロップ55.56はIH遅延回路5
2によって1ライン分遅延された画像データを記憶し、
Dタイプフリップフロップ57゜58は直接入力された
画像データをラッチする。
As shown in FIG. 2, the data conversion circuit 5 includes D-type flip-flops 53 . 54 and 55.56
57, 58, and IH delay circuits 51 and 52 that delay one sequential line of data. The IH delay circuits 51 and 52 each delay sequentially input image data by one line, and the D type flip-flops 53 and 54 are connected to the IH delay circuits 51 and 52.
Stores image data delayed by one line each,
D-type flip-flops 55 and 56 are IH delay circuits 5
2, the image data delayed by one line is stored,
D-type flip-flops 57 and 58 latch directly input image data.

したがってシーケンシャルに入力された画像データの内
、画素X4 *  X 3 +  x2はIH遅延回路
51.52によって2ライン分遅延される。画素X、は
IH遅延回路51から出力され、画素X。
Therefore, among the sequentially inputted image data, pixels X4*X3+x2 are delayed by two lines by the IH delay circuits 51 and 52. Pixel X is output from the IH delay circuit 51;

はDタイプフリップフロップ53から出力され、画素x
2はDタイプフリップフロップ54から出力される。ま
た、画像データのうち、画素Xs。
is output from the D type flip-flop 53, and the pixel x
2 is output from the D type flip-flop 54. Also, among the image data, pixel Xs.

XQ、XlはIH遅延回路52によって1ライン分遅延
され、画素X5はIH遅延回路52から出力され、画素
X。はDタイプフリップフロップ55から出力され、画
素X、はDタイプフリップフロップ56から出力される
XQ and Xl are delayed by one line by the IH delay circuit 52, and the pixel X5 is output from the IH delay circuit 52 and becomes the pixel X. is output from the D-type flip-flop 55, and pixel X is output from the D-type flip-flop 56.

データ変換回路5によって二次元データに変換された画
像データはコンパレータ6に与えられ、予め定められた
比較データと比較される。比較の基準となる画素値は画
素X。の画素値または成る特定の画素値である。コンパ
レータ6は、その比較出力として、po−poをたとえ
ば、po、pp2・・・poの順序で並べたビット列の
データ7をアドレス信号としてROM8.9に与える。
The image data converted into two-dimensional data by the data conversion circuit 5 is provided to a comparator 6 and compared with predetermined comparison data. The pixel value used as a reference for comparison is pixel X. pixel value or a specific pixel value consisting of . As a comparison output, the comparator 6 provides data 7 of a bit string in which po-po is arranged in the order of po, pp2, . . . po to the ROM 8.9 as an address signal.

ROM8.9には、予め3×3の画素の近傍のパターン
をアドレスとし、その近傍のパターンによって特定的に
特徴量がデータとして予め記憶されている。
In the ROM 8.9, a pattern in the vicinity of 3×3 pixels is used as an address, and feature quantities are stored in advance as data in accordance with the pattern in the vicinity.

すなわち、第3図に示すように、たとえばアドレスr1
01011100Jには、境界画素数r0100J、連
結数r011Jオイラー数要素Tが1であることを示す
rool、J、Dが3であることを示すrill、Eが
2であることを示すrlOJ、FがOであることを示す
「0」が記憶されている。したがって、コンパレータ6
の出力1)o”poをアドレスとしてROM8.9がア
クセスされると、そのときの特徴量がデータとして出力
される。ROM8.9から出力された特徴量のデータは
マルブレクサ10によって選択され、必要な情報が引出
される。なお、特徴量として、成る特定の画素だけでな
く、すべての画素についてデータを出力するようにして
もよい。
That is, as shown in FIG. 3, for example, address r1
01011100J has the number of boundary pixels r0100J, the number of connections r011J rool indicating that Euler number element T is 1, rill indicating that J and D are 3, rlOJ indicating that E is 2, and F is O ``0'' indicating that ``0'' is stored. Therefore, comparator 6
Output 1) When the ROM 8.9 is accessed using o"po as the address, the feature amount at that time is output as data. The data of the feature amount output from the ROM 8.9 is selected by the multiplexer 10, and the necessary Note that data may be output for all pixels, not just a specific pixel, as a feature quantity.

C発明の効果〕 以上のように、この発明によれば、近傍画素の状態に応
して特定できる特徴量を予め記憶しておき、対象画素お
よびその近傍画素と予め定める画素とを比較し、その比
較結果に応じたデータをビット列として出力し、そのデ
ータをアドレス信号として予め記憶されている特徴量を
示すデータを読出すようにしたので、簡単な構成で特徴
量を抽出することができる。
C Effects of the Invention] As described above, according to the present invention, feature amounts that can be specified according to the states of neighboring pixels are stored in advance, and a target pixel and its neighboring pixels are compared with a predetermined pixel, Data corresponding to the comparison result is output as a bit string, and the data is used as an address signal to read data indicating the feature amount stored in advance, so the feature amount can be extracted with a simple configuration.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例の概略ブロック図である。 第2図は第1図に示したデータ変換回路の具体的なブロ
ック図である。第3図は第1図に示したROMに書込ま
れるデータの一例を示す図である。第4図は従来のディ
ジタル画像処理装置を示す概略ブロック図である。第5
図は3×3の画素の特徴量を説明するための図である。 第6図はオイラー数要素を説明するための図である。 図において、5はデータ変換回路、6はコンパレータ、
8.9はROM、10はマルチプレクサ、11はデュア
ルポートメモリ、51.52はIH遅延回路、53〜5
8はDタイプフリップフロップを示す。
FIG. 1 is a schematic block diagram of an embodiment of the present invention. FIG. 2 is a concrete block diagram of the data conversion circuit shown in FIG. 1. FIG. 3 is a diagram showing an example of data written to the ROM shown in FIG. 1. FIG. 4 is a schematic block diagram showing a conventional digital image processing device. Fifth
The figure is a diagram for explaining the feature amount of 3×3 pixels. FIG. 6 is a diagram for explaining Euler number elements. In the figure, 5 is a data conversion circuit, 6 is a comparator,
8.9 is ROM, 10 is multiplexer, 11 is dual port memory, 51.52 is IH delay circuit, 53-5
8 indicates a D type flip-flop.

Claims (1)

【特許請求の範囲】 対象画素と、その近傍画素の特徴を表わすデータを出力
するディジタル画像処理装置であって、前記対象画素お
よびその近傍画素と予め定める画素とを比較し、その比
較結果に応じたデータをビット列として出力する比較手
段、および 前記近傍画素の状態に応じて特定できる特徴量を予め記
憶し、前記比較手段からビット列のデータがアドレス信
号として与えられたことに応じて、そのデータに対応す
る特徴を表わすデータを出力する記憶手段を備えた、デ
ィジタル画像処理装置。
[Scope of Claims] A digital image processing device that outputs data representing the characteristics of a target pixel and its neighboring pixels, which compares the target pixel and its neighboring pixels with a predetermined pixel, and responds to the result of the comparison. a comparison means for outputting the data as a bit string, and a feature quantity that can be specified according to the state of the neighboring pixel, and in response to the bit string data being given as an address signal from the comparison means, A digital image processing device comprising storage means for outputting data representing corresponding features.
JP4064790A 1990-02-20 1990-02-20 Digital image processor Pending JPH03242772A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4064790A JPH03242772A (en) 1990-02-20 1990-02-20 Digital image processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4064790A JPH03242772A (en) 1990-02-20 1990-02-20 Digital image processor

Publications (1)

Publication Number Publication Date
JPH03242772A true JPH03242772A (en) 1991-10-29

Family

ID=12586350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4064790A Pending JPH03242772A (en) 1990-02-20 1990-02-20 Digital image processor

Country Status (1)

Country Link
JP (1) JPH03242772A (en)

Similar Documents

Publication Publication Date Title
US8542315B2 (en) Method and apparatus for expanded dynamic range imaging
US11463664B2 (en) Universal and adaptive de-mosaicing (CFA) system
KR20070090963A (en) Method, apparatus and system for multi-feature programmable tap filter image processing
US7170553B2 (en) Image processing apparatus, image processing method and portable imaging apparatus
US9659982B2 (en) Image sensor pixel structure with optimized uniformity
US4797806A (en) High speed serial pixel neighborhood processor and method
KR970007011B1 (en) Serial video processor and fault-tolerant serial video processor device
US6424753B1 (en) Pixel interpolation method and circuit therefor
JPH03242772A (en) Digital image processor
JP2013064732A (en) Defect inspection device and image processing device
CN207251823U (en) Imaging device and imaging system
KR102124234B1 (en) Integrated circuit having multiple identified identical blocks
JPS58121458A (en) Scan-out system
JP2513185B2 (en) Video signal processing device
JPH0114620B2 (en)
JPS6170673A (en) Image processor
JPH01307853A (en) Test circuit for semiconductor device
Tongprasit et al. A computational digital-pixel-sensor VLSI featuring block-readout architecture for pixel-parallel rank-order filtering
KR20240036924A (en) Image sensor, image processing system, and operation method thereof
CN117406063A (en) ATE test method, ATE test system, electronic equipment and storage medium
KR20030002865A (en) Color interpolation apparatus in image sensor
JP3011297B2 (en) High-speed image processing device
JPH05130513A (en) Solid state image pickup device
JPS61193579A (en) Picture element position recognition of solid-state image pick-up device
JPH0750504B2 (en) Pattern recognition device