JPH03240334A - Line concentration system in time division multiplex - Google Patents

Line concentration system in time division multiplex

Info

Publication number
JPH03240334A
JPH03240334A JP3789790A JP3789790A JPH03240334A JP H03240334 A JPH03240334 A JP H03240334A JP 3789790 A JP3789790 A JP 3789790A JP 3789790 A JP3789790 A JP 3789790A JP H03240334 A JPH03240334 A JP H03240334A
Authority
JP
Japan
Prior art keywords
line
signal
highway
circuit
decoding circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3789790A
Other languages
Japanese (ja)
Inventor
Mamoru Chino
千野 衛
Hiroshi Yamazaki
浩 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3789790A priority Critical patent/JPH03240334A/en
Publication of JPH03240334A publication Critical patent/JPH03240334A/en
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

PURPOSE:To vary the line concentration ratio of a multiplex or decoding circuit by connecting a data highway in a wired-or form, connecting it to an input line of a multiplex circuit and distributing a signal from a decoding circuit in parallel with an outgoing data highway. CONSTITUTION:A line adaptor section 10-i-j converts a signal received by a terminal equipment into a PAM or a PCM signal and sends to a data highway 20-i by using one time slot to the terminal equipment. Moreover, the signal is sent to a connected terminal equipment, the signal of a time slot corresponding to the equipment sent through a data highway 30-i is converted into original information and sent to the terminal equipment. A multiplex circuit 40 multiplexes the transmission signal of an incoming highway 20-i in time division multiplex and a decoding circuit decodes and distributes a signal subject to time division and outputs the result from each output line. The incoming highway 20-i is in wired-or connection and the outgoing highway 30-i is connected in parallel with an output of the decoding circuit before the connection of the line adaptor section 10-i-j and the multiplex circuit 40. Through the constitution above, the highway 20-i whose line concentration ratio is m:1 is used to realize line concentration ratio of 2m:1 or the like.

Description

【発明の詳細な説明】 〔概要] 回線を収容する複数個の回線対応部と時分割方式の回線
多重部とを接続するデータハイウェイを回線多重部の多
重化回路又は復号化回路に接続する時分割多重における
集線方式に関し。
[Detailed Description of the Invention] [Summary] When connecting a data highway that connects a plurality of line corresponding units accommodating lines and a time-division type line multiplexing unit to a multiplexing circuit or a decoding circuit of the line multiplexing unit. Concerning line concentration methods in division multiplexing.

多重化回路の入力線又は復号化回路の出力線に対する集
線比率を変更できるようにすることを目的とし。
The purpose is to be able to change the line concentration ratio for the input line of the multiplexing circuit or the output line of the decoding circuit.

複数本のデータハイウェイを並列にまとめて多重化回路
の入力線とり、、かつ復号化回路の出力線に接続して集
線比率を高めた構成としている。
The configuration is such that a plurality of data highways are grouped in parallel and connected to the input line of the multiplexing circuit, and connected to the output line of the decoding circuit to increase the line concentration ratio.

(産業上の利用分野〕 回線を収容する複数個の回線対応部と時分割方式の回線
多重部とを接続するデータハイウェイを。
(Industrial Application Field) A data highway that connects multiple line support units that accommodate lines and a time-division line multiplex unit.

回線多重部の多重化回路又は復号化回路に接続する時分
割多重における集線方式に関する。
The present invention relates to a line concentration system in time division multiplexing connected to a multiplexing circuit or a decoding circuit of a line multiplexing unit.

〔従来の技術〕[Conventional technology]

第4図は、−船釣なハードウェアの構成図を示す。図中
10−1は回線対応部、20−iは上りデータハイウェ
イ、30−iは下りデータハイウェイ、60は回線多重
部、70は回線交換部。
FIG. 4 shows a configuration diagram of the hardware for boat fishing. In the figure, 10-1 is a line handling unit, 20-i is an uplink data highway, 30-i is a downlink data highway, 60 is a line multiplexing unit, and 70 is a line switching unit.

80は呼処理部、90はコールプロセッサを表わす。80 represents a call processing unit, and 90 represents a call processor.

回線対応部10−1に接続された端末から、情報が送ら
れて来ると2回線対応部10−iは当該情報をPCM信
号又はPAM信号に変換して9回線長重部60に導びき
、当該回線多重部60は夫々の回線対応部10−iから
送られて来る信号を時分割多重方式によって多重化し9
回線交換部70は呼処理部80の命令に従い当該多重化
された信号の交換処理を実行する。
When information is sent from a terminal connected to the line correspondence section 10-1, the two-line correspondence section 10-i converts the information into a PCM signal or a PAM signal and guides it to the nine-line multiplication section 60, The line multiplexing section 60 multiplexes the signals sent from the respective line corresponding sections 10-i using a time division multiplexing method.
The line switching unit 70 executes the switching process of the multiplexed signal according to the command from the call processing unit 80.

第5図は集線方式の従来例を示す0図中、20−i、3
O−it 40−i、50.60は第4図に対応してお
り、1O−t−jは回線対応部140は上りデータハイ
ウェイ20−1の信号を多重化する多重化回路、50は
下りデータハイウェイ30−1へ対応する信号を復号し
て分配する復号化回路を表している。
Figure 5 shows a conventional example of the line concentration system.
O-it 40-i, 50.60 correspond to FIG. It represents a decoding circuit that decodes and distributes a corresponding signal to the data highway 30-1.

上りデータハイウェイ20−1及び下りデータハイウェ
イ30−1は夫々、1個又は複数個の回線対応部1O−
i−1ないし1O−i−nを回線多重部60内の多重化
回路40の入力線及び復号化回路50の出力線に接続し
ている。
The uplink data highway 20-1 and the downlink data highway 30-1 each include one or more line support units 1O-
i-1 to 1O-i-n are connected to the input line of the multiplexing circuit 40 in the line multiplexing section 60 and the output line of the decoding circuit 50.

回線対応部1O−i−jは5当該回線対応部1O−i−
jに接続されている端末装置から送られて来る信号を、
PAM信号又はPCM信号に変換して、1つの送信端末
装置に対して1つのタイムスロットを用いて上りデータ
ハイウェイ20−1へ伝送する。
The line corresponding section 1O-i-j is 5. The line corresponding section 1O-i-
The signal sent from the terminal device connected to j,
The signals are converted into PAM signals or PCM signals and transmitted to the uplink data highway 20-1 using one time slot for one transmitting terminal device.

逆に9回線対応部1O−i−jに接続されている端末装
置(図示せず)に送信されて来たときには、下りデータ
ハイウェイ30−1が伝送してくる当該端末装置に対応
するタイムスロットの信号を元の情報に変換して、当該
端末装置へ伝送する。
Conversely, when the data is transmitted to a terminal device (not shown) connected to the 9-line support section 1O-i-j, the time slot corresponding to the terminal device transmitted by the downlink data highway 30-1 is Converts the signal into the original information and transmits it to the terminal device.

例えば、多重化回路40の出力線及び復号化回路50の
入力線におけるフレーム情報においてタイムスロットの
個数が32であり、上りデータハイウェイ20−1及び
下りデータハイウェイ30−iが夫々4本であるとする
と、均等に配分した場合には夫々のデータハイウェイ2
0−1および30−1のタイムスロット数は8である。
For example, if the number of time slots in the frame information on the output line of the multiplexing circuit 40 and the input line of the decoding circuit 50 is 32, and the upstream data highway 20-1 and the downstream data highway 30-i each have 4 lines. Then, if distributed evenly, each data highway 2
The number of time slots for 0-1 and 30-1 is eight.

したがって例えば夫々の回線対応部1O−i−jがタイ
ムスロットを2個づつ使用するとすると、4個の回線対
応部1O−i−jを回線多重部60へ接続するためのデ
ータハイウェイ20−iおよび3〇−1が用意される。
Therefore, for example, if each line corresponding section 1O-i-j uses two time slots, the data highway 20-i and 30-1 is prepared.

[発明が解決しようとする課題〕 上記集線方式によると1例えば、上記の例で集線比率を
2倍にしようとすると、8個の回線対応部1O−i−j
を回線多重部60へ接続することとなり回線多重部60
として機能を向上したものを用意しなければならない。
[Problems to be Solved by the Invention] According to the line concentration method described above, 1. For example, if an attempt is made to double the line concentration ratio in the above example, 8 line handling units 1O-i-j
is connected to the line multiplexing unit 60, and the line multiplexing unit 60
It is necessary to prepare one with improved functionality.

本発明は、多重化回路の入力線又は復号化回路の出力線
に対する集線比率を変更できるようにすることを目的と
する。
SUMMARY OF THE INVENTION An object of the present invention is to enable changing the line concentration ratio for input lines of a multiplexing circuit or output lines of a decoding circuit.

(課題を解決するための手段〕 第1図は本発明の原理図を表している。(Means for solving problems) FIG. 1 shows a diagram of the principle of the present invention.

図中、1O−i−jは回線対応部、20−1は上りデー
タハイウェイ、30−iは下りデータハイウェイ、40
は多重化回路、50は復号化回路。
In the figure, 1O-i-j is a line support section, 20-1 is an uplink data highway, 30-i is a downlink data highway, and 40
50 is a multiplexing circuit, and 50 is a decoding circuit.

60は回線多重部を示している。60 indicates a line multiplexing section.

回線対応部1O−4−jは、端末装置(図示せず)から
信号が送られて来るときには、当該信号をPAM信号又
はPCM信号に変換して3例えば1つの送信端末装置に
対して1つのタイムスロットを用いてデータハイウェイ
20−1へ伝送する。
When a signal is sent from a terminal device (not shown), the line corresponding section 1O-4-j converts the signal into a PAM signal or a PCM signal. It is transmitted to the data highway 20-1 using time slots.

また接続されている端末装置に送信されて来たときには
、データハイウェイ30−iが伝送してくる当該装置に
対応するタイムスロットの信号を元の情報に変換して当
該端末装置へ伝送する。
When the information is transmitted to a connected terminal device, the data highway 30-i converts the signal of the time slot corresponding to the device into the original information and transmits it to the terminal device.

多重化回路40は、上りデータハイウェイ20−iから
伝送して来る信号を時分割多重方式によって多重化する
The multiplexing circuit 40 multiplexes signals transmitted from the uplink data highway 20-i using a time division multiplexing method.

復号化回路50は2時分側条重されている信号を復号し
分配してそれぞれの出力線から出力する。
The decoding circuit 50 decodes and distributes the two-hour signal, and outputs it from each output line.

上りデータハイウェイ20−1は9回線対応部1O−i
−jと多重化回路40とを接続しており多重化回路40
と接続する前に、複数の上りデータハイウェイ20−1
がワイヤードオア接続されている。
Uplink data highway 20-1 has 9 line support section 1O-i
-j and the multiplexing circuit 40 are connected, and the multiplexing circuit 40
Before connecting to multiple uplink data highways 20-1
is wired or connected.

下りデータハイウェイ30−1は、復号化回路50と回
線対応部1O−i−jとを接続しており。
The downlink data highway 30-1 connects the decoding circuit 50 and the line correspondence section 1O-i-j.

複数の下りデータハイウェイ30−iが並列に復号化回
路50の出力線に接続されている。
A plurality of downlink data highways 30-i are connected in parallel to the output line of the decoding circuit 50.

〔作用〕[Effect]

多重化回路40の入力線及び復号化回路50の出力線に
おいて複数のデータハイウェイ20−1及び30−1を
並列に接続しているので1例えば。
For example, a plurality of data highways 20-1 and 30-1 are connected in parallel at the input line of the multiplexing circuit 40 and the output line of the decoding circuit 50.

集線比率がm:1であるデータハイウェイ20−1を用
いて2m:1等の集線比率を実現することができる。
Using the data highway 20-1 with a line concentration ratio of m:1, a line concentration ratio of 2 m:1 or the like can be realized.

〔実施例〕〔Example〕

第2図は本発明の実施例を示している。 FIG. 2 shows an embodiment of the invention.

図中、20−it  3O−it  40.50.6−
15は第1図に対応しており、10−iは回線対応部。
In the figure, 20-it 3O-it 40.50.6-
15 corresponds to FIG. 1, and 10-i is a line correspondence section.

11−1は標本化部、12−iはバッファ、13−2は
復調部、14−iはラインプロセッサ。
11-1 is a sampling section, 12-i is a buffer, 13-2 is a demodulating section, and 14-i is a line processor.

80は呼処理部、90はコールプロセッサを表している
80 represents a call processing unit, and 90 represents a call processor.

回線対応部10−1に接続されている端末装置(図示せ
ず)から音声やデータ等の情報が送られて来ると、標本
化部11−iが当該情報をPCM信号などに変換し、バ
ッファ12−iに格納する。
When information such as voice and data is sent from a terminal device (not shown) connected to the line handling section 10-1, the sampling section 11-i converts the information into a PCM signal etc. and buffers it. 12-i.

ラインプロセッサ14−1は上記格納されたPCM信号
などを、呼処理部80から指示があったタイムスロット
によって回線多重部60へ送出させる。
The line processor 14-1 sends out the stored PCM signals and the like to the line multiplexing unit 60 in a time slot instructed by the call processing unit 80.

逆に上記端末装置に向かって信号が送られて来ると、ラ
インプロセッサ14−iは、呼処理部80から指示があ
ったタイムスロットを復調部13−1へ知らせ、当該復
調部13−1は当該タイムスロットの信号を元の情報に
変換して上記端末装置へ伝送する。
Conversely, when a signal is sent to the terminal device, the line processor 14-i notifies the demodulator 13-1 of the time slot instructed by the call processor 80, and the demodulator 13-1 The signal of the time slot is converted into original information and transmitted to the terminal device.

回線多重部60は多重化回路40と復号化回路50とを
をする。多重化回路40はデータハイウェイ20−1が
接続されている入力線からの信号を時分割多重して送り
出し1復号化回路50は送られて来る信号を復号し対応
する出力線に分配して伝送する。
The line multiplexing section 60 functions as a multiplexing circuit 40 and a decoding circuit 50. The multiplexing circuit 40 time-division multiplexes the signals from the input lines connected to the data highway 20-1 and sends them out.The 1 decoding circuit 50 decodes the incoming signals and distributes them to the corresponding output lines for transmission. do.

呼処理部80は、コールプロセッサ90を有し。The call processing section 80 has a call processor 90.

夫々の回線対応部10−1が用いるタイムスロットの管
理を行ない、同一タイムスロットを複数個の回線対応部
10−1が使用しないようにする。
The time slots used by each line correspondence section 10-1 are managed to prevent a plurality of line correspondence sections 10-1 from using the same time slot.

第3図はフレーム構成図を示す、第3図(a)はデータ
ハイウェイ20−1のフレーム構成、第3図(b)はデ
ータハイウェイ20−2のフレーム構成、第3図(C)
はデータハイウェイ2〇−1及び20−2が接続される
多重化回路400Å力線のフレーム構成を表わす、タイ
ムスロットC4の値はタイムスロットa、の値とタイム
スロットbiO値との論理和をとった値になる。
FIG. 3 shows a frame configuration diagram. FIG. 3(a) shows the frame configuration of the data highway 20-1, FIG. 3(b) shows the frame configuration of the data highway 20-2, and FIG. 3(C)
represents the frame structure of the multiplex circuit 400 Å line of force to which data highways 20-1 and 20-2 are connected. The value of time slot C4 is the logical sum of the value of time slot a and the time slot biO value. value.

回線対応部to−1にタイムスロットat 、回線対応
部10−2にタイムスロットa、9回線対応部10−3
にタイムスロットb31回線対応部10−4にタイムス
ロットbtを割り当てるよう呼処理部80が指示を出し
、タイムスロットa1の値とタイムスロットb1の値と
の論理和をとってタイムスロットC1の値としている。
Time slot at in line corresponding section to-1, time slot a in line corresponding section 10-2, 9 line corresponding section 10-3
The call processing unit 80 issues an instruction to allocate the time slot bt to the time slot b31 line support unit 10-4, and calculates the logical sum of the value of the time slot a1 and the value of the time slot b1 as the value of the time slot C1. There is.

そして回線対応部10−1及び10−3が同時に通信す
ることが生じた場合には呼処理部80はタイムスロッ)
a+及びす、の値を送出する時間をずらせて交互に便用
されるようにし、結果として同時に同一のタイムスロッ
トを使用させないようにする。
When the line handling units 10-1 and 10-3 communicate at the same time, the call processing unit 80 uses a time slot.
The times at which the values of a+ and s are sent are staggered so that they are used alternately, so that the same time slot is not used at the same time.

言うまでもな(、同時に通信することが生じる可能性は
一般に小であり2通信品賞の上に実質上悪影響を与える
ことはない。
Needless to say, the possibility of simultaneous communication occurring is generally small and will not have a substantial negative effect on the award of two communication items.

〔発明の効果〕〔Effect of the invention〕

以上説明した如く2本発明によれば、多重化回路の入力
線又は復号イヒ回路の出力線に対する集線比率を変更す
ることが可能となる。
As explained above, according to the present invention, it is possible to change the line concentration ratio for the input line of the multiplexing circuit or the output line of the decoding circuit.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の原理図、第2図は本発明の実施例、第
3図はフレーム構成図、第4図は一般的なハードウェア
の構成図、第5図は集線方式の従来例を示す。 図中、1O−i−jは回線対応部、20−iは上りハイ
ウェイ、30−4は下りハイウェイ、40は多重化回路
、50は復号化回路、60は回線多重部を表す。
Figure 1 is a principle diagram of the present invention, Figure 2 is an embodiment of the present invention, Figure 3 is a frame configuration diagram, Figure 4 is a general hardware configuration diagram, and Figure 5 is a conventional example of a line concentration system. shows. In the figure, 1O-i-j represents a line corresponding unit, 20-i represents an up highway, 30-4 represents a down highway, 40 represents a multiplexing circuit, 50 represents a decoding circuit, and 60 represents a line multiplexing unit.

Claims (1)

【特許請求の範囲】 回線を収容する複数個の回線対応部(10−i−j)が
、複数本のデータハイウェイ(20−i、30−i)に
よって、多重化を行なう多重化回路(40)及び分離を
行なう復号化回路(50)を備える時分割方式の回線多
重部(60)と接続されている回線多重システムに関し
、上記データハイウェイ(20−i、30−i)を回線
多重部の多重化回路又は復号化回路に接続する時分割多
重における集線方式において、 複数の上り方向のデータハイウェイ(20−i)をワイ
ヤードオア形式で接続して多重化回路の入力線に接続す
るとともに、 復号化回路からの信号は複数の下り方向のデータハイウ
ェイ(30−i)に対して並列に分配するように接続し
た ことを特徴とする時分割多重における集線方式。
[Claims] A multiplexing circuit (40-i-j) that multiplexes a plurality of line corresponding units (10-i-j) accommodating lines via a plurality of data highways (20-i, 30-i). ) and a decoding circuit (50) for decoding. In the line concentration method for time division multiplexing that connects to a multiplexing circuit or a decoding circuit, multiple upstream data highways (20-i) are connected in a wired-OR format and connected to the input line of the multiplexing circuit, and the decoding A concentrating system in time division multiplexing, characterized in that signals from the converter circuit are connected to be distributed in parallel to a plurality of downlink data highways (30-i).
JP3789790A 1990-02-19 1990-02-19 Line concentration system in time division multiplex Pending JPH03240334A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3789790A JPH03240334A (en) 1990-02-19 1990-02-19 Line concentration system in time division multiplex

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3789790A JPH03240334A (en) 1990-02-19 1990-02-19 Line concentration system in time division multiplex

Publications (1)

Publication Number Publication Date
JPH03240334A true JPH03240334A (en) 1991-10-25

Family

ID=12510336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3789790A Pending JPH03240334A (en) 1990-02-19 1990-02-19 Line concentration system in time division multiplex

Country Status (1)

Country Link
JP (1) JPH03240334A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5452307A (en) * 1993-10-20 1995-09-19 Hitachi, Ltd. Data multiplexing system having at least one low-speed interface circuit connected to a bus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5452307A (en) * 1993-10-20 1995-09-19 Hitachi, Ltd. Data multiplexing system having at least one low-speed interface circuit connected to a bus
US5757806A (en) * 1993-10-20 1998-05-26 Hitachi, Ltd. Data multiplexing system having at least one low-speed interface circuit connected to a bus

Similar Documents

Publication Publication Date Title
US5771236A (en) Method for increasing ISDN channel capacity of TDM serial communication link for digital subscriber line channels
US5280477A (en) Network synchronous data distribution system
TW217479B (en) Establishing telecommunications call paths between clustered switching entities
HUT71152A (en) Method and apparatus for establishing telecommunications call path in broadband communication network
US4890279A (en) Multiplexer and computer network using the same
JPH04344745A (en) Optical concentrator
CA2071493A1 (en) Passive optical network
JPH01162454A (en) Sub-rate exchanging system
JPH03240334A (en) Line concentration system in time division multiplex
JPH08331616A (en) Digital private branch exchange for multiprocessor control system using asynchronous transfer mode
GB2261796A (en) A TDM parallel communications bus
US7042845B1 (en) System and method for time division multiplexed switching of data using a high-speed packet switch
JP3109317B2 (en) Frame distribution multiplexer
JPS6235296B2 (en)
KR940007979B1 (en) Isdn subscriber matching device
KR950001518B1 (en) Packet analysis and synthesis apparatus in the full electronic switching system
JPS6239596B2 (en)
JPS63304759A (en) Switching system for voice/data
JP2630214B2 (en) Time division multiplexer
JPH0338197A (en) Multi-media exchange system
Hardcastle Fibre optics in multiplexing
JPS5857939B2 (en) Digital communication method
JPS6346896A (en) Line concentration system
JP3203596B2 (en) Frame broadcast transfer system
KR950002509A (en) Primary Group Speed Interface Device of Medium Capacity Private Switching System for Integrated Communication Network