JPH03235148A - Computer system - Google Patents

Computer system

Info

Publication number
JPH03235148A
JPH03235148A JP2029614A JP2961490A JPH03235148A JP H03235148 A JPH03235148 A JP H03235148A JP 2029614 A JP2029614 A JP 2029614A JP 2961490 A JP2961490 A JP 2961490A JP H03235148 A JPH03235148 A JP H03235148A
Authority
JP
Japan
Prior art keywords
page
tlb
pages
computer system
entry
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2029614A
Other languages
Japanese (ja)
Inventor
Masahiko Saito
雅彦 齊藤
Shinichiro Yamaguchi
伸一朗 山口
Tadashi Kamiwaki
正 上脇
Yoshiki Kobayashi
芳樹 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2029614A priority Critical patent/JPH03235148A/en
Publication of JPH03235148A publication Critical patent/JPH03235148A/en
Pending legal-status Critical Current

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Abstract

PURPOSE:To efficiently execute page management by selecting a page to be written back from a memory device to a disk device considering the state of every kind of memory device in a computer system, especially, the state of a TLB (address conversion buffer) device. CONSTITUTION:When the page on the memory device 42 is written back to the disk device 43, the page to be written back is selected considering the state of every of memory device of the computer system such as the TLB device 41, etc. As a result that the write back of the page is performed especially considering the state of the TLB device 41, the number of times to issue a nullifying request to the TLB device 41 can be reduced. In such a way, the page management of the computer system which performs virtual memory management is executed at high speed.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はページング方式の仮想記憶管理を行う計算機シ
ステムにおいて、TLB装置(アドレス変換バッファ)
等、計算機システムの各種状態を意識したページ管理方
式に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention is directed to a computer system that performs paging-based virtual memory management.
etc., regarding a page management method that takes into consideration various states of a computer system.

〔従来の技術〕[Conventional technology]

TLB装置はメモリ装置上に存在するページテーブルの
一部を記憶し、高速に論理ページ番号から物理ページ番
号への変換を行う装置である。なお、TLB装置内部の
構成・方式等は本発明と直接関係しないので、説明を省
略する。
A TLB device is a device that stores a part of a page table existing on a memory device and converts a logical page number into a physical page number at high speed. Note that the internal structure and system of the TLB device are not directly related to the present invention, so explanations thereof will be omitted.

従来のページ管理方式では、メモリ装置上のページをデ
ィスク装置に書き戻す場合、過去一定期間参照されてい
ないか、あるいはどの程度長く参照されていないかを考
慮して対象となるページを決定していた。
In conventional page management methods, when writing a page on a memory device back to a disk device, the target page is determined by considering whether it has not been referenced for a certain period of time in the past or how long it has not been referenced. Ta.

このため、仮想記憶の論理ページ番号と物理ページ番号
の対応を示すページテーブルのエントリに、第3図に示
すような「参照ビット」を設けていた。命令実行中にプ
ロセッサがメモリ装置を参照したとき、参照位置に対応
するページテーブルのエントリにおける参照ビットの最
上位を1に設定する。このビットは一定時間ごとに下位
にシフトされていく。参照ビットが全てOになれば、こ
のページは過去一定期間参照されていないことを示し、
不要ページとしてディスク装置への書き戻しの対象とな
る。
For this reason, a "reference bit" as shown in FIG. 3 has been provided in the page table entry indicating the correspondence between the logical page number and physical page number of the virtual memory. When a processor refers to a memory device during instruction execution, the most significant reference bit in the page table entry corresponding to the reference position is set to 1. This bit is shifted downward at regular intervals. If all the reference bits become O, this indicates that this page has not been referenced for a certain period of time.
The page will be written back to the disk device as an unnecessary page.

なお、上記の方式は、特開昭63−259749号の公
報に示されている。
The above method is disclosed in Japanese Patent Laid-Open No. 63-259749.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記のような従来方式では、メモリ装置上のページをデ
ィスク装置に書き戻す場合、書き戻し対象となるページ
の選択要因としては、−参照されていない時間の長さの
みであった。しかし、書き戻し対象となるページを選択
する要因としては、種種のものが存在する。
In the conventional method as described above, when a page on a memory device is written back to a disk device, the only factor for selecting a page to be written back is - the length of unreferenced time. However, there are various factors for selecting pages to be written back.

具体的には、TLB装置、キャッシュ記憶装置の状態が
ある。メモリ装置上のあるページをディスク装置に書き
戻すか否かを決定する要因として、「該当ページの論理
ページ番号と物理ページ番号との対応がTLB装置に記
憶されているか」 「該当ページのデータがキャッシュ
記憶装置に多く存在しているか」といった事柄も考慮し
たい。
Specifically, there are the states of the TLB device and cache storage device. The factors that determine whether or not to write back a page on the memory device to the disk device are: ``Does the TLB device store the correspondence between the logical page number and physical page number of the page?'' ``Does the data of the page match?'' We also want to consider things like whether there are a lot of them in the cache storage device.

特に、TLB装置は、メモリ装置上のページをディスク
装置へ書き戻す場合、該当するページに対応するエント
リを必ず無効化しておかなければならない(個々のエン
トリを無効化する機能を有しておらず、全てのエントリ
を無効化しなければならないTLB装置もある)。一般
的に無効化に伴うオーバヘッドは大きい。特に、複数個
のプロセッサを有したマルチプロセッサ型計算機システ
ムにおいては、全てのプロセッサに存在するTLB装置
に無効化要求(これは一般的にプロセッサ開割込みの形
態をとる)を発することになり、オーバヘッドがさらに
大きくなる。
In particular, when writing a page on a memory device back to a disk device, the TLB device must always invalidate the entry corresponding to the page (it does not have a function to invalidate individual entries). , some TLB devices require all entries to be invalidated). In general, the overhead associated with invalidation is large. In particular, in a multiprocessor type computer system having multiple processors, an invalidation request (this generally takes the form of a processor open interrupt) is issued to the TLB device present in all processors, resulting in overhead. becomes even larger.

さらに、TLB装置のエントリに記憶されているページ
の場合、キャッシュ記憶装置上にもそのデータが多く存
在することが予測され、TLB装置の状態を考慮するこ
とは非常に重要である。
Furthermore, in the case of a page stored in an entry of a TLB device, it is predicted that much of that data also exists on the cache storage device, so it is very important to consider the state of the TLB device.

本発明の目的は、計算機システム中の各種記憶装置の状
態、特にTLB装置の状態を考慮に入れて、メモリ装置
上からディスク装置へ書き戻すページを選択し、ページ
ング方式の仮想記憶管理における効率的なページ管理を
行うことである。
An object of the present invention is to select a page to be written back from a memory device to a disk device by taking into account the states of various storage devices in a computer system, especially the state of a TLB device, and to improve efficiency in paging-based virtual memory management. It is to perform proper page management.

〔課題を解決するための手段〕[Means to solve the problem]

上記目的は、ページテーブルのエントリ内部に、計算機
システムの各種記憶装置が対応するページの制御情報お
よびデータを記憶しているか否かを示す記憶フィールド
、あるいは、記憶している量を示す記憶量フィールドを
設け、これを用いてページ管理を行うことによって達成
される。
The above purpose is to create a storage field in a page table entry that indicates whether each storage device of the computer system stores control information and data for the corresponding page, or a storage amount field that indicates the amount of data stored. This is achieved by creating a page and using it for page management.

TLB装置の状態を意識してページ管理を行う場合には
、ページテーブルのエントリ内に、該エントリがいずれ
のプロセッサのTLB装置に記憶されているかを示すT
LB指定フィールド、または、いずれかのTLB装置が
記憶していることを示すTLB参照ビットを設け、これ
を用いてページ管理を行うことによって達成される。
When managing pages with consideration to the state of the TLB device, a TLB that indicates which processor's TLB device the entry is stored in is included in the page table entry.
This is achieved by providing an LB specification field or a TLB reference bit indicating that any TLB device stores it, and using this to perform page management.

〔作用〕[Effect]

記憶フィールドは、該当の記憶装置が対応するページの
制御情報およびデータを読み出した場合、値を設定し、
読み出した制御情報およびデータを破棄した場合には、
値をリセットする。
The storage field sets a value when the corresponding storage device reads the control information and data of the corresponding page,
If the read control information and data are discarded,
Reset the value.

記憶量フィールドは、該当の記憶装置が対応するページ
の制御情報およびデータを読み出しだ場合、値を増加さ
せ、読み出した制御情報およびデータを破棄した場合に
は、値を減少させる。
The storage amount field increases in value when the corresponding storage device reads control information and data of the corresponding page, and decreases in value when the read control information and data are discarded.

TLB指定フィールドは、あるプロセッサのTLB装置
が対応するページテーブルのエントリを読み出して記憶
する場合、その情報を設定する。
The TLB specification field is set with information when a TLB device of a certain processor reads and stores the corresponding page table entry.

また、該TLB装置にエントリの無効化要求が起こった
場合、および該TLB装置のエントリが他のエントリに
置き換えられる場合、無効化/置き換え対象のエントリ
に対応するTLB指定フィールドは、該TLB装置がそ
のエントリを記憶していないことを設定する。
In addition, when a request to invalidate an entry is made to the TLB device, and when an entry in the TLB device is replaced with another entry, the TLB specification field corresponding to the entry to be invalidated/replaced is Sets the entry not to be remembered.

TLB参照ビットはいずれのTLB装置が該エントリを
読み出した場合セットされ、無効化要求が起こった時リ
セットされる。
The TLB reference bit is set when any TLB device reads the entry, and reset when an invalidation request occurs.

本発明のTLB装置を意識したページ管理方式において
は、メモリ装置上の使用されていない空ページが足りな
い場合、前記TLB指定フィールド、またはTLB参照
ビットを調べ、TLB装置にページテーブルのエントリ
が記憶されているか否かと、対応するページの参照され
ていない時間の長さ(従来方式における参照ビットを使
用して測定する)との2つの要因によって、メモリ装置
からディスク装置に書き戻すページを決定し、TLB装
置を無効化する。
In the page management method that takes into consideration the TLB device of the present invention, if there are not enough unused empty pages on the memory device, the TLB specification field or the TLB reference bit is checked, and page table entries are stored in the TLB device. The page that is written back from the memory device to the disk device is determined by two factors: whether the page has been referenced or not, and the length of time that the corresponding page has not been referenced (measured using reference bits in the conventional method). , invalidate the TLB device.

〔実施例〕〔Example〕

本発明の実施例を図面を用いて説明する。 Embodiments of the present invention will be described using the drawings.

第3図に従来のページ管理方式におけるページテーブル
の内部について示した。10はページテーブルであり、
11がページテーブルの1つのエントリを示す。エント
リ11内部には、論理ページ番号30と物理ページ番号
31の対応が存在する。TLB装置に存在しない論理ペ
ージ番号については、この対応を調べてアドレス変換を
行う。
FIG. 3 shows the inside of a page table in a conventional page management system. 10 is a page table,
11 indicates one entry of the page table. Inside the entry 11, there is a correspondence between a logical page number 30 and a physical page number 31. For logical page numbers that do not exist in the TLB device, address translation is performed by checking this correspondence.

32は参照ビットであり、過去一定時間内に該当するペ
ージのデータが参照されたか否かを示す。
Reference bit 32 indicates whether or not the data of the corresponding page has been referenced within a certain period of time in the past.

ページ内のデータが参照された場合、参照ビット32の
最上位ビットを1にセットする。以降、−定の時間間隔
ごとに参照ビット32は下位ヘシフトされていく。参照
ビット32の内部が全て0になった場合、そのエントリ
に対応するページは不要ページに分類される。以下、本
発明の実施例においては、従来から使用されている上記
の参照ビット32の概念と、それによって分類される不
要ページの概要を使用する。
When the data in the page is referenced, the most significant bit of the reference bit 32 is set to 1. Thereafter, the reference bit 32 is shifted to the lower order at regular time intervals. When the contents of the reference bits 32 are all 0, the page corresponding to that entry is classified as an unnecessary page. In the following embodiments of the present invention, the concept of the reference bit 32, which has been used conventionally, and an outline of unnecessary pages classified by the concept will be used.

第1図に、本発明のページ管理方式を行うためのページ
テーブル10の内部構成を示した。ページテーブルのエ
ントリ11内部に、TLB記憶フィールド12.キャッ
シュ記憶量フィールド13等が存在する。これは、計算
機システムの各種記憶装置が対応するページの制御情報
およびデータを記憶するか否かを示すフィールド、ある
いは。
FIG. 1 shows the internal structure of a page table 10 for carrying out the page management method of the present invention. Within entry 11 of the page table are TLB storage fields 12 . A cache storage amount field 13 and the like exist. This is a field indicating whether the various storage devices of the computer system store the control information and data of the corresponding page, or.

記憶している量を示すフィールドである。前者のフィー
ルドであれば、該当の記憶装置が対応するページの制御
情報およびデータを読み出した場合、値を設定する。読
み出した制御情報およびデータを破棄した場合には、値
をリセットする。後者のフィールドであれば、該当の記
憶装置が対応するページの制御情報およびデータを読み
出した場合、値を増加させる。読み出した制御情報およ
びデータを破棄した場合には、値を減少させる。本発明
のページ管理方式では、上記のページテーブルの各フィ
ールドを参照して、メモリ装置からディスク装置へ書き
戻しを行うページを決定する。
This field indicates the amount stored. If it is the former field, a value is set when the corresponding storage device reads out the control information and data of the corresponding page. When the read control information and data are discarded, the values are reset. If it is the latter field, the value is increased when the corresponding storage device reads out the control information and data of the corresponding page. When the read control information and data are discarded, the value is decreased. In the page management method of the present invention, each field of the above page table is referred to to determine the page to be written back from the memory device to the disk device.

なお、上記実施例ではTLB装置、キャッシュ記憶の状
態のみを考慮しているが、計算機システムの他の記憶装
置に対する記憶フィールド、記憶量フィールドを設ける
ことも可能である。
Although the above embodiment considers only the states of the TLB device and cache storage, it is also possible to provide storage fields and storage amount fields for other storage devices of the computer system.

以下1本発明の実施例では、ページ管理において最も重
要なTLB装置を意識したページ管理方式に限って説明
する。
In the following embodiment of the present invention, only a page management method that takes into consideration the TLB device, which is the most important in page management, will be explained.

第2図に、本発明において、TLB装置の状態を意識し
てページ管理を行うためのページテーブル10の内部構
成を示した。
FIG. 2 shows the internal configuration of the page table 10 for managing pages in consideration of the state of the TLB device in the present invention.

第2図(1)はページテーブルのエントリ11内部にT
LB指定フィールド20を設けた構成である。TLB指
定フィールド20はどのプロセッサのTLB装置がペー
ジテーブルの該当エントリを記憶しているかを示す。T
LB指定フィールド20はプロセッサ台数だけのビット
数を有する。
Figure 2 (1) shows that T is inside entry 11 of the page table.
This configuration includes an LB designation field 20. The TLB designation field 20 indicates which processor's TLB device stores the corresponding entry in the page table. T
The LB designation field 20 has the same number of bits as the number of processors.

各ビットが1であれば、対応しているプロセッサのTL
B装置に該当エントリが記憶されていることを示し、ビ
ットがOであれば、記憶されていないことを示す。TL
B指定フィールド20によって、特許請求の範囲第10
項乃至第12項の強制限ページと弱制限ページの分類、
および、強制限ページをディスク装置に書き戻す場合に
無効化すべきページ装置の選択が可能となる。
If each bit is 1, the TL of the corresponding processor
This indicates that the corresponding entry is stored in the B device, and if the bit is O, it indicates that it is not stored. T.L.
According to the B designation field 20, claim 10
Classification of strongly restricted pages and weakly restricted pages in paragraphs to 12,
In addition, it is possible to select a page device to be invalidated when writing back a strongly restricted page to a disk device.

第2図(2)はページテーブルのエントリ11内部にT
LB参照ビット21を設けた構成である。
Figure 2 (2) shows that T is inside entry 11 of the page table.
This is a configuration in which an LB reference bit 21 is provided.

TLB参照ビット21はいずれかのプロセッサのTLB
装置がページテーブルの該当エントリを記憶しているこ
とを示す。TLB参照ビットが1であれば、いずれかの
プロセッサのTLB装置に該当エントリが記憶されてい
ることを示し、ビットがOであれば、どのTLB装置に
も記憶されていないことを示す、TLB参照ビットによ
って、前述の強制限ページと弱制限ページの分類が可能
となる。
TLB reference bit 21 is the TLB of one of the processors.
Indicates that the device has stored the corresponding entry in the page table. If the TLB reference bit is 1, it indicates that the corresponding entry is stored in the TLB device of any processor, and if the bit is O, it indicates that the entry is not stored in any TLB device. The bits enable the above-mentioned classification of pages with strong restrictions and pages with weak restrictions.

第9図に、第2図に示したTLB指定フィールドとTL
B参照ビットを使用した場合の状態遷移図を示す。
Figure 9 shows the TLB specification field and TL shown in Figure 2.
A state transition diagram when using B reference bits is shown.

第9図(1)はTLB指定フィールド20の各ビットの
状態遷移図である。各ビットは対応するプロセッサのT
LB装置がそのエントリを読み出した場合、1にセット
される。また、仮想空間の切換えや、対応するページを
ディスク装置に書き戻した場合、TLB装置のエントリ
を無効化する。
FIG. 9(1) is a state transition diagram of each bit of the TLB designation field 20. Each bit corresponds to the T of the corresponding processor.
Set to 1 if the LB device reads the entry. Furthermore, when switching virtual spaces or writing the corresponding page back to the disk device, the entry in the TLB device is invalidated.

このとき、TLB指定フィールドはOにリセットされる
。さらに、TLB装置が該当のエントリを追い出して他
のエントリを読み出す場合にも、ビットはOにリセット
する。
At this time, the TLB specification field is reset to O. Further, the bit is also reset to O when the TLB device evicts the corresponding entry and reads another entry.

第9図(2)はTLB参照ビット21の状態遷移図であ
る。TLB参照ビットはいずれかのプロセッサのTLB
装置がそのエントリを読み出した場合、1にセットされ
る。また、仮想空間の切換えや、対応するページをディ
スク装置に書き戻した場合、TLB装置のエントリを無
効化する。このとき、TLB指定フィールドは0にリセ
ットされる。
FIG. 9(2) is a state transition diagram of the TLB reference bit 21. The TLB reference bit is the TLB of either processor.
Set to 1 if the device has read the entry. Furthermore, when switching virtual spaces or writing the corresponding page back to the disk device, the entry in the TLB device is invalidated. At this time, the TLB specification field is reset to 0.

第4図および第5図に本発明の特許請求の範囲第10項
乃至第12項のページ管理方式の概念図を示した。第4
図は請求範囲第10項に、第5図は第11項と第12項
に対応している。
FIGS. 4 and 5 show conceptual diagrams of the page management system according to claims 10 to 12 of the present invention. Fourth
The figure corresponds to claim 10, and FIG. 5 corresponds to claims 11 and 12.

第4図は本発明のページ管理方式の第1の実施例の概念
図である。40はプロセッサであり、内部にアドレス変
換を行うTLB装置41を含む。
FIG. 4 is a conceptual diagram of the first embodiment of the page management system of the present invention. A processor 40 includes a TLB device 41 that performs address translation.

42はメモリ装置、43はディスク装置であり、この2
者によって仮想空間を構成する。44は通信バスであり
、プロセッサ40.メモリ装置42゜ディスク装置43
をそれぞれ結合する。メモリ装置内部には、ページテー
ブル10が存在する。ページテーブル10は従来と同様
、論理ページ番号と物理ページ番号との対応を示す。な
お、ページテーブルの一部はTLB装置41に記憶され
ている。
42 is a memory device, 43 is a disk device, and these two
A virtual space is constructed by people. 44 is a communication bus, and processor 40. Memory device 42° disk device 43
Combine each. A page table 10 exists inside the memory device. The page table 10 shows the correspondence between logical page numbers and physical page numbers, as in the past. Note that a part of the page table is stored in the TLB device 41.

本発明のページ管理方式の第1の実施例では、メモリ装
置42上のページをディスク装置43へ書き戻す場合、
先ず、メモリ装[42の全ページを、使用されていない
空ページ45aと、空ページではないが一定時間使用さ
れていない不要ページ45bと、このどちらでもないペ
ージに分類する。空ページか否かの判定はページ番号の
対応がページテーブルに記憶されているか否かによって
行われる。不要ページか否かは従来と同様参照ビットを
用いて判定される。さらに、不要ページ45bはページ
番号の対応がTLB装置に記憶されている強制限ページ
45cと、TLB装置に記憶されていない弱制限ページ
45dに分類される。
In the first embodiment of the page management method of the present invention, when writing a page on the memory device 42 back to the disk device 43,
First, all pages of the memory device 42 are classified into empty pages 45a that are not used, unnecessary pages 45b that are not empty pages but have not been used for a certain period of time, and pages that are neither of these pages. Determination as to whether the page is an empty page is made based on whether or not the page number correspondence is stored in the page table. Whether or not a page is an unnecessary page is determined using reference bits as in the conventional case. Furthermore, the unnecessary page 45b is classified into a strongly restricted page 45c whose page number correspondence is stored in the TLB device, and a weakly restricted page 45d which is not stored in the TLB device.

ページ管理手段は先ず弱制限ページ45dをディスク装
置43へ書き戻し、空ページとする。これによって空ペ
ージの数が最小限度値を越えなければ、強制限ページ4
5cをディスク装置43へ書き戻す。
The page management means first writes back the weak restriction page 45d to the disk device 43, making it an empty page. As a result, if the number of empty pages does not exceed the minimum value, the hard limit page 4
5c is written back to the disk device 43.

本発明の第1の実施例におけるページ管理方式のアルゴ
リズムを第6図に示しておく。
FIG. 6 shows an algorithm for the page management method in the first embodiment of the present invention.

本発明のページ管理方式の第2の実施例の概念図を第5
図に示す。全体的なシステム構成は第4図と同様である
。第2の実施例では、メモリ装置42上のページをディ
スク装置43へ書き戻す場合、先ず、メモリ装置42の
全ページを、使用されていない空ページ45aと、空ペ
ージではないページに分類する。空ページか否かの判定
はページ番号の対応がページテーブルに記憶さ九ている
か否かによって行われる。さらに、空でないページはペ
ージ番号の対応がTLB装置に記憶されている強制限ペ
ージ45cと、TLB装置に記憶されていない弱制限ペ
ージ45dに分類される。ページ管理手段は先ず弱制限
ページ45dのうち、参照されていない時間が長いペー
ジから順にディスク装置43へ書き戻し、空ページとす
る。これによって空ページの数が最小限度値を越えなけ
れば、強制限ページ45cのうち、参照されていない時
間が長いページから順にディスク装置43へ書き戻す。
A conceptual diagram of the second embodiment of the page management method of the present invention is shown in FIG.
As shown in the figure. The overall system configuration is the same as that shown in FIG. In the second embodiment, when writing pages on the memory device 42 back to the disk device 43, all pages in the memory device 42 are first classified into unused empty pages 45a and non-empty pages. Whether or not a page is an empty page is determined based on whether or not the page number correspondence is stored in the page table. Furthermore, non-empty pages are classified into strong restriction pages 45c whose page number correspondence is stored in the TLB device, and weak restriction pages 45d which are not stored in the TLB device. The page management means first writes back to the disk device 43 among the weakly restricted pages 45d in descending order of the pages that have not been referenced for a long time, making them empty pages. As a result, if the number of empty pages does not exceed the minimum value, the pages of the strongly restricted pages 45c are written back to the disk device 43 in the order of pages that have not been referenced for a long time.

なお、従来の方式における参照ビットが表す数が小さい
ほど、参照されていない時間が長いことを示す。
Note that the smaller the number represented by the reference bits in the conventional system, the longer the time during which they are not referenced.

本発明の第2の実施例におけるページ管理方式のアルゴ
リズムを第7図に示しておく。
FIG. 7 shows an algorithm for the page management method in the second embodiment of the present invention.

本発明のページ管理方式の第3の実施例の概念図も第5
図と同様となる。第3の実施例では、メモリ装置42上
のページをディスク装置43へ書き戻す場合、先ず、メ
モリ装置42の全ページを、使用されていない空ページ
45aと、空ページではないページに分類する。空ペー
ジか否かの判定はページ番号の対応がページテーブルに
記憶されているか否かによって行われる。さらに、空で
ないページはページ番号の対応がTLB装置に記憶され
ている強制限ページ45cと、TLB装置に記憶されて
いない弱制限ページ45dに分類される。ページ管理手
段は先ず強制限ページ45cの参照ビットに一定値を加
える。この後、空でないページのうち、参照ビットの表
す数が小さいページから順にディスク装置43へ書き戻
し、空ページとする。なお、参照ビットに加える値を大
きくしすぎると1本発明の第2の実施例となり、加える
値をOにすると従来の方式となる。
The conceptual diagram of the third embodiment of the page management method of the present invention is also shown in the fifth embodiment.
It will be the same as the figure. In the third embodiment, when writing back pages on the memory device 42 to the disk device 43, all pages in the memory device 42 are first classified into unused empty pages 45a and non-empty pages. Determination as to whether the page is an empty page is made based on whether or not the page number correspondence is stored in the page table. Furthermore, non-empty pages are classified into strong restriction pages 45c whose page number correspondence is stored in the TLB device, and weak restriction pages 45d which are not stored in the TLB device. The page management means first adds a constant value to the reference bit of the strongly restricted page 45c. Thereafter, among the pages that are not empty, the pages are written back to the disk device 43 in order from the page with the smallest number represented by the reference bit to become an empty page. It should be noted that if the value added to the reference bit is too large, the second embodiment of the present invention will be used, and if the value added is O, the method will be the conventional method.

本発明の第3の実施例におけるページ管理方式のアルゴ
リズムを第8図に示しておく。
FIG. 8 shows an algorithm for the page management method in the third embodiment of the present invention.

上記のページ管理方式により、強制限ページのディスク
装置への書き戻し回数を減少させ、TLB無効化回数を
減少させることができる。これにより、シングルプロセ
ッサ、マルチプロセッサ両システムの性能向上が図れる
が、マルチプロセッサシステムの場合には、さらに次に
示す効果がある。
With the above page management method, it is possible to reduce the number of times a strongly restricted page is written back to the disk device, and to reduce the number of TLB invalidations. This can improve the performance of both single-processor and multi-processor systems, but in the case of multi-processor systems, the following effects can be obtained.

マルチプロセッサシステムでは、ページをディスク装置
へ書き戻した場合、書き戻し担当のプロセッサのTLB
装置だけでなく、他のプロセッサのTLB装置も無効化
する必要がある。無効化の方式は、通常、目的プロセッ
サで走行中のプログラムを一時停止させ、該プロセッサ
自身に無効化を依頼する形式をとる。このため、プロセ
ッサ開割込みを使用することが多い。本発明のページ管
理方式を用いることにより、無駄なプロセッサ開割込み
とそれに伴う処理(レジスタの退避、復帰など)をでき
る限り避けることができる。ディスク装置へ書き戻すペ
ージとは本来無関係なプログラムを中断させる必要がな
くなる。
In a multiprocessor system, when a page is written back to a disk device, the TLB of the processor in charge of writing back is
It is necessary to invalidate not only the device but also the TLB devices of other processors. The method of invalidation usually takes the form of temporarily stopping the program running on the target processor and requesting the processor itself to invalidate it. For this reason, processor open interrupts are often used. By using the page management method of the present invention, it is possible to avoid wasteful processor open interrupts and associated processing (such as saving and restoring registers) as much as possible. There is no need to interrupt programs that are essentially unrelated to the page being written back to the disk device.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、メモリ装置上に存在するページをディ
スク装置に書き戻す場合、TLB装置等、計算機システ
ムの各種記憶装置の状態を考慮して。
According to the present invention, when a page existing on a memory device is written back to a disk device, the states of various storage devices of the computer system, such as a TLB device, are taken into consideration.

書き戻すページを選択できる。特に、TLB装置の状態
を考慮してページを書き戻す結果、TLB装置に対して
無効化要求を行う回数を減少することができる。
You can select which pages to write back. In particular, by writing back pages in consideration of the state of the TLB device, it is possible to reduce the number of times invalidation requests are made to the TLB device.

これによって、仮想記憶管理を行う計算機システムのペ
ージ管理を高速に実行することが可能である。
This makes it possible to perform page management at high speed in a computer system that performs virtual memory management.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明のページ管理方式を支援するためのペー
ジテーブルの構成図、第2図は本発明のTLB装置の状
態を意識したページ管理方式を支援するためのページテ
ーブルの構成図、第3図は従来の方式におけるページテ
ーブルの構成図、第4図は本発明のページ管理方式の第
1の実施例の概念図、第5図は本発明のページ管理方式
の第2および第3の実施例の概念図、第6図は第1の実
施例におけるページ管理のアルゴリズムを示す図、第7
図は第2の実施例におけるページ管理のアルゴリズムを
示す図、第8図は第3の実施例におけるページ管理のア
ルゴリズムを示す図、第9図はTLB指定フィールドお
よびTLB参照ビットの状態遷移図を示す。 10・・・ページテーブル、11・・・ページテーブル
のエントリ、12・・・TLB記憶フィールド、13・
・・キャッシュ記憶量フィールド、20・・・TLB指
定フィールド、21・・・TLB参照ビット、32・・
・参照ビット、40・・・プロセッサ、41・・・TL
B装置、42・・・メモリ装置、43・・・ディスク装
置、45a・・空ページ、45b・・・不要ページ、4
5c・・・強制帛 6 日
FIG. 1 is a configuration diagram of a page table for supporting the page management method of the present invention, FIG. 2 is a configuration diagram of a page table for supporting the page management method based on the state of the TLB device of the present invention, FIG. 3 is a configuration diagram of a page table in the conventional method, FIG. 4 is a conceptual diagram of the first embodiment of the page management method of the present invention, and FIG. 5 is a diagram of the second and third embodiments of the page management method of the present invention. A conceptual diagram of the embodiment, FIG. 6 is a diagram showing the page management algorithm in the first embodiment, and FIG.
Figure 8 shows the page management algorithm in the second embodiment, Figure 8 shows the page management algorithm in the third embodiment, and Figure 9 shows the state transition diagram of the TLB specification field and TLB reference bit. show. 10... Page table, 11... Page table entry, 12... TLB storage field, 13.
...Cache storage amount field, 20...TLB specification field, 21...TLB reference bit, 32...
・Reference bit, 40... Processor, 41... TL
B device, 42...Memory device, 43...Disk device, 45a...Empty page, 45b...Unnecessary page, 4
5c...forced raid 6 days

Claims (1)

【特許請求の範囲】 1、メモリ装置とディスク装置とにより仮想空間を構成
し、該仮想空間の論理ページ番号と物理ページ番号との
対応を示すページテーブルを有する計算機システムにお
いて、該ページテーブルのエントリ内部に、対応するペ
ージの制御情報およびデータが計算機システムの各種記
憶装置に記憶されているか否かを示す記憶フィールドを
設けて、ページの制御情報およびデータが記憶されてい
る期間中のみ該記憶フィールドを設定し、メモリ装置と
ディスク装置間で転送するページを、該記憶フィールド
を用いて決定することを特徴とした計算機システム。 2、メモリ装置とディスク装置とにより仮想空間を構成
し、該仮想空間の論理ページ番号と物理ページ番号との
対応を示すページテーブルを有する計算機システムにお
いて、該ページテーブルのエントリ内部に、対応するペ
ージの制御情報およびデータのうち計算機システムの各
種記憶装置に記憶されている量を示す記憶量フィールド
を設けて、ページの制御情報およびデータの読込みと破
棄に応じて該記憶量フィールドを更新し、メモリ装置と
ディスク装置間で転送するページを、該記憶量フィール
ドを用いて決定することを特徴とした計算機システム。 3、メモリ装置とディスク装置とにより仮想空間を構成
し、該仮想空間の論理ページ番号と物理ページ番号との
対応を示すページテーブルを有し、該ページテーブルの
一部を記憶しておくTLB装置を含むプロセッサを少な
くとも1個以上装備した計算機システムにおいて、該ペ
ージテーブルのエントリ内部に、該エントリがいずれの
プロセッサのTLB装置に記憶されているかを示すTL
B指定フィールドを設け、メモリ装置とディスク装置間
で転送するページを、該TLB指定フィールドを用いて
決定することを特徴とした計算機システム。 4、メモリ装置とディスク装置とにより仮想空間を構成
し、該仮想空間の論理ページ番号と物理ページ番号との
対応を示すページテーブルを有し、該ページテーブルの
一部を記憶しておくTLB装置を含むプロセッサを少な
くとも1個以上装備した計算機システムにおいて、該ペ
ージテーブルのエントリ内部に、該エントリがいずれの
プロセッサのTLB装置に記憶されていることを示すT
LB参照ビットを設け、メモリ装置とディスク装置間で
転送するページを、該TLB参照ビットを用いて決定す
ることを特徴とした計算機システム。 5、請求項第3項の計算機システムにおいて、プロセッ
サの必要とする論理ページ番号と物理ページ番号との対
応がTLB装置に存在せず、前記ページテーブルから対
応するエントリを読み出して、TLB装置内の1つのエ
ントリを書き換える場合、該ページテーブルのエントリ
内の前記TLB指定フィールドを、読み出したTLB装
置が該エントリの内容を記憶していることを示すように
設定する手段を有することを特徴とした計算機システム
。 6、請求項第3項の計算機システムにおいて、プロセッ
サの必要とする論理ページ番号と物理ページ番号との対
応がTLB装置に存在せず、前記ページテーブルから対
応するエントリを読み出して、TLB装置内の1つのエ
ントリを書き換える場合、該ページテーブルのエントリ
内の前記TLB指定フィールドを、読み出したTLB装
置が該エントリの内容を記憶していることを示すように
設定し、書き換え前のページ番号に対応する前記ページ
テーブルのエントリのTLB指定フィールドを、読み出
したTLB装置が該エントリの内容を記憶していないこ
とを示すように設定する手段を有することを特徴とした
計算機システム。 7、請求項第4項の計算機システムにおいて、プロセッ
サの必要とする論理ページ番号と物理ページ番号との対
応がTLB装置に存在せず、前記ページテーブルから対
応するエントリを読み出して、TLB装置内の1つのエ
ントリを書き換える場合、該ページテーブルのエントリ
内の前記TLB参照ビットをセットする手段を有するこ
とを特徴とした計算機システム。 8、請求項第3項の計算機システムにおいて、メモリ装
置上のページをディスク装置に書き戻す場合、前記ペー
ジテーブルのうち、書き戻しを行うページに対応するエ
ントリ内の前記TLB指定フィールドを調べ、該TLB
指定フィールドが示すプロセッサのTLB装置にのみ無
効化要求を発するとともに、該TLB指定フィールドを
、いずれのプロセッサのTLB装置も対応するエントリ
を記憶していないことを示すように設定することを特徴
とした計算機システム。 9、請求項第4項の計算機システムにおいて、メモリ装
置上のページをディスク装置に書き戻す場合、前記ペー
ジ管理手段は、前記ページテーブルのうち、書き戻しを
行うページに対応するエントリ内の前記TLB参照ビッ
トを調べ、該TLB参照ビットがセットされていれば、
全てのプロセッサのTLB装置に無効化要求を発すると
ともに、該TLB参照ビットをリセットすることを特徴
とした計算機システム。 10、メモリ装置とディスク装置とにより仮想空間を構
成し、該仮想空間の論理ページ番号と物理ページ番号と
の対応を示すページテーブルを有し、該ページテーブル
の一部を記憶しておくTLB装置を含むプロセッサを少
なくとも1個以上装備した計算機システムにおいて、メ
モリ装置上の使用されていない空ページの数を最小限度
値以上まで回復する必要があるとき、メモリ装置上で過
去一定時間に参照されていない不要ページを、ページの
対応がTLB装置に記憶されている強制限ページと、ペ
ージの対応がTLB装置に記憶されていない強制限ペー
ジに分類し、該弱制限ページと前記空ページとの和が前
記最小限度値以上ならば、該弱制限ページのみをディス
ク装置に書き戻して空ページとし、該弱制限ページと前
記空ページとの和が前記最小限度値に満たないならば、
前記不要ページの全てをディスク装置に書き戻して空ペ
ージとするページ管理手段を有し、前記強制限ページの
ディスク装置への書き戻しを制限して、TLB装置の無
効化回数を減少させることを特徴とした計算機システム
。 11、メモリ装置とディスク装置とにより仮想空間を構
成し、該仮想空間の論理ページ番号と物理ページ番号と
の対応を示すページテーブルを有し、該ページテーブル
の一部を記憶しておくTLB装置を含むプロセッサを少
なくとも1個以上装備した計算機システムにおいて、メ
モリ装置上の使用されていない空ページの数を最小限度
値以上まで回復する必要があるとき、メモリ装置上の空
でないページを、ページの対応がTLB装置に記憶され
ている強制限ページと、ページの対応がTLB装置に記
憶されていない弱制限ページとに分類し、前記空ページ
の数が前記最小限度値に達するか、該弱制限ページの数
が0となるまで、該弱制限ページのうち参照されていな
い時間が長いページから順にディスク装置に書き戻して
空ページとし、この時点で前記空ページの数が最小限度
値に達していなければ、前記空ページの数が最小限度値
に達するまで、前記強制限ページのうち参照されていな
い時間が長いページから順にディスク装置に書き戻して
空ページとするページ管理手段を有し、前記強制限ペー
ジのディスク装置への書き戻しを制限して、TLB装置
の無効化回数を減少させることを特徴とした計算機シス
テム。 12、メモリ装置とディスク装置とにより仮想空間を構
成し、該仮想空間の論理ページ番号と物理ページ番号と
の対応を示すページテーブルを有し、該ページテーブル
の一部を記憶しておくTLB装置を含むプロセッサを少
なくとも1個以上装備した計算機システムにおいて、メ
モリ装置上の使用されていない空ページの数を最小限度
値以上まで回復する必要があるとき、メモリ装置上の空
でないページを、ページの対応がTLB装置に記憶され
ている強制限ページと、ページの対応がTLB装置に記
憶されていない弱制限ページとに分類し、メモリ装置上
の空でないページそれぞれに対して、該弱制限ページで
あれば参照されていない時間に対して単調非増加となる
数を示し、前記強制限ページであれば参照されていない
時間に対して単調非増加となる数に一定値を加えた値を
示す参照度係数を設定し、メモリ装置上の空でないペー
ジのうち、該参照度係数が小さいページから順に、前記
空ページの数が前記最小限度値に達するまで、ディスク
装置上に書き戻して空ページとするページ管理手段を有
し、前記強制限ページのディスク装置への書き戻しを制
限して、TLB装置の無効化回数を減少させることを特
徴とした計算機システム。
[Scope of Claims] 1. In a computer system in which a virtual space is configured by a memory device and a disk device, and has a page table indicating a correspondence between a logical page number and a physical page number of the virtual space, an entry of the page table is provided. A storage field is provided internally to indicate whether or not the control information and data of the corresponding page are stored in various storage devices of the computer system, and the storage field is stored only during the period when the control information and data of the page are stored. 1. A computer system characterized in that the storage field is used to determine a page to be transferred between a memory device and a disk device. 2. In a computer system in which a virtual space is configured by a memory device and a disk device, and has a page table that indicates the correspondence between a logical page number and a physical page number of the virtual space, a corresponding page is stored in an entry of the page table. A storage amount field indicating the amount of control information and data stored in various storage devices of the computer system is provided, and the storage amount field is updated according to the reading and discarding of page control information and data. A computer system characterized in that a page to be transferred between a device and a disk device is determined using the storage amount field. 3. A TLB device that configures a virtual space with a memory device and a disk device, has a page table showing the correspondence between the logical page number and physical page number of the virtual space, and stores a part of the page table. In a computer system equipped with at least one processor including the following, a TL indicating in which TLB device of which processor the entry is stored is stored inside the entry of the page table.
A computer system characterized in that a TLB specification field is provided, and pages to be transferred between a memory device and a disk device are determined using the TLB specification field. 4. A TLB device that configures a virtual space with a memory device and a disk device, has a page table showing the correspondence between the logical page number and physical page number of the virtual space, and stores a part of the page table. In a computer system equipped with at least one processor including a processor, a T indicating which processor's TLB device the entry is stored in is stored inside the entry of the page table.
A computer system characterized in that an LB reference bit is provided and a page to be transferred between a memory device and a disk device is determined using the TLB reference bit. 5. In the computer system of claim 3, the correspondence between logical page numbers and physical page numbers required by the processor does not exist in the TLB device, and the corresponding entry is read from the page table and stored in the TLB device. A computer characterized by having means for setting the TLB specification field in the entry of the page table to indicate that the TLB device that read the entry stores the contents of the entry when rewriting one entry. system. 6. In the computer system according to claim 3, the correspondence between logical page numbers and physical page numbers required by the processor does not exist in the TLB device, and the corresponding entry is read from the page table and stored in the TLB device. When rewriting one entry, set the TLB specification field in the entry of the page table to indicate that the TLB device that read it remembers the contents of the entry, and correspond to the page number before rewriting. A computer system comprising means for setting a TLB specification field of an entry in the page table to indicate that the TLB device that read the entry does not store the contents of the entry. 7. In the computer system according to claim 4, the correspondence between logical page numbers and physical page numbers required by the processor does not exist in the TLB device, and the corresponding entry is read from the page table and stored in the TLB device. A computer system comprising means for setting the TLB reference bit in an entry of the page table when rewriting one entry. 8. In the computer system according to claim 3, when writing back a page on a memory device to a disk device, check the TLB specification field in the entry corresponding to the page to be written back in the page table, and T.L.B.
The invention is characterized in that an invalidation request is issued only to the TLB device of the processor indicated by the specified field, and the TLB specified field is set to indicate that the TLB device of any processor does not store the corresponding entry. computer system. 9. In the computer system according to claim 4, when writing back a page on a memory device to a disk device, the page management means writes the TLB in the entry corresponding to the page to be written back in the page table. Check the reference bit, and if the TLB reference bit is set,
A computer system characterized by issuing an invalidation request to TLB devices of all processors and resetting the TLB reference bits. 10. A TLB device that configures a virtual space with a memory device and a disk device, has a page table showing the correspondence between the logical page number and physical page number of the virtual space, and stores a part of the page table. In a computer system equipped with at least one processor including The unnecessary pages that are not available are classified into strongly restricted pages whose page correspondence is stored in the TLB device and strongly restricted pages whose page correspondence is not stored in the TLB device, and the sum of the weakly restricted page and the empty page is calculated. is greater than or equal to the minimum limit value, only the weakly restricted page is written back to the disk device as an empty page, and if the sum of the weakly restricted page and the empty page is less than the minimum value,
The present invention further includes page management means for writing back all of the unnecessary pages to the disk device to make them empty pages, and reducing the number of invalidations of the TLB device by restricting writing back of the strongly restricted pages to the disk device. Featured computer system. 11. A TLB device that configures a virtual space with a memory device and a disk device, has a page table showing the correspondence between the logical page number and physical page number of the virtual space, and stores a part of the page table. In a computer system equipped with at least one processor including The pages are classified into strong restriction pages stored in the TLB device and weak restriction pages whose page correspondence is not stored in the TLB device. Until the number becomes 0, the weakly restricted pages are written back to the disk device in the order of unreferenced pages in descending order of time to become empty pages, and at this point, if the number of empty pages has not reached the minimum value. , page management means for writing back to the disk device in order of pages that have not been referenced for a longer time among the strongly restricted pages to make them empty pages until the number of empty pages reaches a minimum value; A computer system characterized in that the number of invalidations of a TLB device is reduced by limiting writing back of pages to a disk device. 12. A TLB device that configures a virtual space with a memory device and a disk device, has a page table showing the correspondence between the logical page number and physical page number of the virtual space, and stores a part of the page table. In a computer system equipped with at least one processor including The pages are classified into strong restriction pages stored in the TLB device and weak restriction pages whose page correspondence is not stored in the TLB device, and for each non-empty page on the memory device, if it is the weak restriction page, it is referenced. Indicates the number that is monotonically non-increasing for the time when the page is not referenced, and for the above-mentioned strong restriction page, sets a reference degree coefficient that indicates the value obtained by adding a constant value to the number that is monotonically non-increasing for the time that is not referenced. and page management means for writing back pages on the disk device to make them empty pages in order of decreasing reference degree coefficient among non-empty pages on the memory device until the number of empty pages reaches the minimum value. A computer system characterized in that the number of invalidations of a TLB device is reduced by restricting writing back of the strongly restricted page to a disk device.
JP2029614A 1990-02-13 1990-02-13 Computer system Pending JPH03235148A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2029614A JPH03235148A (en) 1990-02-13 1990-02-13 Computer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2029614A JPH03235148A (en) 1990-02-13 1990-02-13 Computer system

Publications (1)

Publication Number Publication Date
JPH03235148A true JPH03235148A (en) 1991-10-21

Family

ID=12280952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2029614A Pending JPH03235148A (en) 1990-02-13 1990-02-13 Computer system

Country Status (1)

Country Link
JP (1) JPH03235148A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04306750A (en) * 1991-04-03 1992-10-29 Agency Of Ind Science & Technol Multiprocessor system
US7376797B2 (en) 2003-03-11 2008-05-20 Kabushiki Kaisha Toshiba Cache memory system and method using reference bits

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04306750A (en) * 1991-04-03 1992-10-29 Agency Of Ind Science & Technol Multiprocessor system
US7376797B2 (en) 2003-03-11 2008-05-20 Kabushiki Kaisha Toshiba Cache memory system and method using reference bits

Similar Documents

Publication Publication Date Title
US7213248B2 (en) High speed promotion mechanism suitable for lock acquisition in a multiprocessor data processing system
US5845331A (en) Memory system including guarded pointers
US6829698B2 (en) Method, apparatus and system for acquiring a global promotion facility utilizing a data-less transaction
US6829762B2 (en) Method, apparatus and system for allocating and accessing memory-mapped facilities within a data processing system
US8812792B2 (en) Technique for using memory attributes
US5269013A (en) Adaptive memory management method for coupled memory multiprocessor systems
EP0747816B1 (en) Method and system for high performance multithread operation in a data processing system
US6665749B1 (en) Bus protocol for efficiently transferring vector data
US7461209B2 (en) Transient cache storage with discard function for disposable data
US20130091331A1 (en) Methods, apparatus, and articles of manufacture to manage memory
US7472253B1 (en) System and method for managing table lookaside buffer performance
KR102588399B1 (en) Coprocessor action bundling
US20050055536A1 (en) Compiler instructions for vector transfer unit
US20030167387A1 (en) Vector transfer system generating address error exception when vector to be transferred does not start and end on same memory page
US6920514B2 (en) Method, apparatus and system that cache promotion information within a processor separate from instructions and data
CN113874845A (en) Multi-requestor memory access pipeline and arbiter
JP2575598B2 (en) Method and system for increasing concurrency of system memory in a multiprocessor computer system
US7549035B1 (en) System and method for reference and modification tracking
US5293622A (en) Computer system with input/output cache
GB2378278A (en) Memory snapshot as a background process allowing write requests
US6925551B2 (en) Method, apparatus and system for accessing a global promotion facility through execution of a branch-type instruction
US11237960B2 (en) Method and apparatus for asynchronous memory write-back in a data processing system
JPH03235148A (en) Computer system
US7017031B2 (en) Method, apparatus and system for managing released promotion bits
US6842847B2 (en) Method, apparatus and system for acquiring a plurality of global promotion facilities through execution of an instruction