JPH03224976A - Operation controller - Google Patents

Operation controller

Info

Publication number
JPH03224976A
JPH03224976A JP2153590A JP2153590A JPH03224976A JP H03224976 A JPH03224976 A JP H03224976A JP 2153590 A JP2153590 A JP 2153590A JP 2153590 A JP2153590 A JP 2153590A JP H03224976 A JPH03224976 A JP H03224976A
Authority
JP
Japan
Prior art keywords
circuit
code
signal
control device
operation control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2153590A
Other languages
Japanese (ja)
Other versions
JP2602111B2 (en
Inventor
Nobuyoshi Yoshida
吉田 伸欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha Corp
Original Assignee
Alpha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha Corp filed Critical Alpha Corp
Priority to JP2021535A priority Critical patent/JP2602111B2/en
Publication of JPH03224976A publication Critical patent/JPH03224976A/en
Application granted granted Critical
Publication of JP2602111B2 publication Critical patent/JP2602111B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Lock And Its Accessories (AREA)

Abstract

PURPOSE:To raise the efficiency of antitheft operation by a method in which a memory circuit, a comparison circuit, and a signal control circuit are provided, and the generation of coincident signal is prevented by the signal control circuit according to the number or time to be set to coincident signals from the comparison circuit. CONSTITUTION:For an operation control circuit 1, input terminals to lead to switches 11 and output terminals for a device to driven such as lock, a displayer 3, and buzzer are provided. In the circuit 1, also, a counter to count the number of coincident signals from the comparision circuit, a times-setting circuit, and a time-setting circuit to determine the control time of the device 2 are provided. A switch 11 is operated in a given order to generate sign code signals, they are compared with sign codes stored in the memory circuit by the comparison circuit, and when generating coincident signals, the generation of coincident signals is prevented according to the number of time of coincident signals. The antitheft efficiency can thus be raised.

Description

【発明の詳細な説明】 童粟上例程肛分災 この発明は操作制御装置、特に時間又は使用回数により
対象物の操作を制限することのできる操作制御装置に関
連する。
DETAILED DESCRIPTION OF THE INVENTION This invention relates to an operation control device, and particularly to an operation control device capable of restricting the operation of an object according to time or number of uses.

従来夙技権 現在では、種々のロック装置が広範囲の技術分野におい
て使用されている。最も普及している機械式シリンダ錠
装置はドア等の開閉部に設けられ、キーを使用してロッ
ク装置を施錠又は解錠することができる。
BACKGROUND OF THE INVENTION Currently, various locking devices are used in a wide range of technical fields. The most popular type of mechanical cylinder lock device is installed on an opening/closing part such as a door, and the lock device can be locked or unlocked using a key.

また、特公昭61−28791号公報に示されるように
、複数のスイッチを所定の順序で押圧することにより解
錠するキーレスエントリ装置が提案されている。他面、
特開昭60−138190号公報には電波を使用して遠
隔操作が可能なロック装置が開示されている。更に、特
開昭62−1744、76号公報に示されるように、赤
外線を使用してロック装置を操作する電子制御装置が提
案されている。
Further, as shown in Japanese Patent Publication No. 61-28791, a keyless entry device has been proposed which unlocks the door by pressing a plurality of switches in a predetermined order. On the other hand,
JP-A-60-138190 discloses a locking device that can be remotely operated using radio waves. Furthermore, as shown in Japanese Patent Application Laid-Open No. 1744-76, an electronic control device has been proposed that uses infrared rays to operate a locking device.

例えば、キーレスエントリ装置において、暗証番号を他
人に教えた場合に、その他人がいつまでもその暗証番号
を記憶していると、常に対象物を解錠することが可能で
ある。その対策として暗証番号を変更すると、変更した
暗証番号を忘れることがあり、不便である。
For example, in a keyless entry device, if a password is given to another person and the other person memorizes the password, it is possible to always unlock the object. Changing the password as a countermeasure is inconvenient because users may forget the changed password.

が  しようとする しかし、従来では所定の時間内に限り又は所定の使用回
数に限り対象物を操作できる操作制御装置は提案されて
いない。
However, conventionally, no operation control device has been proposed that can operate an object only within a predetermined time or only a predetermined number of times.

そこで、この発明は指定した時間内又は指定した回数内
において対象物を操作できる操作制御装置を提供するこ
とを目的とする。
Therefore, an object of the present invention is to provide an operation control device that can operate an object within a specified time or within a specified number of times.

を 戻するだめの手段 この発明による操作制御装置は、符号コードを記憶する
記憶回路と、符号コードを発生する複数のスイッチと、
複数のスイッチにより発生した符号コード信号と記憶回
路内に記憶さ九た符号コードとを比較して、これらが一
致したときに被駆動装置を操作する一致信号を発生する
比較回路と、比較回路の一致信号の発生を制御する信号
制御回路とを有する。信号制御回路は比較回路から発生
された一致信号の数又は設定可能な時間により比較回路
の一致信号の発生を阻止する。
The operation control device according to the present invention includes a memory circuit for storing code codes, a plurality of switches for generating code codes,
a comparison circuit that compares the code signals generated by the plurality of switches with the code codes stored in the storage circuit, and generates a match signal for operating the driven device when the two match; and a signal control circuit that controls generation of a coincidence signal. The signal control circuit prevents the comparison circuit from generating a match signal depending on the number of match signals generated by the comparison circuit or a settable time.

更に、時間設定装置により設定された時間の範囲外では
、信号制御回路は比較回路の一致信号の発生を阻止する
。信号制御回路は比較回路から発生する一致信号が所定
数に達したときに比較回路の一致信号の発生を阻止する
Furthermore, outside the time range set by the time setting device, the signal control circuit prevents the comparator circuit from generating a coincidence signal. The signal control circuit prevents the comparison circuit from generating a match signal when the number of match signals generated from the comparison circuit reaches a predetermined number.

また、この発明によれば、被駆動装置を操作できる主操
作制御装置と、主操作制御装置に付随して設けられかつ
被駆動装置を操作できる補助的操作制御装置とからなる
。補助的操作制御装置は、符号コードを記憶する記憶回
路と、符号コードを発生する複数のスイッチと、複数の
スイッチにより発生した符号コード信号と記憶回路内に
記憶された符号コードとを比較して、これらが一致した
ときに被駆動装置を操作する一致信号を発生する比較回
路と、比較回路の一致信号の発生を制御する信号制御回
路とを有する。主制御装置はシリンダ錠である。
Further, according to the present invention, the driving apparatus includes a main operation control device that can operate the driven device, and an auxiliary operation control device that is provided in association with the main operation control device and can operate the driven device. The auxiliary operation control device includes a storage circuit that stores code codes, a plurality of switches that generate code codes, and compares the code code signals generated by the plurality of switches with the code codes stored in the storage circuit. , a comparison circuit that generates a coincidence signal that operates the driven device when these match, and a signal control circuit that controls generation of the coincidence signal of the comparison circuit. The main control device is a cylinder lock.

更に、この発明の操作制御装置は、符号コードを発生す
る複数のスイッチと、被駆動装置を操作できる主操作制
御装置と、主操作制御装置に付随して設けられかつ被駆
動装置を操作できる補助的操作制御装置とからなる。
Furthermore, the operation control device of the present invention includes a plurality of switches that generate code codes, a main operation control device that can operate the driven device, and an auxiliary device that is provided along with the main operation control device and that can operate the driven device. It consists of a physical operation control device.

主操作制御装置は、第一の符号コードを記憶す7− る第一の記憶回路と、複数のスイッチにより発生した符
号コード信号と第一の記憶回路内に記憶された第一の符
号コードとを比較して、これらが一致したときに被駆動
装置を操作する一致信号を発生する第一の比較回路とを
有する。補助的操作制御装置は、第二の符号コードを記
憶する第二の記憶回路と、複数のスイッチにより発生し
た符号コド信号と第二の記憶回路内に記憶された第二の
符号コードとを比較して、これらが一致したときに被駆
動装置を操作する一致信号を発生する第二の比較回路と
、第二の比較回路の一致信号の発生を制御する信号制御
回路とを有する。
The main operation control device includes a first storage circuit that stores a first code, and a code code signal generated by the plurality of switches and a first code stored in the first storage circuit. and a first comparison circuit for generating a match signal for operating the driven device when they match. The auxiliary operation control device has a second storage circuit that stores a second code, and compares the code signal generated by the plurality of switches with the second code stored in the second storage circuit. and a second comparison circuit that generates a coincidence signal to operate the driven device when these match, and a signal control circuit that controls generation of the coincidence signal of the second comparison circuit.

信号制御回路は第二の比較回路から出力される一致信号
の数を計数するカウンタと、カウンタが所定の計数値に
達したときに第二の比較回路の出力の発生を阻止するグ
ー1−手段とを有する。第二の比較回路の出力の発生を
制御するカウンタの計数値は主操作制御装置により設定
できる。
The signal control circuit includes a counter that counts the number of matching signals output from the second comparison circuit, and a means for blocking the output of the second comparison circuit when the counter reaches a predetermined count value. and has. The count value of the counter that controls the generation of the output of the second comparator circuit can be set by the main operating controller.

信号制御回路は第二の比較回路から出力される一致信号
により被駆動装置が制御される時間を決定する時間設定
回路を有する。時間設定回路の作動時間は主操作制御装
置により設定できる。
The signal control circuit has a time setting circuit that determines the time during which the driven device is controlled by the coincidence signal output from the second comparison circuit. The operating time of the time setting circuit can be set by the main operating controller.

棋−−] 複数のスイッチを所定の順序で操作したとき、符号コー
ド信号が発生する。この符号コード信号は比較回路にお
いて記憶回路に記憶された符号コードと比較され、これ
らが一致すると比較回路は出力を発生する。符号コード
信号の全桁が一致すると、比較回路は一致信号を発生し
て被駆動装置を作動することができる。
Chess--] When a plurality of switches are operated in a predetermined order, a code signal is generated. This code code signal is compared in the comparator circuit with the code code stored in the storage circuit, and if they match, the comparator circuit generates an output. When all digits of the sign code signal match, the comparator circuit can generate a match signal to activate the driven device.

信号制御回路は比較回路から発生された一致信号の数又
は設定可能な時間により比較回路の一致信号の発生を阻
止する。即ち、信号制御回路は時間設定装置を有し、時
間設定装置により設定された時間の範囲外では、信号制
御回路は比較回路の一致信号の発生を阻止する。信号制
御回路は回数設定装置を有し、回数設定装置は比較回路
から発生する一致信号が所定数に達したときに比較回路
の一致信号の発生を阻止する。
The signal control circuit prevents the comparison circuit from generating a match signal depending on the number of match signals generated by the comparison circuit or a settable time. That is, the signal control circuit has a time setting device, and outside the time range set by the time setting device, the signal control circuit prevents the comparison circuit from generating a coincidence signal. The signal control circuit has a number setting device, and the number setting device prevents the comparison circuit from generating a match signal when the number of match signals generated from the comparison circuit reaches a predetermined number.

また、この発明に使用する被駆動装置を操作できる第一
の主操作制御装置はキーレスエン1−り装置であり、第
二の主操作制御装置はシリンダ錠である。これに対し、
被駆動装置を制御する第二のキーレスエントリ装置が設
けられる。第二のキレスエントリ装置は第−又は第二の
主操作制御装置に付随して設けられかつ被駆動装置を操
作できる補助的操作制御装置を構成する。
Further, the first main operation control device that can operate the driven device used in this invention is a keyless engine start device, and the second main operation control device is a cylinder lock. On the other hand,
A second keyless entry device is provided for controlling the driven device. The second keyless entry device constitutes an auxiliary operation control device that is provided in association with the first or second main operation control device and can operate the driven device.

更に、この発明の操作制御装置の第一の主操作制御装置
は、符号コードを発生する複数のスイッチを有し、これ
らのスイッチを操作することにより被駆動装置を操作で
きる。
Further, the first main operation control device of the operation control device of the present invention has a plurality of switches that generate code, and the driven device can be operated by operating these switches.

第一の主操作制御装置は、第一の符号コードを記憶する
第一の記憶回路と、複数のスイッチにより発生した符号
コード信号と第一の記憶回路内に記憶された第一の符号
コードとを比較して、これらが一致したときに被駆動装
置を操作する一致信号を発生する第一の比較回路とを有
する。
The first main operation control device includes a first storage circuit that stores a first code, and a code code signal generated by the plurality of switches and the first code stored in the first storage circuit. and a first comparison circuit for generating a match signal for operating the driven device when they match.

失−旌一析 以下、この発明の実施例を第1図〜第3図について説明
する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS. 1 to 3.

第1図に示すように、この発明による操作制御装置はキ
ーボードにより構成される複数のスイッチ11、設定用
スイッチ8及びモード変更スイッチ65.68及び74
が接続された入力端子と、ロック装置を作動するソレノ
イド又はモータ等のアクチュエータにより構成される被
駆動装置2、表示装置3及びブザー14が接続された出
力端子を有する操作制御回路1を有する。操作制御回路
1はワンチップマイクロコンピュータ等のICにより構
成され、第2図に示す動作シーケンスに従ってプロクラ
ム作動される。図示しないが、操作制御回路1には、符
号コードを記憶する第一の記憶回路と、書替可能に第一
の符号コードを記憶する第二の記憶回路と、複数のスイ
ッチ11から入力さ九た符号コードと第一の記憶回路内
に記憶された第一の符号コードを比較してこれらが一致
したときに一致信号を発生する第一の比較回路と、複数
のスイッチ11から入力された符号コードと第二の記憶
回路内に記憶された第二の符号コードを比較してこれら
が一致したときに一致信号を発1− 生する第二の比較回路と、第一の比較回路が一致信号を
発生したときに一定時間作動されるタイマと、タイマの
作動中にモード変更スイッチ65を作動することにより
第二の記憶回路を制御する回数を入力する回数設定回路
と、タイマの作動中にモード変更スイッチ68を作動す
ることにより第二の記憶回路を制御する時間を入力する
時間設定回路と、回数設定回路により設定された回数を
入力でき第二の比較回路が所定の回数一致信号を発生す
ると第二の記憶回路をスタンバイモードに切替るカウン
タと、時計回路と、時間設定回路で設定した時間内に限
り第二の記憶回路を作動させる比較回路とを有する。
As shown in FIG. 1, the operation control device according to the present invention includes a plurality of switches 11 constituted by a keyboard, a setting switch 8, and mode change switches 65, 68, and 74.
The operation control circuit 1 has an input terminal to which is connected, a driven device 2 constituted by an actuator such as a solenoid or a motor that operates a locking device, an output terminal to which a display device 3 and a buzzer 14 are connected. The operation control circuit 1 is constituted by an IC such as a one-chip microcomputer, and is programmed to operate according to the operation sequence shown in FIG. Although not shown, the operation control circuit 1 includes a first storage circuit that stores a code code, a second storage circuit that stores the first code code in a rewritable manner, and input signals from a plurality of switches 11. a first comparison circuit that compares the code code stored in the first storage circuit with the first code code stored in the first storage circuit and generates a match signal when they match; and a code input from the plurality of switches 11; a second comparison circuit that compares the code and a second code stored in the second storage circuit and generates a match signal when they match, and a first comparison circuit that generates a match signal; a timer that is activated for a certain period of time when a By operating the change switch 68, a time setting circuit for inputting a time to control the second memory circuit and a number of times set by a number of times setting circuit can be input, and when a second comparison circuit generates a predetermined number of match signals. It has a counter that switches the second memory circuit to standby mode, a clock circuit, and a comparison circuit that operates the second memory circuit only within the time set by the time setting circuit.

第2図において、まず、ステップ1.OOのスタトから
、操作制御回路1はステップ101に進み、複数のスイ
ッチ11が操作されたか否か判断する。キーボードから
の入力があると、ステップ102に進み、複数のスイッ
チ11から入力された符号コード信号が第二の記憶回路
に記憶された第二の符号コードと一致したとき、一致信
号によ2− リアツブダウンカウンタのカウント数が累進する。
In FIG. 2, first, step 1. From the start of OO, the operation control circuit 1 proceeds to step 101 and determines whether or not a plurality of switches 11 have been operated. When there is an input from the keyboard, the process proceeds to step 102, and when the code code signals input from the plurality of switches 11 match the second code code stored in the second storage circuit, 2- The count of the rear down counter increases progressively.

次に、ステップ104に進み、カウンタのカウント数が
設定値より大きいか否か判断する。カウンタの計数値が
設定値より/JXさいと、ステップ1゜5において第二
の比較回路は一致信号を発生する。
Next, the process proceeds to step 104, where it is determined whether the count number of the counter is greater than a set value. When the count value of the counter is /JX less than the set value, the second comparator circuit generates a match signal in step 1.5.

この一致信号により被駆動装置2が作動される。Driven device 2 is actuated by this coincidence signal.

ステップ104においてカウンタの計数値が設定値より
大きいとステップ106において第二の記憶回路がスタ
ンバイ状態に切替られる。従って、その後、第二の記憶
回路内に記憶された第二の符号コードは第二の比較回路
内に読み出すことができない。
If the count value of the counter is greater than the set value in step 104, the second storage circuit is switched to a standby state in step 106. Therefore, the second sign code stored in the second storage circuit cannot then be read into the second comparison circuit.

ステップ101においてキーボード入力がないとき、ス
テップ107に進み、設定用スイッチ8がオンされたか
否か判断する。設定用スイッチ8がオンされると、タイ
マが作動され(ステップ108)、キーボード入力があ
るか否か判断する(ステップ109)。ステップ109
においてキーボード入力がないときはステップ114に
進み、タイマの計数により一定時間が経過したか否か判
断する。ステップ114において一定時間経過していな
いと、ステップ109に戻り、一定時間経過すると、ス
テップ101に戻る。
If there is no keyboard input in step 101, the process proceeds to step 107, where it is determined whether the setting switch 8 has been turned on. When the setting switch 8 is turned on, a timer is activated (step 108), and it is determined whether there is any keyboard input (step 109). Step 109
If there is no keyboard input, the process proceeds to step 114, where it is determined by the count of the timer whether a certain period of time has elapsed. If the predetermined time has not elapsed in step 114, the process returns to step 109, and after the predetermined time has elapsed, the process returns to step 101.

ステップ109においてキーボード入力があると、ステ
ップ110に進み、そのキーボード入力された符号コー
ドを第二の記憶回路内に暗証番号として記憶する。次に
、ステップ111に進み、タイマが再びスタートし、ス
テップ112に進む。
If there is a keyboard input in step 109, the process proceeds to step 110, where the code code input from the keyboard is stored in the second storage circuit as a password. The process then proceeds to step 111 where the timer is started again and the process proceeds to step 112.

ステップ112においてキーボード入力があるか否か判
断し、キーボード入力があると、ステップ113におい
て回数設定回路に解錠許可の回数が設定される。ステッ
プ112においてキーボード入力がないときステップ1
15に進み、設定時間が経過したか否か判断し、設定時
間が経過していないとステップ112に戻り、設定時間
が経過するとステップ101に戻る。
In step 112, it is determined whether or not there is a keyboard input. If there is a keyboard input, in step 113, the number of unlock permissions is set in the number of times setting circuit. When there is no keyboard input in step 112, step 1
The process proceeds to step 15, where it is determined whether or not the set time has elapsed. If the set time has not elapsed, the process returns to step 112, and when the set time has elapsed, the process returns to step 101.

この発明の上記実施例は変更が可能である。例えば、前
記の操作制御回路1をディスクリート回路により構成す
ることができる。
The above embodiments of the invention can be modified. For example, the operation control circuit 1 described above can be constructed from a discrete circuit.

第3図はキーレスエン1〜り装置をディスクリ1−回路
で構成した例を示す。
FIG. 3 shows an example in which a keyless engine 1--return device is constructed from a discreet 1--circuit.

このキーレスエントリ装置は、数字0〜9が表示された
複数のスイッチ11を有する。複数のスイッチ11はチ
ャタリングを防止するBCD (パイナリコーデッドデ
シマル)変換回路12を介して第一の比較回路25及び
オアゲー1〜13に接続される。第一の比較回路25は
第一の主制御装置を構成する。オアゲート13の出力は
ワンショットマルチバイブレータ18を介してブザー1
4、リトリガワンシヨットマルチバイブレータ19及び
アドレスカウンタ23に供給される。すl−リガワンシ
ョットマルチバイブレータ19は発光素子15及びワン
ショットマルチバイブレータ20に接続される。ブザー
14はスイッチ11の抑圧毎に発生するオアゲート13
の出力により付勢され、聴覚信号を発生する。発光素子
15は1月〜リガワンショットマルチバイブレータ19
の作動を表示するため、リトリガワンシヨットマルチバ
イブレタ19の出力により点灯する。リトリガリトリガ
ワンショッ1〜マルチバイブレータ19はワンシ=15 とき、約5秒のパルス幅を有する出力を発生し、5秒以
内に次の入力を受けたときに、その時点から再びパルス
幅の計数を開始する。ワンショットマルチバイブレータ
20はリトリガリ1〜リガワンショットマルチバイブレ
ータ19の出力が停止するとき、そのパルスの立ち下が
り時点で、出力を発生してオアゲート21.22を通じ
てアドレスカウンタ23にクリア信号を付与する。アド
レスカウンタ23はワンショットマルチバイブレータ1
8の出力数を計数して各桁のアドレス信号を発生する。
This keyless entry device has a plurality of switches 11 on which numbers 0 to 9 are displayed. The plurality of switches 11 are connected to a first comparison circuit 25 and the OR games 1 to 13 via a BCD (pinary coded decimal) conversion circuit 12 that prevents chattering. The first comparison circuit 25 constitutes a first main control device. The output of the OR gate 13 is sent to the buzzer 1 via the one-shot multivibrator 18.
4. Retrigger is supplied to the multivibrator 19 and address counter 23. The one-shot multivibrator 19 is connected to the light emitting element 15 and the one-shot multivibrator 20 . The buzzer 14 is an OR gate 13 which is generated every time the switch 11 is suppressed.
is energized by the output of , and generates an auditory signal. Light emitting element 15 is from January to Riga one-shot multivibrator 19
The light is turned on by the output of the retrigger one-shot multivibrator 19 to indicate the operation. When one shot = 15, the retrigger trigger one shot 1 to multivibrator 19 generate an output with a pulse width of approximately 5 seconds, and when the next input is received within 5 seconds, the pulse width is counted again from that point onwards. Start. The one-shot multivibrator 20 generates an output at the falling edge of the pulse when the outputs of the retrigger 1 to retrig one-shot multivibrator 19 stop, and provides a clear signal to the address counter 23 through OR gates 21 and 22. Address counter 23 is one-shot multivibrator 1
The number of outputs of 8 is counted to generate an address signal for each digit.

アドレスカウンタ23のアドレス信号は第一の記憶回路
24に付与される。第一の記憶回路24の出力端子は第
一の比較回路25に接続される。ワンショットマルチバ
イブレータ18は遅延回路16を介してアンドゲート1
7の一方の入力端子に接続され、アンドゲート17の出
力端子はオアゲート21.22を介してアドレスカウン
タ23のクリア端子に接続される。
The address signal of the address counter 23 is applied to the first storage circuit 24. An output terminal of the first storage circuit 24 is connected to a first comparison circuit 25. The one-shot multivibrator 18 is connected to the AND gate 1 via the delay circuit 16.
The output terminal of AND gate 17 is connected to the clear terminal of address counter 23 via OR gates 21 and 22.

また、BCD変換回路12の出力は第二の記憶6− 回路60及び第二の比較回路61に送出される。Further, the output of the BCD conversion circuit 12 is stored in the second memory 6- The signal is sent to the circuit 60 and the second comparison circuit 61.

第二の比較回路61は複数のスイッチ11から送られる
符号コードと第二の記憶回路60内に記憶された符号コ
ードとを比較して、これらが一致したときにカウンタ6
2に出力を生ずる。符号コドの全桁が一致すると、カウ
ンタ62は出力を発生し、オアゲート40を通じてフリ
ップフロップ41を付勢し、被駆動装置2(第1図)を
構成するアクチュエータ43を作動する。また、カウン
タ62の出力はアップダウンカウンタ76に与えられ、
アップダウンカウンタ76をカウントダウンさせる。第
二の記憶回路60及び第二の比較回路61は補助的操作
制御装置を構成する。
The second comparison circuit 61 compares the code sent from the plurality of switches 11 with the code stored in the second storage circuit 60, and when they match, the counter 6
2 produces an output. When all the digits of the code match, the counter 62 generates an output, energizes the flip-flop 41 through the OR gate 40, and operates the actuator 43 forming the driven device 2 (FIG. 1). Further, the output of the counter 62 is given to an up/down counter 76,
The up/down counter 76 is counted down. The second storage circuit 60 and the second comparison circuit 61 constitute an auxiliary operation control device.

第一の比較回路25の出力端子はカウンタ26及びオア
ゲート28に接続される。オアゲート28はアンドゲー
ト17に接続されている。カウンタ26の出力端子はオ
アゲート40を介してフリップフロップ41に接続され
る。フリップフロップ41のΩ出力端子及びΩ出力端子
はモータ等のアクチュエータ43に接続される。フリッ
プフロップ41は例えば最初にカウンタ26の出力を受
信したときにΩ出力端子から出力を生じて、アクチュエ
ータ43を施錠状態に作動させ、次にカウンタ26の出
力を受信したときにΩ出力端子から出力を生じてアクチ
ュエータ43を施錠状態に作動させる。
The output terminal of the first comparison circuit 25 is connected to a counter 26 and an OR gate 28. OR gate 28 is connected to AND gate 17. The output terminal of the counter 26 is connected to a flip-flop 41 via an OR gate 40. The Ω output terminal and the Ω output terminal of the flip-flop 41 are connected to an actuator 43 such as a motor. For example, when the flip-flop 41 first receives the output of the counter 26, it generates an output from the Ω output terminal to operate the actuator 43 in the locked state, and then when it receives the output of the counter 26, it generates an output from the Ω output terminal. is generated to operate the actuator 43 to the locked state.

ドアに取付けられるロック装置30は、長さ方向に移動
可能に配置されたデッドボルト35と、デッドボルト3
5とほぼ並行にかつ長さ方向に移動可能に配置されたラ
ッチボルト37を有する。
The locking device 30 attached to the door includes a deadbolt 35 disposed so as to be movable in the length direction, and a deadbolt 35 arranged to be movable in the length direction.
It has a latch bolt 37 which is disposed substantially parallel to 5 and movable in the length direction.

デッドボルト35とラッチボルト37はそれぞれ壁31
に取付けられたストライカ34の孔32及び33に係合
可能である。公知のように、ラッチボルト37はスプリ
ング36により突出方向に付勢される。レバー9の回転
軸50には遊び角をもって揺動レバーで構成された中間
部材51が回転可能に取付けられる。レバー9は第二の
主制御装置を構成する図示しないシリンダ錠のキーシリ
ンダに連結されている。中間部材51はほぼ扇形を有し
、両側にそれぞれレバー9の側部に当接可能な折曲げ部
51aが形成される。中間部材51に隣接してスイッチ
8が固定される。レバー9の先端部はデッドボルト35
の切欠き部35aに係合する。キーシリンダに挿入され
るキーはキーシリンダを中立位置に回転したとき、即ち
、レバー9がほぼ垂直状態になったときに、キーシリン
ダから抜き取ることができる。中立位置にあるキーシリ
ンダにキーを挿入して解錠方向に回転すると、図示のよ
うに、レバー9はデッドボルト35の切欠き部35aを
構成する傾斜面35bに当接する。
The dead bolt 35 and latch bolt 37 are each attached to the wall 31
can be engaged with holes 32 and 33 of a striker 34 attached to the striker 34 . As is well known, the latch bolt 37 is biased in the protruding direction by a spring 36. An intermediate member 51 constituted by a swinging lever is rotatably attached to the rotating shaft 50 of the lever 9 with an angle of play. The lever 9 is connected to a key cylinder of a cylinder lock (not shown) constituting a second main control device. The intermediate member 51 has a substantially fan shape, and has bent portions 51a formed on both sides thereof, which can abut the sides of the lever 9, respectively. A switch 8 is fixed adjacent to the intermediate member 51. The tip of the lever 9 is a dead bolt 35
It engages with the notch 35a of. The key inserted into the key cylinder can be removed from the key cylinder when the key cylinder is rotated to the neutral position, that is, when the lever 9 is in a substantially vertical position. When the key is inserted into the key cylinder at the neutral position and rotated in the unlocking direction, the lever 9 comes into contact with the inclined surface 35b forming the notch 35a of the deadbolt 35, as shown in the figure.

このとき、中間部材51は設定スイッチ8をオンする。At this time, the intermediate member 51 turns on the setting switch 8.

逆に、キーを施錠方向に回転すると、レバ9はデッドボ
ルト35の切欠き部35aを構成する傾斜面35cに当
接して、デッドボルト35の先端を孔32内に挿入する
ことができる。このとき、中間部材51は反時計方向に
回転され、スイッチ8をオフに切替る。中間部材51の
外周部には2個の切欠き部53.54が形成され、ポル
56はスプリング55により切欠き部53又は54に対
し押圧され、中間部材51を解錠位置又=19− は施錠位置に保持する。
Conversely, when the key is rotated in the locking direction, the lever 9 comes into contact with the inclined surface 35c forming the notch 35a of the deadbolt 35, allowing the tip of the deadbolt 35 to be inserted into the hole 32. At this time, the intermediate member 51 is rotated counterclockwise to turn off the switch 8. Two notches 53 and 54 are formed on the outer periphery of the intermediate member 51, and the pole 56 is pressed against the notches 53 or 54 by a spring 55 to move the intermediate member 51 to the unlocked position or =19-. Hold in locked position.

カウンタ26の出力はオアゲート29を通じてタイマ3
9に接続される。タイマ39の出力はアンドゲート63
と67及び第二の記憶回路60に接続される。従って、
タイマ39の出力により第二の記憶回路60はW/R(
ライ1〜/リード)端子に高レベルの信号が付与され書
き込み可能となる。また、タイマ39の作動中にモード
変更スイッチ65をオンにするとアンドゲート63がオ
ンとなり、回数設定回路64が動作モードになる。
The output of the counter 26 is sent to the timer 3 through the OR gate 29.
Connected to 9. The output of timer 39 is AND gate 63
67 and the second memory circuit 60. Therefore,
The output of the timer 39 causes the second memory circuit 60 to output W/R(
A high-level signal is applied to the read/write terminals to enable writing. Further, when the mode change switch 65 is turned on while the timer 39 is operating, the AND gate 63 is turned on and the number setting circuit 64 is placed in the operation mode.

この状態でテンキースイッチ66を作動すると、回数設
定回路64に数値を入力できる。この状態で、モード変
更スイッチ74をオンにするとパルス発生回路75によ
り回数設定回路64で設定した数と同数のパルスが発生
し、アップダウンカウンタ76はパルス発生回路75の
パルスを計数して累進する。アップダウンカウンタ76
はパルス発生回路75のパルスを計数して累進するが、
カウンタ62の出力を受信してカラン1〜ダウンする。
By operating the numeric keypad switch 66 in this state, a numerical value can be input into the number setting circuit 64. In this state, when the mode change switch 74 is turned on, the pulse generation circuit 75 generates the same number of pulses as the number set in the number setting circuit 64, and the up/down counter 76 counts and advances the pulses of the pulse generation circuit 75. . up/down counter 76
is progressive by counting the pulses of the pulse generating circuit 75,
The output of the counter 62 is received and the count is counted down from 1 to 1.

アップダウンカウンタ76がカラン1−ダウンして2〇
− 0に達すると、出力を発生する。アップダウンカウンタ
76の出力はオアゲート73を通じて第二の記憶回路6
oをスタンバイモードに切替る。アップダウンカウンタ
76は再び所定の計数値に累進するまで、第二の記憶回
路60をスタンバイモードに保持する。
When the up/down counter 76 decrements by one and reaches 20-0, an output is generated. The output of the up/down counter 76 is sent to the second storage circuit 6 through the OR gate 73.
Switch o to standby mode. The up/down counter 76 maintains the second storage circuit 60 in standby mode until it advances to a predetermined count value again.

また、タイマ39の作動中にモード変更スイッチ68を
オンすると、アンドゲート67が出力を発生し、時間設
定回路70が動作モードに切替られる。この状態でテン
キースイッチ66を作動して時間設定回路70内に時間
を設定することができる。この時間設定は使用可能な時
間、例えば、何時間使用可能であるか又は何時何分から
何時何分まで使用可能であることを入力することができ
る。時間設定回路70は比較回路71に接続される。比
較回路71は時計回路72の出力と時間設定回路70と
の出力を比較して、一致しないとき、即ち時間設定回路
70により設定された範囲外の時間であるとき出力を発
生する。比較回路71の出力はオアゲート73を通じて
第二の記憶回路60に付与され、第二の記憶回路60を
スタンバイモードに切替る。回数設定回路64、テンキ
ースイッチ66、時間設定回路70、比較回路71、時
it回路72、パルス発生回路75及びアップダウンカ
ウンタ76は信号制御回路44を構成する。
Further, when the mode change switch 68 is turned on while the timer 39 is operating, the AND gate 67 generates an output and the time setting circuit 70 is switched to the operating mode. In this state, the time can be set in the time setting circuit 70 by operating the ten key switch 66. For this time setting, it is possible to input the usable time, for example, how many hours it can be used, or what hour and minute it can be used. The time setting circuit 70 is connected to a comparison circuit 71. Comparison circuit 71 compares the output of clock circuit 72 and the output of time setting circuit 70, and generates an output when they do not match, that is, when the time is outside the range set by time setting circuit 70. The output of the comparison circuit 71 is applied to the second memory circuit 60 through the OR gate 73, and the second memory circuit 60 is switched to standby mode. The number setting circuit 64, the ten key switch 66, the time setting circuit 70, the comparison circuit 71, the time it circuit 72, the pulse generation circuit 75, and the up/down counter 76 constitute the signal control circuit 44.

上記の構成において、スイッチ11を所定の順序で操作
して、入力信号を第一の比較回路25に付与すると、第
一の比較回路25は入力信号と第一の記憶回路24に記
憶されたコード符号とを比較し、一致したとき、一致信
号をカウンタ26に与える。また、スイッチ11の入力
信号は第二の比較回路61にも付与され、第二の比較回
路61は入力信号と第二の記憶回路60に記憶されたコ
ド符号とを比較し、これらが一致したとき、致信号をカ
ウンタ62及びオアゲート28に与える。この場合にい
ずれかのスイッチ11を操作したにも拘らず、スイッチ
11の符号信号と第一の記憶回路24内に記憶された符
号信号が一致しないとき又は第二の記憶回路60内に記
憶された符号信号と一致しないときは、第一の比較回路
25及び第二の比較回路61のいずれからも出力信号が
発生しないので、オアゲート28を介してアンドゲート
17から無効信号が発生してアドレスカウンタ23がク
リアされる。
In the above configuration, when the switches 11 are operated in a predetermined order and the input signal is applied to the first comparison circuit 25, the first comparison circuit 25 receives the input signal and the code stored in the first storage circuit 24. When the codes match, a match signal is given to the counter 26. The input signal of the switch 11 is also applied to a second comparison circuit 61, and the second comparison circuit 61 compares the input signal with the code stored in the second storage circuit 60, and determines whether they match. At this time, a match signal is given to the counter 62 and the OR gate 28. In this case, when the code signal of the switch 11 does not match the code signal stored in the first storage circuit 24 even though any switch 11 is operated, or the code signal stored in the second storage circuit 60 does not match. When the code signal does not match the code signal, since no output signal is generated from either the first comparison circuit 25 or the second comparison circuit 61, an invalid signal is generated from the AND gate 17 via the OR gate 28 and the address counter is output. 23 is cleared.

しかし、スイッチコ−1から入力された符号信号と第一
の記憶回路24内に記憶された全ての符号信号が全桁一
致すると、カウンタ26は出力を発生してオアゲート4
0を介してフリップフロップ41のΩ出力端子を低レベ
ルから高レベルに切替える。このため、アクチュエータ
43が作動され、図示の解錠状態にデッドボルト35を
右に移動して、ロック装置30を解錠状態に切替える。
However, when the code signal input from the switch code 1 and all the code signals stored in the first storage circuit 24 match in all digits, the counter 26 generates an output and the OR gate 4
0 to switch the Ω output terminal of the flip-flop 41 from low level to high level. Therefore, the actuator 43 is actuated to move the deadbolt 35 to the right to the illustrated unlocked state, thereby switching the locking device 30 to the unlocked state.

次に、カウンタ26から出力が発生すると、フリップフ
ロップ41のΩ出力端子が低レベルから高レベルに切替
る。このため、アクチュエータ43によりデッドボルト
35が左の施錠位置に移動して、ロック装置30を施錠
状態に切替える。この場合には、中間部材51はキーに
より図示の解錠位置に移動されており、レバー9は中立
位置にある。
Next, when an output is generated from the counter 26, the Ω output terminal of the flip-flop 41 switches from a low level to a high level. Therefore, the deadbolt 35 is moved to the left locking position by the actuator 43, and the locking device 30 is switched to the locked state. In this case, the intermediate member 51 has been moved by the key to the illustrated unlocked position, and the lever 9 is in the neutral position.

次に、キーを図示しないシリンダ錠装置に挿入3 して解錠方向に回転すると、レバー9が切欠き部35a
の傾斜面35bに当接して、デッドポル1〜35が図示
の解錠位置に移動される。次に、キーを施錠方向に回転
すると、レバー9が切欠き部35aの傾斜面35cに当
接してデッドボルト35が施錠位置に移動される。
Next, when the key 3 is inserted into the cylinder lock device (not shown) and rotated in the unlocking direction, the lever 9 is moved into the notch 35a.
The dead poles 1 to 35 are moved to the illustrated unlocked position by contacting the inclined surface 35b. Next, when the key is rotated in the locking direction, the lever 9 comes into contact with the inclined surface 35c of the notch 35a, and the deadbolt 35 is moved to the locked position.

カウンタ26の出力はオアゲート29を通じてタイマ3
9に与えられ、タイマ39が作動される。
The output of the counter 26 is sent to the timer 3 through the OR gate 29.
9 and the timer 39 is activated.

タイマ39の作動中にモード変更スイッチ65をオンす
ると、テンキースイッチ66により回数設定回路64に
所望回数の数値を入力することができる。テンキースイ
ッチ66により入力した後、モード変更スイッチ74を
オンすると、回数設定回路64により設定された数値と
同数のパルスがパルス発生回路75により発生する。ア
ップダウンカウンタ76はパルス発生回路75のパルス
数だけ累進される。
When the mode change switch 65 is turned on while the timer 39 is operating, the desired number of times can be entered into the number setting circuit 64 using the numeric keypad switch 66. When the mode change switch 74 is turned on after making an input using the numeric keypad switch 66, the pulse generation circuit 75 generates the same number of pulses as the numerical value set by the number setting circuit 64. The up/down counter 76 is advanced by the number of pulses of the pulse generating circuit 75.

また、タイマ39の作動中にモード変更スイッチ68を
オンし、テンキースイッチ66により時間を設定するこ
とができる。回数設定回路64及4 び時間設定回路70はキーによりキーシリンダを回転し
、設定スイッチ8をオンしても行うことができる。設定
スイッチ8はシリンダ錠に連動させずに手動操作を行っ
てもよい。
Further, while the timer 39 is in operation, the mode change switch 68 can be turned on and the time can be set using the numeric keypad switch 66. The number setting circuits 64 and 4 and the time setting circuit 70 can also be set by rotating the key cylinder with a key and turning on the setting switch 8. The setting switch 8 may be manually operated without being linked to the cylinder lock.

更に、タイマ39が作動すると、第二の記憶回路60が
ライトモードに切替られる。従って、複数のスイッチ1
1を操作することにより、アドレスカウンタ23を作動
させて、第二の記憶回路60に所望の符号コードを記憶
させることができる。
Furthermore, when the timer 39 operates, the second memory circuit 60 is switched to write mode. Therefore, multiple switches 1
1, the address counter 23 can be activated and a desired code can be stored in the second storage circuit 60.

また、スイッチ11から入力された符号信号と第二の記
憶回路60内に記憶された全ての符号信号が全桁一致す
ると、カウンタ62は出力を発生してオアゲート40を
介して前記と同様にアクチュエータ43を作動すること
ができる。また、カウンタ62の出力はアップダウンカ
ウンタ76に送出され、アップダウンカウンタ76をカ
ウントダウンさせる。アップダウンカウンタ76がOま
でカウントダウンすると、アップダウンカウンタ76の
出力により第二の記憶回路60がスタンバイモードに切
替られる。また、第二の記憶回路60は時間設定回路7
0で設定された時間外のとき、比較回路71の出力によ
りスタンバイモードに切替られる。
Further, when the code signal input from the switch 11 and all the code signals stored in the second storage circuit 60 match in all digits, the counter 62 generates an output and sends the output to the actuator via the OR gate 40 in the same manner as described above. 43 can be activated. Further, the output of the counter 62 is sent to an up/down counter 76, causing the up/down counter 76 to count down. When the up/down counter 76 counts down to O, the second storage circuit 60 is switched to standby mode by the output of the up/down counter 76. Further, the second memory circuit 60 is connected to the time setting circuit 7.
When the time is outside the time set by 0, the output of the comparator circuit 71 switches to standby mode.

この発明の上記実施例は更に変更が可能である。Further modifications of the above embodiments of the invention are possible.

(1)  テンキースイッチ66を複数のスイッチ11
と兼用して使用してもよい。
(1) Switch the numeric keypad switch 66 to multiple switches 11
May be used in conjunction with.

(2)  回数設定回路64及び時間設定回路70のい
ずれかを省略してもよい。
(2) Either the number setting circuit 64 or the time setting circuit 70 may be omitted.

(3)  スイッチ8の代りに、赤外線又は電波等の電
磁波を受信する受信機、所定のパルスコードを記憶する
記憶回路及び受信機と記憶回路との情報を比較して一致
したときにタイマ39に出力を与える遠隔操作装置を設
けてもよい。
(3) Instead of the switch 8, there is a receiver that receives electromagnetic waves such as infrared rays or radio waves, a memory circuit that stores a predetermined pulse code, and a timer 39 that compares information between the receiver and the memory circuit and when they match. A remote control device may be provided to provide an output.

(4)  信号制御回路44は第二の比較回路61から
出力される一致信号の数を計数するカウンタと、カウン
タが所定の計数値に達したときに第二の比較回路61の
出力の発生を阻止するゲート手段とを設けてもよい。第
二の比較回路61の出力の発生を制御するカウンタの計
数値は第一の主操作制御装置を構成する複数のスイッチ
11、テンキースイッチ66又は他の手段により設定で
きる。
(4) The signal control circuit 44 includes a counter that counts the number of matching signals output from the second comparison circuit 61, and a counter that controls the generation of the output of the second comparison circuit 61 when the counter reaches a predetermined count value. A blocking gate means may also be provided. The count value of the counter that controls the generation of the output of the second comparison circuit 61 can be set by the plurality of switches 11, the numeric keypad switch 66, or other means constituting the first main operation control device.

(5)  第4図に示すように、第1図に示すマイクロ
コンピュータを使用する回路において、ステップ113
において許可時間を設定し、ステップ104において暗
証番号が一致した時点が許可時間内か否か判断し、許可
時間内のときステップ105において被駆動装置2を作
動することができる。ステップ104において許可時間
でないとき、ステップ106によいで暗証番号を消滅又
は読出し不能な状態に切替ることができる。
(5) As shown in FIG. 4, in the circuit using the microcomputer shown in FIG.
A permitted time is set in step 104, and it is determined in step 104 whether or not the time when the passwords match is within the permitted time, and when it is within the permitted time, the driven device 2 can be operated in step 105. If it is determined in step 104 that it is not the permitted time, the PIN number may be deleted or switched to an unreadable state in step 106.

光則勿塾来 上記のように、この発明の操作制御装置では、所定の回
数だけ又は所望の時間的範囲内だけ暗証番号と一致させ
ることができるので、回数又は時間の範囲を制限して他
人に使用させることができるので、高い盗難防止効果が
得られる。
As mentioned above, with the operation control device of the present invention, it is possible to match the PIN number only a predetermined number of times or within a desired time range. Since it can be used, a high theft prevention effect can be obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明による操作制御装置の回路図、第2図
は第1図の操作制御回路の作動シーケンスを表わすフロ
ーチャー1−1第3図は他の実施例を示す回路図、第4
図は第1図の回路の他の実施例を示す操作制御回路の作
動シーケンスを表すフローチャートである。 10.操作制御回路、20.被駆動装置、3.。 表示装置、80.設定用スイッチ、110.複数のスイ
ッチ、140.ブザー、241.第一の記憶回路、25
0.第一の比較回路、430.アクチュエータ(被駆動
装置)、44.、信号制御回路、600.第二の記憶回
路、611.第二の比較回路、65.68.740.モ
ード変更スイッチ、
FIG. 1 is a circuit diagram of an operation control device according to the present invention, FIG. 2 is a flowchart 1-1 showing the operation sequence of the operation control circuit of FIG. 1, and FIG.
The figure is a flowchart showing the operation sequence of the operation control circuit showing another embodiment of the circuit of FIG. 10. Operation control circuit, 20. Driven device, 3. . Display device, 80. Setting switch, 110. a plurality of switches, 140. Buzzer, 241. first memory circuit, 25
0. first comparison circuit, 430. Actuator (driven device), 44. , signal control circuit, 600. second memory circuit, 611. Second comparison circuit, 65.68.740. mode change switch,

Claims (9)

【特許請求の範囲】[Claims] (1)符号コードを記憶する記憶回路と、符号コードを
発生する複数のスイッチと、複数のスイッチにより発生
した符号コード信号と記憶回路内に記憶された符号コー
ドとを比較して、これらが一致したときに被駆動装置を
操作する一致信号を発生する比較回路と、比較回路の一
致信号の発生を制御する信号制御回路とを有し、信号制
御回路は比較回路から発生された一致信号の数又は設定
可能な時間により比較回路の一致信号の発生を阻止する
ことを特徴とする操作制御装置。
(1) A storage circuit that stores code codes, a plurality of switches that generate code codes, and a code code signal generated by the plurality of switches is compared with the code code stored in the storage circuit to find that they match. The signal control circuit includes a comparison circuit that generates a coincidence signal that operates the driven device when Alternatively, an operation control device characterized in that generation of a coincidence signal of a comparison circuit is prevented by a settable time.
(2)更に、時間設定装置を有し、信号制御回路は設定
された時間の範囲外では比較回路の一致信号の発生を阻
止する請求項(1)に記載の操作制御装置。
(2) The operation control device according to claim 1, further comprising a time setting device, wherein the signal control circuit prevents the comparison circuit from generating a coincidence signal outside the set time range.
(3)信号制御回路は比較回路から発生する一致信号が
所定数に達したときに比較回路の一致信号の発生を阻止
する請求項(1)に記載の操作制御装置。
(3) The operation control device according to claim 1, wherein the signal control circuit prevents the comparison circuit from generating a coincidence signal when the number of coincidence signals generated from the comparison circuit reaches a predetermined number.
(4)被駆動装置を操作できる主操作制御装置と、主操
作制御装置に付随して設けられかつ被駆動装置を操作で
きる補助的操作制御装置とからなり、補助的操作制御装
置は、符号コードを記憶する記憶回路と、符号コードを
発生する複数のスイッチと、複数のスイッチにより発生
した符号コード信号と記憶回路内に記憶された符号コー
ドとを比較して、これらが一致したときに被駆動装置を
操作する一致信号を発生する比較回路と、比較回路の一
致信号の発生を制御する信号制御回路とを有し、信号制
御回路は比較回路から発生された一致信号の数又は設定
可能な時間により比較回路の一致信号の発生を阻止する
ことを特徴とする操作制御装置。
(4) It consists of a main operation control device that can operate the driven device, and an auxiliary operation control device that is attached to the main operation control device and can operate the driven device, and the auxiliary operation control device has a code code. a memory circuit that stores the code, a plurality of switches that generate code codes, and a code code signal generated by the plurality of switches and the code code stored in the memory circuit, and when they match, the drive is activated. It has a comparison circuit that generates a coincidence signal to operate the device, and a signal control circuit that controls the generation of coincidence signals of the comparison circuit, and the signal control circuit controls the number of coincidence signals generated from the comparison circuit or a settable time. An operation control device characterized in that generation of a coincidence signal in a comparison circuit is prevented by:
(5)主制御装置はシリンダ錠である請求項(4)に記
載の操作制御装置。
(5) The operation control device according to claim (4), wherein the main control device is a cylinder lock.
(6)符号コードを発生する複数のスイッチと、被駆動
装置を操作できる主操作制御装置と、主操作制御装置に
付随して設けられかつ被駆動装置を操作できる補助的操
作制御装置とからなり、主操作制御装置は、第一の符号
コードを記憶する第一の記憶回路と、複数のスイッチに
より発生した符号コード信号と第一の記憶回路内に記憶
された第一の符号コードとを比較して、これらが一致し
たときに被駆動装置を操作する一致信号を発生する第一
の比較回路とを有し、 補助的操作制御装置は、第二の符号コードを記憶する第
二の記憶回路と、複数のスイッチにより発生した符号コ
ード信号と第二の記憶回路内に記憶された第二の符号コ
ードとを比較して、これらが一致したときに被駆動装置
を操作する一致信号を発生する第二の比較回路と、第二
の比較回路の一致信号の発生を制御する信号制御回路と
を有し、信号制御回路は比較回路から発生された一致信
号の数又は設定可能な時間により比較回路の一致信号の
発生を阻止することを特徴とする操作制御装置。
(6) Consisting of a plurality of switches that generate code codes, a main operation control device that can operate the driven device, and an auxiliary operation control device that is attached to the main operation control device and can operate the driven device. , the main operation control device has a first storage circuit that stores a first code, and compares code code signals generated by the plurality of switches with the first code stored in the first storage circuit. and a first comparator circuit that generates a match signal for operating the driven device when these match, and the auxiliary operation control device has a second storage circuit that stores a second code. and comparing the code signals generated by the plurality of switches with the second code stored in the second storage circuit, and when they match, generates a matching signal for operating the driven device. It has a second comparison circuit and a signal control circuit that controls the generation of the coincidence signal of the second comparison circuit, and the signal control circuit controls the comparison circuit according to the number of coincidence signals generated from the comparison circuit or a settable time. An operation control device characterized in that it prevents generation of a coincidence signal.
(7)信号制御回路は第二の比較回路から出力される一
致信号の数を計数するカウンタと、カウンタが所定の計
数値に達したときに第二の比較回路の出力の発生を阻止
するゲート手段とを有し、第二の比較回路の出力の発生
を制御するカウンタの計数値は主操作制御装置により設
定できる請求項(6)に記載の操作制御装置。
(7) The signal control circuit includes a counter that counts the number of matching signals output from the second comparison circuit, and a gate that prevents generation of the output of the second comparison circuit when the counter reaches a predetermined count value. 7. The operation control device according to claim 6, wherein the count value of the counter that controls the generation of the output of the second comparison circuit can be set by the main operation control device.
(8)信号制御回路は第二の比較回路から出力される一
致信号により被駆動装置が制御される時間を決定する時
間設定回路を有する請求項(6)に記載の操作制御装置
(8) The operation control device according to claim (6), wherein the signal control circuit includes a time setting circuit that determines the time during which the driven device is controlled based on the coincidence signal output from the second comparison circuit.
(9)時間設定回路の作動時間は主操作制御装置により
設定できる請求項(8)に記載の操作制御装置。
(9) The operation control device according to claim (8), wherein the operating time of the time setting circuit can be set by the main operation control device.
JP2021535A 1990-01-31 1990-01-31 Operation control device Expired - Fee Related JP2602111B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021535A JP2602111B2 (en) 1990-01-31 1990-01-31 Operation control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021535A JP2602111B2 (en) 1990-01-31 1990-01-31 Operation control device

Publications (2)

Publication Number Publication Date
JPH03224976A true JPH03224976A (en) 1991-10-03
JP2602111B2 JP2602111B2 (en) 1997-04-23

Family

ID=12057660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021535A Expired - Fee Related JP2602111B2 (en) 1990-01-31 1990-01-31 Operation control device

Country Status (1)

Country Link
JP (1) JP2602111B2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59177667U (en) * 1983-05-16 1984-11-28 沖電気工業株式会社 electronic lock
JPS6217279A (en) * 1985-07-16 1987-01-26 株式会社ユウシステム Electronic lock
JPS62156487A (en) * 1985-12-27 1987-07-11 株式会社本田ロツク Electronic key system for vehicle
JPS62110460U (en) * 1985-12-28 1987-07-14
JPS63573A (en) * 1986-06-20 1988-01-05 日産自動車株式会社 Unlocking control apparatus
JPH01157860U (en) * 1988-04-06 1989-10-31

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59177667U (en) * 1983-05-16 1984-11-28 沖電気工業株式会社 electronic lock
JPS6217279A (en) * 1985-07-16 1987-01-26 株式会社ユウシステム Electronic lock
JPS62156487A (en) * 1985-12-27 1987-07-11 株式会社本田ロツク Electronic key system for vehicle
JPS62110460U (en) * 1985-12-28 1987-07-14
JPS63573A (en) * 1986-06-20 1988-01-05 日産自動車株式会社 Unlocking control apparatus
JPH01157860U (en) * 1988-04-06 1989-10-31

Also Published As

Publication number Publication date
JP2602111B2 (en) 1997-04-23

Similar Documents

Publication Publication Date Title
EP0314361B1 (en) Electronic security lock
JP2784309B2 (en) Remote control security system
US20080060393A1 (en) Electronic Combination Lock
EP0076480B1 (en) Mischief preventive electronic lock device
EP0076479B1 (en) Electronic lock system with audible entry monitor
JPH03224976A (en) Operation controller
JP2001342757A (en) Double lock apparatus
JP2902080B2 (en) Operation control device
JP2902081B2 (en) Operation control device
JP2591679B2 (en) Operation control device
JPH03202574A (en) Locking device with camera
JP3055783B2 (en) Operation control device
JP2874895B2 (en) Operation control device
JP2602095B2 (en) Operation control device
JP2602094B2 (en) Operation control device
GB2225466A (en) An alarm and/or lock control system for a door or window
JP2591660B2 (en) Electronic lock
JP2868534B2 (en) Operation control device
JP2602092B2 (en) Electronic lock
JP2534112B2 (en) Electronic lock
JP2719633B2 (en) Anti-theft device
JPH0473383A (en) Electronic lock device
JPH0217104Y2 (en)
JPH06156193A (en) Vehicle ignition lock device
JP2592679B2 (en) Lock control device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees