JPH03217068A - Semiconductor laser element and manufacture thereof - Google Patents

Semiconductor laser element and manufacture thereof

Info

Publication number
JPH03217068A
JPH03217068A JP1333390A JP1333390A JPH03217068A JP H03217068 A JPH03217068 A JP H03217068A JP 1333390 A JP1333390 A JP 1333390A JP 1333390 A JP1333390 A JP 1333390A JP H03217068 A JPH03217068 A JP H03217068A
Authority
JP
Japan
Prior art keywords
layer
buried layer
active region
laminated
laminated structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1333390A
Other languages
Japanese (ja)
Inventor
Satoshi Sugawara
菅原 聰
Haruhisa Takiguchi
滝口 治久
Hiroaki Kudo
裕章 工藤
Chitose Sakane
坂根 千登勢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1333390A priority Critical patent/JPH03217068A/en
Priority to US07/625,169 priority patent/US5070510A/en
Priority to DE69032451T priority patent/DE69032451T2/en
Priority to EP90313536A priority patent/EP0433051B1/en
Publication of JPH03217068A publication Critical patent/JPH03217068A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PURPOSE:To enable two types of laser light whose deflection direction differs mutually to be applied and obtain a laser element suitable for light source for an optic-related equipment such as a light source for measuring light by providing lamination structures with an active region on the upper surface and side surface of a stripe-shaped ridge structure which is formed on a semiconductor substrate and by providing a buried layer covering them. CONSTITUTION:The title item has a semiconductor substrate 1, a stripe-shaped ridge structure 11 which is formed on the semiconductor substrate 1, a first lamination structure 10a which is provided on the upper surface of the ridge structure 11 and has an active region 4, a second lamination structure 10b which is provided on one side surface of the ridge structure 11 and has an active region, a third lamination structure 10c which is provided on the other side surface of the ridge structure 11 and has an active region, a buried layer 6 covering the first to third lamination structures 10a-10c, a first electrode 8a which is formed on the buried layer 6 and is electrically connected to the second lamination structure 10b, a second electrode 8b which is formed on the buried layer 6 and is electrically connected to the third lamination structure 10c, and a third electrode 8c which is formed on the buried layer 6 and is electrically connected to the third lamination structure 10c.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は光計測装置等の光学関連機器用光源に適した半
導体レーザ素子及びその製造方法に関し、特に、偏光方
向の互いに異なる2種類のレーザ光を出射することがで
きる半導体レーザ素子及びその製造方法に関する。
Detailed Description of the Invention (Industrial Field of Application) The present invention relates to a semiconductor laser device suitable for a light source for optical-related equipment such as an optical measurement device and a method for manufacturing the same, and particularly relates to a semiconductor laser device suitable for a light source for optical-related equipment such as an optical measurement device, and a method for manufacturing the same. The present invention relates to a semiconductor laser device that can emit light and a method for manufacturing the same.

(従来の技術) 半導体レーザ素子は、光計測装置等の光学関連3ー 機器に用いられるコヒーレント光源として盛んに研究さ
れている。
(Prior Art) Semiconductor laser elements are being actively researched as coherent light sources used in optical-related equipment such as optical measurement devices.

第7図に、従来の半導体レーザ素子の断面図を示す。こ
の半導体レーザ素子は、埋込型ダブルへテロ構造を有す
るものである。
FIG. 7 shows a cross-sectional view of a conventional semiconductor laser device. This semiconductor laser element has a buried double heterostructure.

第7図からわかるように、n型GaAs基板71上に、
n型AIGaAsクラッド層72、ノンドーブAIGa
As活性層73、p型AIGaASクラッド層74がこ
の順番で基板7l側から積層されたダブルへテロ構造の
メサストライプ構造が設けられている。メサストライプ
構造が設けられている領域以外の領域の基板71上には
、n型AI GaAs層からなる埋込層75が設けられ
ている。埋込層75は、メサストライプ構造の側面を覆
っている。埋込層75の上には、Sj02からなる誘電
体膜76が形成されている。p型クラッド層74及び埋
込層76の上にはp側電極77が、基板71の裏面には
n側電極78が形成されている。
As can be seen from FIG. 7, on the n-type GaAs substrate 71,
n-type AIGaAs cladding layer 72, non-doped AIGa
A double heterostructure mesa stripe structure is provided in which an As active layer 73 and a p-type AIGaAS cladding layer 74 are laminated in this order from the substrate 7l side. A buried layer 75 made of an n-type AI GaAs layer is provided on the substrate 71 in a region other than the region where the mesa stripe structure is provided. The buried layer 75 covers the side surfaces of the mesa stripe structure. A dielectric film 76 made of Sj02 is formed on the buried layer 75. A p-side electrode 77 is formed on the p-type cladding layer 74 and the buried layer 76, and an n-side electrode 78 is formed on the back surface of the substrate 71.

第7図の半導体レーザ素子は、活性層73を含−4ー むメサストライプ構造の側面部が埋込層75によって埋
め込まれている。このために、レーザ光は単一の基本水
平横モードで発振することができる。
In the semiconductor laser device shown in FIG. 7, a side surface of a mesa stripe structure including an active layer 73 is buried with a buried layer 75. For this reason, the laser light can be oscillated in a single fundamental horizontal transverse mode.

また、レーザ光を発振させるための電圧を電極77、7
8に印加すると、埋込層75上の誘電体膜76のために
、駆動電流はメサストライプ構造中を集中して効率よく
流れる。これによって、発振閾値は低下し、低電流での
安定したレーザ発振が実現する。但し、単一横モード発
振を実現し、発振閾値(1th)を低下させるためには
、活性層73の幅を数μm程度の大きさに設定する必要
がある。
Further, the voltage for oscillating the laser beam is applied to the electrodes 77, 7.
8, the drive current concentrates and efficiently flows through the mesa stripe structure due to the dielectric film 76 on the buried layer 75. This lowers the oscillation threshold and realizes stable laser oscillation at low current. However, in order to realize single transverse mode oscillation and lower the oscillation threshold (1th), it is necessary to set the width of the active layer 73 to a size of about several μm.

(発明が解決しようとする課題) しかしながら、上述の従来技術においては、以下に述べ
る問題点があった。
(Problems to be Solved by the Invention) However, the above-mentioned conventional technology has the following problems.

コヒーレント光を利用する各種光学機器に於いては、コ
ヒーレント光の偏光方向が重要な意味を持つ。一般に、
半導体レーザ素子から出射されるレーザ光はTE波に偏
波しており、その偏光方向は、活性層に平行である。こ
のため、偏光方向が互いに異なる2種類のレーザ光を得
るためには、−5− 2個の半導体レーザ素子が必要となる。例えば、2個の
半導体レーザ素子を並列に配置する場合、一方の半導体
レーザ素子が出射するレーザ光の偏光方向に対して、他
方の半導体レーザ素子が出射するレーザ光の偏光方向を
、2分の1波長板等を用いて回転させることにより、偏
光方向が互いに異なる2種類のレーザ光を得ている。し
かし、このような従来技術には、2個の半導体レーザ素
子と2分の1波長板等の光学部品とが必要であるため、
部品点数が多く、装置の小型化には不向きであるという
問題がある。
In various optical devices that utilize coherent light, the polarization direction of coherent light has an important meaning. in general,
Laser light emitted from the semiconductor laser element is polarized into TE waves, and the polarization direction is parallel to the active layer. Therefore, in order to obtain two types of laser beams with different polarization directions, -5- two semiconductor laser elements are required. For example, when two semiconductor laser devices are arranged in parallel, the polarization direction of the laser light emitted by one semiconductor laser device is divided by half compared to the polarization direction of the laser light emitted by the other semiconductor laser device. By rotating using a single-wavelength plate or the like, two types of laser beams with mutually different polarization directions are obtained. However, such conventional technology requires two semiconductor laser elements and optical components such as a half-wave plate.
There is a problem in that the number of parts is large and it is not suitable for downsizing the device.

本発明は、上記課題を解決するためになされたものであ
り、その目的とするところは、偏光方向の互いに異なる
2種類のレーザ光を出射することができ、光計測用光源
等の光学関連機器用光源に適した半導体レーザ素子及び
その製造方法を提供することにある。
The present invention has been made to solve the above problems, and its purpose is to be able to emit two types of laser beams with different polarization directions, and to provide optical-related equipment such as a light source for optical measurement. An object of the present invention is to provide a semiconductor laser device suitable for use as a light source and a method for manufacturing the same.

(課題を解決するための手段) 本発明の半導体レーザ素子は、半導体基板と、該半導体
基板上に形成されたストライプ状のりッ一6− ジ構造と、該リッジ構造の上面に設けられた、活性領域
を有する第1の積層構造と、該リッジ構造の一方の側面
に設けられた、活性領域を有する第2の積層構造と、該
リッジ構造の他方の側面に設けられた、活性領域を有す
る第3の積層構造と、該第1、第2及び第3の積層構造
を覆う埋込層と、該埋込層上に形成され、該第1の積層
構造に電気的に接続された第1の電極と、該埋込層上に
形成され、該第2の積層構造に電気的に接続された第2
の電極と、該埋込層上に形成され、該第3の積層構造に
電気的に接続された第3の電極と、を備えており、その
ことにより上記目的が達成される。
(Means for Solving the Problems) A semiconductor laser device of the present invention includes a semiconductor substrate, a striped ridge structure formed on the semiconductor substrate, and a striped ridge structure provided on the upper surface of the ridge structure. A first laminated structure having an active region, a second laminated structure having an active region provided on one side of the ridge structure, and an active region provided on the other side of the ridge structure. a third laminated structure, a buried layer covering the first, second and third laminated structures, and a first layer formed on the buried layer and electrically connected to the first laminated structure. a second electrode formed on the buried layer and electrically connected to the second laminated structure.
and a third electrode formed on the buried layer and electrically connected to the third laminated structure, thereby achieving the above object.

また、半導体基板と、該半導体基板上に形成されたテラ
ス構造と、該テラス構造の上段に設けられた、活性領域
を有する第1の積層構造と、該テラス構造の段差側面に
設けられた、活性領域を有する第2の積層構造と、該第
1及び第2の積層構造を覆う埋込層と、該埋込層上に形
成され、該第1の積層構造に電気的に接続された第1の
電極と、該埋込層上に形成され、該第2の積層構造に電
気−7− 的に接続された第2の電極と、を備えていてもよい。
Further, a semiconductor substrate, a terrace structure formed on the semiconductor substrate, a first stacked structure having an active region provided on an upper stage of the terrace structure, and a first stacked structure provided on a stepped side surface of the terrace structure, a second stacked structure having an active region; a buried layer covering the first and second stacked structures; and a second stacked structure formed on the buried layer and electrically connected to the first stacked structure. The semiconductor device may include one electrode and a second electrode formed on the buried layer and electrically connected to the second laminated structure.

本発明の製造方法は、(100)面を主たる面とする半
導体基板上に<011>方向に沿うストライプ状のりッ
ジ構造を形成する工程と、活性領域を有する第1の積層
構造を該リソジ構造の上面に選択成長させ、活性領域を
有する第2の積層構造を該リッジ構造の一方の側面に選
択成長させ、第3の活性領域を有する第3の積層構造を
該1ルノジ構造の他方の側面に選択成長させる工程と、
を包含しており、そのことにより上記目的が達成される
The manufacturing method of the present invention includes a step of forming a striped ridge structure along the <011> direction on a semiconductor substrate whose main surface is the (100) plane, and a step of forming a first stacked structure having an active region on the semiconductor substrate. A second stacked structure having an active region is selectively grown on the top surface of the structure, a second stacked structure having an active region is selectively grown on one side of the ridge structure, and a third stacked structure having a third active region is selectively grown on the other side of the first Lunozi structure. A process of selectively growing on the sides,
, thereby achieving the above objective.

また、(1 0 0)面を主たる面とする半導体基板上
に<011>方向に沿う段差側面を有するテラス構造を
形成する工程払活性領域を有する第1の積層構造を該テ
ラス構造の上段に選択成長させ、活性領域を有する第2
の積層構造を該テラス構造の段差側面に選択成長させる
工程と、を包含していてもよい。
Further, a first laminated structure having a process-removed active region for forming a terrace structure having stepped side surfaces along the <011> direction on a semiconductor substrate whose main surface is the (1 0 0) plane is placed on the upper stage of the terrace structure. A second layer with selectively grown active regions
selectively growing a layered structure on the stepped side surface of the terrace structure.

(実施例) −8一 以下に本発明を実施例について説明する。(Example) -81 The present invention will be described below with reference to Examples.

第1図に、本発明の第1の実施例の断面図を示す。FIG. 1 shows a sectional view of a first embodiment of the invention.

面方位(1 0 0)のn型GaAs基板1の上面に、
ストライプ状のりッジ構造(幅3μm、高さ3.2μm
)11が、[011]方向(共振器方向、図面に垂直)
に沿うようにして設けられている。
On the top surface of the n-type GaAs substrate 1 with the plane orientation (1 0 0),
Striped ridge structure (width 3μm, height 3.2μm
) 11 is in the [011] direction (resonator direction, perpendicular to the drawing)
It is set up along the

リッジ構造11の上面には、断面形状が三角形である第
1の積層構造10aが設けられており、リッジ構造1l
の2つの側面には、断面形状が三角形である第2の積層
構造10b1第3の積層構造10cが設けられている。
A first laminated structure 10a having a triangular cross-sectional shape is provided on the upper surface of the ridge structure 11, and the ridge structure 1l
A second laminated structure 10b1 and a third laminated structure 10c each having a triangular cross-sectional shape are provided on two side surfaces of the structure.

何れの積層構造10a,  10b,  10cも、 
Se  ドーブn型GaAsバッファ層(層厚lμm)
 2、Seドープn型Al1+.4G a l!.6A
 sクラッド層(層厚0.8μm)3、ノンドーブA 
l lI.l3G a s.s7A s活性層(層厚0
.17zm)4、Znドープp型A l l+.4G 
a e,6A sクラッド層(層厚0.  8μm) 
5がこの順番でリッジ構造l1の表面側から積層された
ものである。こうして、基板1の主面に平行な活性層4
を含む第一9 1のダブルへテロ構造と、基板主面に垂直な活性層4を
含む第2及び第3のダブメヘテロ構造とが同一基板1上
に形成されている。
Any of the laminated structures 10a, 10b, 10c,
Se-doped n-type GaAs buffer layer (layer thickness 1 μm)
2, Se-doped n-type Al1+. 4Gal! .. 6A
s cladding layer (layer thickness 0.8 μm) 3, non-doped A
l lI. l3G a s. s7A s active layer (layer thickness 0
.. 17zm) 4, Zn-doped p-type A l l+. 4G
a e, 6A s cladding layer (layer thickness 0.8 μm)
5 are laminated in this order from the surface side of the ridge structure l1. In this way, the active layer 4 parallel to the main surface of the substrate 1
A first double heterostructure 91 including the active layer 4 and second and third double heterostructures including the active layer 4 perpendicular to the main surface of the substrate are formed on the same substrate 1.

上記の積層構造1 0 a,  1 0 b,  1 
0 cは、半絶縁性GaAs層からなる埋込層6により
覆われている。
The above laminated structure 1 0 a, 1 0 b, 1
0c is covered with a buried layer 6 made of a semi-insulating GaAs layer.

埋込層6内に於いて、第1の積層構造10a上に、第1
の積層構造10aのp型クラッド届5と第lのp側電極
8aとを電気的に接続するための不純物拡散領域7aが
形成されている。また、埋込層6内に於いて、第2の積
層構造iob上に、第2の積層構造10bのp型クラッ
ド層5と第2のp側電極8bとを電気的に接続するため
の不純物拡散領域7bが形成されている。また、埋込層
6内に於いて、第3の積層構造10c上に、第3の積層
構造10cのp型クラッド層5と第3のp側電極8Cと
を電気的に接続するための不純物拡散領域7Cが形成さ
れている。これらの不純物拡散領域7 as  7 b
s  7 Cは、互いに接していない。
In the buried layer 6, on the first laminated structure 10a, the first
An impurity diffusion region 7a is formed to electrically connect the p-type cladding layer 5 of the laminated structure 10a and the l-th p-side electrode 8a. Further, in the buried layer 6, on the second stacked structure iob, an impurity is added for electrically connecting the p-type cladding layer 5 of the second stacked structure 10b and the second p-side electrode 8b. A diffusion region 7b is formed. Further, in the buried layer 6, on the third stacked structure 10c, an impurity is added for electrically connecting the p-type cladding layer 5 of the third stacked structure 10c and the third p-side electrode 8C. A diffusion region 7C is formed. These impurity diffusion regions 7 as 7 b
s 7 C are not in contact with each other.

埋込層6の不純物拡散領域7a上には、ストラ一l〇一 イプ状の第1のp側電極8aが、リッジ構造11の上面
に対向するようにして設けられている。また、不純物拡
散層領域7b上には、ストライプ状の第2のp側電極8
bが第1のp側電極8aに平行に設けられ、不純物拡散
層領域7c上には、ストライプ状の第3のp側電極8c
が第1のp側電極8aに平行に設けられている。基板1
の裏面の全面にはn側電極9が形成されている。
A first p-side electrode 8a having a strip shape is provided on the impurity diffusion region 7a of the buried layer 6 so as to face the upper surface of the ridge structure 11. Further, on the impurity diffusion layer region 7b, a striped second p-side electrode 8 is provided.
b is provided in parallel to the first p-side electrode 8a, and a striped third p-side electrode 8c is provided on the impurity diffusion layer region 7c.
is provided in parallel to the first p-side electrode 8a. Board 1
An n-side electrode 9 is formed on the entire back surface.

第1のp側電極8aとn側電極9とに電圧を印加すると
、駆動電流が第1の積層構造10a内を流れる。これに
よって、水平横モードの単一化されたレーザ光が発振し
、該レーザ光が第1の積層構造10aの端面から出射さ
れる。このとき出射されるレーザ光の偏光方向は、基板
1の主面に対して平行である。
When a voltage is applied to the first p-side electrode 8a and the n-side electrode 9, a drive current flows within the first stacked structure 10a. As a result, a unified laser beam in the horizontal transverse mode is oscillated, and the laser beam is emitted from the end face of the first laminated structure 10a. The polarization direction of the laser beam emitted at this time is parallel to the main surface of the substrate 1.

第2のp側電極8bとn側電極9とに電圧を印加すると
、駆動電流が第2の積層構造10b内を流れる。これに
よって、水平横モードの単一化されたレーザ光が発振し
、該レーザ光が第2の積層構造の端面から出射される。
When a voltage is applied to the second p-side electrode 8b and the n-side electrode 9, a drive current flows within the second stacked structure 10b. As a result, a unified laser beam in a horizontal transverse mode is oscillated, and the laser beam is emitted from the end face of the second laminated structure.

このとき出射される11ー レーザ光の偏光方向は、基板の主面に対して垂直である
The polarization direction of the 11-laser light emitted at this time is perpendicular to the main surface of the substrate.

また、第3のp {till電極8Cとn側電極9とに
電圧を印加すると、駆動電流が第3の積層構造10C内
を流れる。これによって、水平横モードの単一化された
レーザ光が発振し、該レーザ光が第3の積層構造の端面
から出射される。このとき出射されるレーザ光の偏光方
向も、基板の主面に対して垂直である。
Further, when a voltage is applied to the third p {till electrode 8C and the n-side electrode 9, a drive current flows in the third stacked structure 10C. As a result, a unified laser beam in the horizontal transverse mode is oscillated, and the laser beam is emitted from the end face of the third laminated structure. The polarization direction of the laser beam emitted at this time is also perpendicular to the main surface of the substrate.

このように、本実施例の半導体レーザ素子に於いては、
第1の積層構造10aから出射されるレーザ光の偏光方
向と第2及び第3の積層構造10bS 10cから出射
されるレーザ光の偏光方向とが、垂直の関係にある。
In this way, in the semiconductor laser device of this example,
The polarization direction of the laser beam emitted from the first laminated structure 10a and the polarization direction of the laser beam emitted from the second and third laminated structures 10bS 10c are in a perpendicular relationship.

第lのp側電極8a,第2のp側電極8b、及び第3の
p側電極8Cの各々に印加する電圧を制御することによ
って、偏光方向の異なる2種類のレーザ光を同時に出射
することも、また、別々に出射することも可能である。
By controlling the voltages applied to each of the first p-side electrode 8a, the second p-side electrode 8b, and the third p-side electrode 8C, two types of laser beams with different polarization directions are emitted simultaneously. It is also possible to emit them separately.

従って、本発明の半導体レーザ素子を用いれば、ー12
− 1個の半導体レーザ素子から偏光方向が互いに90度異
なる2種類のレーザ光を出射させることができるので、
光計測装置等の小型化及び部品数の低減が実現される。
Therefore, if the semiconductor laser device of the present invention is used, -12
- Since one semiconductor laser element can emit two types of laser beams with polarization directions that differ by 90 degrees from each other,
This makes it possible to downsize optical measurement devices and reduce the number of parts.

以下に、第1図に示す半導体レーザ素子の作製方法を、
第2図を参照しながら説明する。
Below, the method for manufacturing the semiconductor laser device shown in FIG.
This will be explained with reference to FIG.

まず、面方位(100)のn型GaAs基板1上ニ、 
[011]の方向に沿うストライプパターン(幅3μm
)のフォトレジストマスク12を形成した。次に、H2
SOA系エッチャント(H2SO4:H202: H2
0=1: 2: 1 0)を用いたエッチング工程によ
り、幅3μmのりッジ構造11を、 [011]の方向
に沿うようにして基板l上に形成したく第2図(a))
。なお、リッジ構造11の高さがりッジ構造11の幅と
同程度の値となるように、エッチング条件を調節した。
First, on an n-type GaAs substrate 1 with a plane orientation (100),
Stripe pattern along the [011] direction (width 3 μm
) A photoresist mask 12 was formed. Next, H2
SOA etchant (H2SO4:H202: H2
By an etching process using 0=1:2:10), we want to form a ridge structure 11 with a width of 3 μm on the substrate l along the [011] direction (Fig. 2(a)).
. Note that the etching conditions were adjusted so that the height of the ridge structure 11 was approximately the same as the width of the ridge structure 11.

リッジ構造11上のフォトレジストマスクl2の表面と
りッジ構造1lの側面とを含む基板lの全面に、プラズ
マCVD法により、Sj02膜13を形成した(第2図
(b))。
An Sj02 film 13 was formed on the entire surface of the substrate 1, including the surface of the photoresist mask 12 on the ridge structure 11 and the side surfaces of the ridge structure 1l, by plasma CVD (FIG. 2(b)).

−13 この後、SiO2膜13をエッチングするため、基板1
の上方から、基板1の表面に向けてArイオンビームを
照射した。このときのビーム照射方向は、基板1の主面
に対して垂直とした。1ル,ジ構造11の側面に形成さ
れたSiO2膜13には、Arイオンビームが照射され
ないため、その部分のS102膜13はエッチングされ
なかった。Arイオンビームが照射された他の部分のS
i02膜l3はエッチングされた。こうして、リツジ構
造11の上面をフォトレジストマスクl2により覆い、
リッジ構造l1の2つの側面をSiO2膜13により覆
った(第2図(C))。
-13 After this, in order to etch the SiO2 film 13, the substrate 1
An Ar ion beam was irradiated onto the surface of the substrate 1 from above. The beam irradiation direction at this time was perpendicular to the main surface of the substrate 1. Since the SiO2 film 13 formed on the side surface of the first and second structure 11 was not irradiated with the Ar ion beam, the S102 film 13 in that portion was not etched. S of other parts irradiated with Ar ion beam
The i02 film l3 was etched. In this way, the upper surface of the ridge structure 11 is covered with the photoresist mask l2,
Two side surfaces of the ridge structure l1 were covered with a SiO2 film 13 (FIG. 2(C)).

次ニ、フォトレジストマスク12の表面及びリッジ構造
11の側面を含む基板l上の全面に、プラズマCVD法
により、Sj3N4膜14を形成した(第2図(d))
Next, an Sj3N4 film 14 was formed on the entire surface of the substrate l, including the surface of the photoresist mask 12 and the side surfaces of the ridge structure 11, by plasma CVD (FIG. 2(d)).
.

次に、基板lの有機洗浄を行うことにより、フォトレジ
ストマスク12を除去し、また、基板1をHF溶液に浸
漬することにより、Si02膜13を除去した。これに
よって、フォトレジストマス−14一 ク12上及びSiO2膜13上のSi3N4膜14をリ
フトオフした(第2図(e))。
Next, the photoresist mask 12 was removed by organic cleaning of the substrate 1, and the Si02 film 13 was removed by immersing the substrate 1 in an HF solution. As a result, the Si3N4 film 14 on the photoresist mask 14 and the SiO2 film 13 was lifted off (FIG. 2(e)).

このあと、MOCVD法により、n型GaAsハッファ
層2、n型A I 2.4G a [1.6A sクラ
ッド層3、ノンドープA 1 il.+3G a T!
.ll7A S活性層4、及びp型A 1 g.aG 
a 8,6A sクラッド層5をこの順番で、基板1上
に積層した。ただし、非晶質であるSisN4膜14上
には、上記各層の結晶成長は生じなかった。また、結晶
成長条件を調節することにより、 (1 1 11面上
での結晶成長が、ほとんど生じないようにした。このた
め、リッジ構造l1の上面及び側面にのみ、積層構造が
形成され、しかも、その積層構造には(1111面ファ
セットが形成された。従って、各々の積層構造の断面形
状は三角形となった(第2図(f))。
After that, by MOCVD method, an n-type GaAs huffer layer 2, an n-type A I 2.4G a [1.6A s cladding layer 3, a non-doped A 1 il. +3G a T!
.. ll7A S active layer 4, and p-type A 1 g. aG
The a 8,6A s cladding layer 5 was laminated on the substrate 1 in this order. However, no crystal growth of the above-mentioned layers occurred on the amorphous SisN4 film 14. In addition, by adjusting the crystal growth conditions, crystal growth on the (1 1 11 plane) was almost prevented from occurring.As a result, a stacked structure was formed only on the top and side surfaces of the ridge structure l1, and , 1111 facets were formed in the laminated structure. Therefore, the cross-sectional shape of each laminated structure was triangular (FIG. 2(f)).

こうして、基板1の主面に平行な活性層4を有する第1
の積層構造10aと、基板lの主面に垂直な活性層4を
有する第2及び第3の積層構造10b、10cとを、同
一工程で形成することができた。
Thus, the first
The laminated structure 10a and the second and third laminated structures 10b and 10c having the active layer 4 perpendicular to the main surface of the substrate l could be formed in the same process.

15− 次に、NH40HとHFの混合溶液によってSi3N4
膜14を除去した後、バナジウムがドープされた半絶縁
性GaAs層からなる埋込層6を基板1上の全面に、積
層構造10a,10b,10cを完全に覆うようにして
形成した。
15- Next, Si3N4 was formed using a mixed solution of NH40H and HF.
After removing the film 14, a buried layer 6 made of a semi-insulating GaAs layer doped with vanadium was formed on the entire surface of the substrate 1 so as to completely cover the stacked structures 10a, 10b, 10c.

この後、埋込層6の所定領域にZnをドーピングするこ
とにより、第1の積層構造10a上に、第1の積層構造
10aのp型クラッド層5と第lのp側電極8aとを電
気的に接続するための不純物拡散領域7aを形成した。
Thereafter, by doping Zn into a predetermined region of the buried layer 6, the p-type cladding layer 5 of the first stacked structure 10a and the l-th p-side electrode 8a are electrically connected on the first stacked structure 10a. An impurity diffusion region 7a for physical connection was formed.

また、第2の積層構造10b上に、第2の積層構造10
bのp型クラッド層5と第2のp側電極8bとを電気的
に接続するための不純物拡散領域7bを形成した。第3
の積層構造10c上には、第3の積層構造10cのp型
クラッド層5と第3のp側電極8cとを電気的に接続す
るための不純物拡散領域7cを形成した。
Further, a second laminated structure 10 is placed on the second laminated structure 10b.
An impurity diffusion region 7b was formed to electrically connect the p-type cladding layer 5 and the second p-side electrode 8b. Third
An impurity diffusion region 7c for electrically connecting the p-type cladding layer 5 of the third stacked structure 10c and the third p-side electrode 8c was formed on the stacked structure 10c.

埋込層6の不純物拡散領域7a上に、リッジ構造IIの
上面に対向するようにして、ストライプ状の第lのp側
電極8aを形成した。また、埋込=16一 層6の不純物拡散領域7b上に、第1のp側電極8aに
平行となるように、ストライプ状の第2のp側電極8b
を形成した。埋込層6の不純物拡散領域7C上は、第1
のp側電極8aに平行となるように、ストライプ状の第
3のp側電極8Cを形成した。
A striped l-th p-side electrode 8a was formed on the impurity diffusion region 7a of the buried layer 6 so as to face the upper surface of the ridge structure II. Further, a striped second p-side electrode 8b is provided on the impurity diffusion region 7b of one layer 6 (embedding = 16) so as to be parallel to the first p-side electrode 8a.
was formed. On the impurity diffusion region 7C of the buried layer 6, the first
A striped third p-side electrode 8C was formed so as to be parallel to the p-side electrode 8a.

基板1の裏面には、全面にn{IIJ?1極9を形成し
た。
On the back side of the board 1, n{IIJ? One pole 9 was formed.

こうして、第1図に示す半導体レーザ素子が作製された
In this way, the semiconductor laser device shown in FIG. 1 was manufactured.

このように本実施例では、MOCVD法を用いて、{1
 1 11面上での結晶成長が起こりにくいという条件
のもと、半導体層の選択成長を行うことにより、断面形
状が三角形となる積層構造を、リッジ構造1lの上面及
び2つの側面にのみ、それぞれ同時に形成することがで
きた。
In this way, in this example, using the MOCVD method, {1
By performing selective growth of the semiconductor layer under the condition that crystal growth on the 11 planes is difficult to occur, a stacked structure with a triangular cross-sectional shape is formed only on the top surface and two side surfaces of the ridge structure 1l, respectively. could be formed at the same time.

次に、第3図を参照しながら、第2の実施例を説明する
Next, a second embodiment will be described with reference to FIG.

本実施例の半導体レーザ素子では、面方位(100)の
n型GaAs基板21の上面に、Seド−17ー ープn型GaAsパッファ層(層厚1μm)22、Se
ドープn型A 1 a.sG a g,5A s成長抑
制層(層厚0.2μm)23が積層されている。
In the semiconductor laser device of this example, an Se-doped 17-doped n-type GaAs puffer layer (layer thickness 1 μm) 22, a Se-doped n-type GaAs buffer layer (layer thickness 1 μm) 22,
Doped n-type A 1 a. A sG a g,5A s growth suppression layer (layer thickness 0.2 μm) 23 is laminated.

n型A I B.5G a g,5A s成長抑制層2
3上には、ストライプ状のりッジ構造(幅5μm,高さ
3μm)24が、[011]方向(共振器方向、図面に
垂直)に沿うようにして設けられている。
n-type AI B. 5G ag, 5A s growth suppression layer 2
A striped ridge structure (width: 5 μm, height: 3 μm) 24 is provided on the substrate 3 along the [011] direction (resonator direction, perpendicular to the drawing).

リッジ構造24bの上面には、断面形状が三角形である
第1の積層構造10aが設けられており、リッジ構造2
4bの2つの側面には、断面形状が三角形である第2の
積層構造10b及び第3の積層構造10cが、それぞれ
設けられている。何れの積層構造1 0 a,  1 
0 bS1 0 cも、Seドープn型GaAsバッフ
ァ層(層厚1μm)2、Seドーブn型A I B,4
G a ll.6A sクラッド層(層厚0.8μm)
3、ノンドープA I B,13G a B,B7A 
s活性層(層厚0.1μm)4、Znドーブp型AIB
,4G a B,6A sクラッド層(層厚0.8μm
)5がこの順番でリッジ構造24bの表面側から積層さ
れたものである。
A first laminated structure 10a having a triangular cross-sectional shape is provided on the upper surface of the ridge structure 24b.
A second laminated structure 10b and a third laminated structure 10c each having a triangular cross-sectional shape are provided on two side surfaces of 4b. Which laminated structure 1 0 a, 1
0 bS1 0 c also Se-doped n-type GaAs buffer layer (layer thickness 1 μm) 2, Se-doped n-type A I B, 4
G all. 6A s cladding layer (layer thickness 0.8μm)
3. Non-doped A I B, 13G a B, B7A
s active layer (layer thickness 0.1 μm) 4, Zn-doped p-type AIB
, 4G a B, 6A s cladding layer (layer thickness 0.8 μm
) 5 are laminated in this order from the surface side of the ridge structure 24b.

ー18一 こうして、基板21の主面に平行な活性層4を含む第1
のダブルへテロ構造と基板1の主面に垂直な活性層4を
含む第2及び第3のダブルへテロ構造とが同一基板上に
形成されている。
-18 - Thus, the first layer including the active layer 4 parallel to the main surface of the substrate 21
A double heterostructure and second and third double heterostructures including an active layer 4 perpendicular to the main surface of the substrate 1 are formed on the same substrate.

上記の積層構造1 0 a,  1 0 b,  1 
0 cは、埋込層6により覆われている。
The above laminated structure 1 0 a, 1 0 b, 1
0c is covered by the buried layer 6.

埋込層6内に於いて、第1の積層構造10a上に、第1
の積層構造10aのp型クラッド層5と第1のp側電極
8aとを電気的に接続するための不純物拡散領域7aが
形成されている。また、埋込層6内に於いて、第2の積
層構造10b上に、第2の積層構造10bのp型クラッ
ド層5と第2のp側電極8bとを電気的に接続するため
の不純物拡散領域7bが形成されている。埋込層6内に
於いて、第3の積層構造10c上には、第3の積層構造
10cのp型クラッド層5と第3のp側電極8Cとを電
気的に接続するための不純物拡散領域7cが形成されて
いる。これらの不純物拡散領域7 a 17 b −,
  7 Cは、互いに接していない。
In the buried layer 6, on the first laminated structure 10a, the first
An impurity diffusion region 7a is formed to electrically connect the p-type cladding layer 5 of the laminated structure 10a and the first p-side electrode 8a. Further, in the buried layer 6, on the second stacked structure 10b, an impurity is added for electrically connecting the p-type cladding layer 5 of the second stacked structure 10b and the second p-side electrode 8b. A diffusion region 7b is formed. In the buried layer 6, on the third stacked structure 10c, impurity diffusion is performed to electrically connect the p-type cladding layer 5 of the third stacked structure 10c and the third p-side electrode 8C. A region 7c is formed. These impurity diffusion regions 7 a 17 b −,
7 C are not in contact with each other.

埋込層6の不純物拡散領域7a上には、ストラ一19一 イプ状の第1のp側電極8aがリッジ構造24bの上面
に対向するようにして設けられている。また、不純物拡
散領域7b上には、ストライプ状の第2のp側電極8b
が第lのp側電極8aに平行に設けられている。不純物
拡散領域7C上には、ストライプ状の第3のp側電極8
Cが第1のp側電極8aに平行に設けられている。基板
21の裏面の全面にはn側電極9が形成されている。
A first p-side electrode 8a in the form of a strip 19 is provided on the impurity diffusion region 7a of the buried layer 6 so as to face the upper surface of the ridge structure 24b. Further, on the impurity diffusion region 7b, a striped second p-side electrode 8b is formed.
is provided in parallel to the l-th p-side electrode 8a. A striped third p-side electrode 8 is provided on the impurity diffusion region 7C.
C is provided in parallel to the first p-side electrode 8a. An n-side electrode 9 is formed on the entire back surface of the substrate 21 .

次に本実施例の半導体レーザ素子の製造方法を第4図を
参照しながら説明する。
Next, a method for manufacturing the semiconductor laser device of this example will be explained with reference to FIG.

まず、面方位(ioo)のn型GaAs基板21上に、
MOCVD法により、n型GaAsバッ77層23、n
型A I B,5G a ll,5A s成長抑制層2
3、Seドーブn型GaAs層(層厚3μm)24aを
順次成長させた(第4図(a))。
First, on an n-type GaAs substrate 21 with a plane orientation (IOO),
By MOCVD method, n-type GaAs buffer 77 layer 23, n
Type A I B, 5G all, 5A s growth suppression layer 2
3. A Se-doped n-type GaAs layer (layer thickness: 3 μm) 24a was sequentially grown (FIG. 4(a)).

次に、 [011]の方向に沿うストライプパターン(
幅3μm)を有するフォトレジストマスク25を、Se
ドープn型GaAs層24a上に形成した。この後、H
2SO4系エッチャント(H2SO4:H202: H
20=1: 2:  10)を用いて、S20− eドープn型GaAs層24aをエッチングすることに
より、幅5μmのりッジ構造24bを、 [011コの
方向に沿うようにして基板21上に形成したく第4図(
b))。エノチングは、n型Alθ,5G a [1,
5A S成長抑制層23の表面が露出するまで行った。
Next, a stripe pattern along the [011] direction (
A photoresist mask 25 having a width of 3 μm) is made of Se.
It was formed on the doped n-type GaAs layer 24a. After this, H
2SO4 etchant (H2SO4:H202: H
By etching the S20-e-doped n-type GaAs layer 24a using the 20=1:2:10), a ridge structure 24b with a width of 5 μm is formed on the substrate 21 along the [011] direction. Figure 4 (
b)). Enoching is performed using n-type Alθ,5G a [1,
The process was continued until the surface of the 5A S growth suppression layer 23 was exposed.

次に、ウェハの有機洗浄を行うことにより、フォトレジ
ストマスク25を除去した後、MOCVD法により、前
記実施例と同様にして、n型GaAsバッファ層2、n
型A 111.4G a9 eA sクラソド層3、ノ
ンドーブA l l!.I3G a Q.s7A s活
性層4、及びp型A 1 g.aG a 9,8A S
クラッド層5をこの順番で積層した。ただし、n型Al
θ5Ga日,5As成長抑制層23上では、上記各層の
結晶成長は生じなかった。このような成長抑制層として
は、A I xG a 1−xA s  ( 0.  
5≦X≦0. 7)層が好適である。
Next, the photoresist mask 25 is removed by organic cleaning of the wafer, and then the n-type GaAs buffer layer 2, the n-type
Type A 111.4G a9 eA sclathodic layer 3, non-doped A l l! .. I3G a Q. s7A s active layer 4, and p-type A 1 g. aG a 9,8A S
The cladding layers 5 were laminated in this order. However, n-type Al
At θ5Ga, no crystal growth of the above-mentioned layers occurred on the 5As growth suppression layer 23. As such a growth suppressing layer, A I xG a 1-xA s (0.
5≦X≦0. 7) layers are preferred.

また、第1の実施例と同様に、結晶成長条件を調節する
ことにより、 (1 1 1)面上での結晶成長が、ほ
とんど生じないようにした。
Further, as in the first example, by adjusting the crystal growth conditions, crystal growth on the (1 1 1) plane was made to hardly occur.

−21 このため、リッジ構造24bの上面及び2つの側面にの
み、積層構造が形成され、しかも、その積層構造には{
1 1 1}面ファセットが形成され、各々の積層構造
の断面形状は三角形となった。
-21 Therefore, a laminated structure is formed only on the top surface and two side surfaces of the ridge structure 24b, and the laminated structure has {
1 1 1} plane facets were formed, and the cross-sectional shape of each laminated structure was triangular.

以下、第1の実施例に示した工程と同様の工程により、
埋込層6及び電極8a,8b,8c,9等を形成し、第
3図の半導体レーザ素子を作製した。
Hereinafter, through steps similar to those shown in the first example,
A buried layer 6, electrodes 8a, 8b, 8c, 9, etc. were formed, and the semiconductor laser device shown in FIG. 3 was manufactured.

本実施例の半導体レーザ素子も、第1の実施例の半導体
レーザ素子と同様に、偏光方向の異なる2種類のレーザ
光を放射することができる。
Similarly to the semiconductor laser device of the first embodiment, the semiconductor laser device of this embodiment can also emit two types of laser beams with different polarization directions.

次に、第5図を参照しながら、第3の実施例を説明する
Next, a third embodiment will be described with reference to FIG.

面方位(1 0 0)のn型GaAs基板31の上面に
、テラス構造(高さ3.2μm)が形成されており、テ
ラス構造の断差側面は、[011]方向(共振器方向、
図面に垂直)に沿っている。このテラス構造の断差によ
り、基板31の主面は、上段35と下段36に分割され
ている。
A terrace structure (height: 3.2 μm) is formed on the upper surface of the n-type GaAs substrate 31 with a plane orientation (1 0 0), and the vertical side surface of the terrace structure is in the [011] direction (resonator direction,
perpendicular to the drawing). The main surface of the substrate 31 is divided into an upper stage 35 and a lower stage 36 by the difference in the terrace structure.

テラス構造の上段35の一部領域上には、断面−22− 形状が三角形であるストライプ状の第1の積層構造10
aが設けられており、テラス構造の段差側面には、断面
形状が三角形であるストライプ状の第2の積層構造10
1)が設けられている。何れの積層構造も、前述の実施
例と同様に、Seドープn型GaAsバッファ層(層厚
17zm)3、Seドープn型A I 2,4G a 
g,6A sクラッド層(層厚0.8μm)3、ノンド
ープA l s.+3G a ll.87A S活性層
(層厚0.1μm)4、Znドープp型A I .,4
G a ll,6A Sクラッド層(層厚0.8μm)
5が、この順番で基板31側から積層されたものである
On a partial area of the upper stage 35 of the terrace structure, a striped first laminated structure 10 having a triangular cross section -22- is formed.
a, and a striped second laminated structure 10 having a triangular cross-sectional shape is provided on the stepped side surface of the terrace structure.
1) is provided. In each stacked structure, as in the above-mentioned embodiment, Se-doped n-type GaAs buffer layer (layer thickness 17 zm) 3, Se-doped n-type A I 2,4G a
g, 6A s cladding layer (layer thickness 0.8 μm) 3, non-doped Al s. +3G all. 87A S active layer (layer thickness 0.1 μm) 4, Zn-doped p-type AI. ,4
G all, 6A S cladding layer (layer thickness 0.8 μm)
5 are stacked in this order from the substrate 31 side.

こうして、基板31の主面に平行な活性層4を含む第1
のダブルへテロ構造と基板主面に垂直な活性層4を含む
第2のダブルへテロ構造とが同一基板上に形成されてい
る。
In this way, the first layer including the active layer 4 parallel to the main surface of the substrate 31
A double heterostructure and a second double heterostructure including an active layer 4 perpendicular to the main surface of the substrate are formed on the same substrate.

上記の積層構造10a,10bは、埋込層6により覆わ
れている。
The laminated structures 10a and 10b described above are covered with a buried layer 6.

埋込層6内に於いて、第1の積層構造10aと埋込層6
上に、第1の積層構造10aのpzクラッド層5と第1
のp側電極とを電気的に接続する一23 ようにして、不純物拡散領域7aが形成されている。ま
た、埋込層6内に於いて、第2の積層構造10b上に、
第2の積層構造10bのp型クラッド層6と第2のp側
電極とを電気的に接続するようにして、不純物拡散領域
7bが形成されている。
In the buried layer 6, the first stacked structure 10a and the buried layer 6
Above, the pz cladding layer 5 of the first laminated structure 10a and the first
An impurity diffusion region 7a is formed to electrically connect the p-side electrode of the impurity diffusion region 7a. Moreover, in the buried layer 6, on the second laminated structure 10b,
An impurity diffusion region 7b is formed to electrically connect the p-type cladding layer 6 of the second stacked structure 10b and the second p-side electrode.

これらの不純物拡散領域7a,7bは、互いに接してい
ない。
These impurity diffusion regions 7a and 7b are not in contact with each other.

埋込届6の不純物拡散領域7a上には、ストライプ状の
第1のp側電極8aがテラス構造の上面に対向するよう
にして設けられている。また、埋込層6の不純物拡散領
域7b上には、ストライプ状の第2のp側電極8bが第
1のp側電極8aに平行に設けられている。基板lの裏
面の全面にはn側電極9が形成されている。
A striped first p-side electrode 8a is provided on the impurity diffusion region 7a of the buried pad 6 so as to face the upper surface of the terrace structure. Further, on the impurity diffusion region 7b of the buried layer 6, a striped second p-side electrode 8b is provided in parallel to the first p-side electrode 8a. An n-side electrode 9 is formed on the entire back surface of the substrate l.

次に、本実施例の製造方法を第6図を参照しながら説明
する。
Next, the manufacturing method of this example will be explained with reference to FIG.

まず、通常のエソチング方法を用いて基板3lをエソチ
ングすることにより、段差側面の沿う方向が[011]
となるテラス構造を形成した後、基板31上に於いてテ
ラス構造の下段36にのみ、=24− 第1の実施例に示した方法と同様の方法により、Si3
Na膜32を形成した(第6図(a))。
First, by etching the substrate 3l using a normal etching method, the direction along the side surface of the step is set to [011].
After forming the terrace structure, on the substrate 31, only the lower stage 36 of the terrace structure is coated with Si3
A Na film 32 was formed (FIG. 6(a)).

この後、Si3N4膜32上及びテラス構造の段差側面
と、テラス構造の上段35に於いて第1の積層構造10
aを形成すべきストライプ状の領域上とに、レジストマ
スク33を形成した(第6図(b))。
After this, the first laminated structure 10 is formed on the Si3N4 film 32, on the step side of the terrace structure, and on the upper stage 35 of the terrace structure.
A resist mask 33 was formed on the striped region in which a was to be formed (FIG. 6(b)).

次に、基板31上の全面に、Si3N4膜34を形成し
た後、テラス構造の段差側面及び上段35に於いて、第
1の積層構造10aを形成すべきストライプ状の領域上
のSj3Na膜34をリフトオフ法により除去した(第
6図(C))。
Next, after forming the Si3N4 film 34 on the entire surface of the substrate 31, the Sj3Na film 34 is formed on the striped region where the first stacked structure 10a is to be formed on the stepped side surface and the upper step 35 of the terrace structure. It was removed by the lift-off method (Fig. 6(C)).

以下、第1の実施例に示した工程と同様の工程により、
第1及び第2の積層構造等を形成し、第5図の半導体レ
ーザ素子を作製した。
Hereinafter, through steps similar to those shown in the first example,
First and second laminated structures were formed, and the semiconductor laser device shown in FIG. 5 was manufactured.

本実施例では、第1の積層構造10aをテラス構造の段
差側面から離れた領域に形成することができた。このた
め、第1の積層構造10aと第2の積層構造10bとの
距離を広くすることにより、第1のp電極と第2のp電
極との間の電気的な分ー25一 離を確実に行うことができた。
In this example, the first stacked structure 10a could be formed in a region away from the step side of the terrace structure. Therefore, by widening the distance between the first stacked structure 10a and the second stacked structure 10b, the electrical separation between the first p-electrode and the second p-electrode can be ensured. I was able to do it.

本実施例に於いても、第1の積層構造10aから出射さ
れるレーザ光の偏光方向と第2の積層構造10bから出
射されるレーザ光の偏光方向とが、垂直の関係にある。
In this embodiment as well, the polarization direction of the laser beam emitted from the first laminated structure 10a and the polarization direction of the laser beam emitted from the second laminated structure 10b are in a perpendicular relationship.

従って、第1のp側電極8a及び第2のp側電極8bに
印加する電圧を制御することによって、偏光方向の異な
る2種類のレーザ光を同時に出射することも、また、別
々に出則することも可能である。
Therefore, by controlling the voltages applied to the first p-side electrode 8a and the second p-side electrode 8b, two types of laser beams with different polarization directions can be emitted simultaneously, or they can be emitted separately. It is also possible.

なお、上記の何れの実施例に於いても、リッジ構造の側
面又はテラス構造の段差側面が沿う方向が[011]で
ある場合について説明したが、この方向は、<011>
で一般的に示される他の結晶学的に同価な方向であって
も良い。
In any of the above embodiments, the case where the direction along the side surface of the ridge structure or the stepped side surface of the terrace structure is [011] has been described, but this direction is <011>.
Other crystallographically equivalent orientations generally indicated by .

また、上記の何れの実施例に於でも、積層構造を選択成
長させるとき、MOCVD法を用いたが、他の方法、例
えば、MBE法を用いてもよい。
Further, in any of the above embodiments, the MOCVD method was used to selectively grow the laminated structure, but other methods such as the MBE method may be used.

(発明の効果) このように、本発明の半導体レーザ素子によれば、第1
の積層構造から出射されるレーザ光の偏26− 光方向と第2の積層構造から出射されるレーザ光の偏光
方向とが、垂直の関係にある。第1の電極、第2の電極
及び第3の電極に印加する電圧を制御することによって
、偏光方向の異なる2種類のレーザ光を同時に出射する
ことも、また、別々に出射することも可能である。
(Effects of the Invention) As described above, according to the semiconductor laser device of the present invention, the first
The polarization direction of the laser beam emitted from the second laminated structure 26- and the polarization direction of the laser beam emitted from the second laminated structure are perpendicular to each other. By controlling the voltages applied to the first electrode, second electrode, and third electrode, it is possible to emit two types of laser beams with different polarization directions simultaneously or separately. be.

従って、本発明の半導体レーザ素子を用いれば、1個の
半導体レーザ素子から偏光方向が互いに90度異なる2
種類のレーザ光を出射させることができるので、光計測
装置等の小型化及び部品数の低減が実現される。
Therefore, if the semiconductor laser device of the present invention is used, one semiconductor laser device can produce two light beams whose polarization directions differ by 90 degrees from each other.
Since different types of laser beams can be emitted, it is possible to downsize the optical measurement device and reduce the number of parts.

本発明の製造方法によれば、 flll1面上での結晶
成長が起こりにくいという条件のもとで、半導体層の選
択成長を行うことにより、活性領域を有する複数の積層
構造を、ソソジ構造の上面及び側面、又はテラス構造の
上段及び段差側面に、それぞれ同時に形成することがで
きる。これによって、偏光方向が互いに90度異なる2
種類のレーザ光を出射する半導体レーザ素子を簡単な工
程で作製することができる。
According to the manufacturing method of the present invention, by performing selective growth of semiconductor layers under the condition that crystal growth on the flll1 plane is difficult to occur, a plurality of laminated structures having active regions are grown on the upper surface of the sozoelectric structure. and side surfaces, or the upper stage and stepped side surfaces of a terrace structure, respectively. As a result, two polarization directions differ by 90 degrees from each other.
A semiconductor laser device that emits various types of laser light can be manufactured through simple steps.

27ー 4. ゛   の   な! ■ 第1図は本発明の第1の実施例を示す断面図、第2図(
a)〜(f)は第1の実施例の製造方法を説明するため
の断面図、第3図は第2の実施例を示す断面図、第4図
(a)及び(b)は第2の実施例の製造方法を説明する
ための断面図、第5図は第3の実施例を示す断面図、第
6図(a)〜(c)は第3の実施例の製造方法を説明す
るための断面図、第7図は従来例を示す断面図である。
27-4. Oh no! ■ Figure 1 is a sectional view showing the first embodiment of the present invention, Figure 2 (
a) to (f) are cross-sectional views for explaining the manufacturing method of the first example, FIG. 3 is a cross-sectional view showing the second example, and FIGS. 4(a) and (b) are cross-sectional views for explaining the manufacturing method of the first example. 5 is a sectional view showing the third embodiment, and FIGS. 6(a) to (c) are sectional views explaining the manufacturing method of the third embodiment. FIG. 7 is a sectional view showing a conventional example.

1,  2L  3 1−n型GaAs基板、2−S 
eドーブn型GaAsバッファ層、3・・・Seドーブ
n型A I T!.4G a ll.aA sクラッド
層、4・・・ノンドーブA 1 11.13G a l
l.B7A s活性層、5 − Z nドーブp型A 
1 [1.4G a s,6A s層クラッド層、6・
・・埋込層、7a、7b,7c・−不純物拡散領域、8
a、8 b ・p側電極、9−・n {ill電極、1
0a、10b110c・・・積層構造、11、24b・
・・リッジ構造。
1, 2L 3 1-n type GaAs substrate, 2-S
e-doped n-type GaAs buffer layer, 3...Se-doped n-type A I T! .. 4G all. aA s cladding layer, 4...Non-doped A 1 11.13G a l
l. B7A s active layer, 5-Z n-doped p-type A
1 [1.4G a s, 6A s cladding layer, 6.
...Buried layer, 7a, 7b, 7c--Impurity diffusion region, 8
a, 8 b ・p side electrode, 9-・n {ill electrode, 1
0a, 10b110c...Laminated structure, 11, 24b・
...Ridge structure.

以上that's all

Claims (1)

【特許請求の範囲】 1、半導体基板と、 該半導体基板上に形成されたストライプ状のリッジ構造
と、 該リッジ構造の上面に設けられた、活性領域を有する第
1の積層構造と、 該リッジ構造の一方の側面に設けられた、活性領域を有
する第2の積層構造と、 該リッジ構造の他方の側面に設けられた、活性領域を有
する第3の積層構造と、 該第1、第2及び第3の積層構造を覆う埋込層と、 該埋込層上に形成され、該第1の積層構造に電気的に接
続された第1の電極と、 該埋込層上に形成され、該第2の積層構造に電気的に接
続された第2の電極と、 該埋込層上に形成され、該第3の積層構造に電気的に接
続された第3の電極と、 を備えた半導体レーザ素子。 2、半導体基板と、 該半導体基板上に形成されたテラス構造と、該テラス構
造の上段に設けられた、活性領域を有する第1の積層構
造と、 該テラス構造の段差側面に設けられた、活性領域を有す
る第2の積層構造と、 該第1及び第2の積層構造を覆う埋込層と、該埋込層上
に形成され、該第1の積層構造に電気的に接続された第
1の電極と、 該埋込層上に形成され、該第2の積層構造に電気的に接
続された第2の電極と、 を備えた半導体レーザ素子。 3、(100)面を主たる面とする半導体基板上に<0
11>方向に沿うストライプ状のリッジ構造を形成する
工程と、 活性領域を有する第1の積層構造を該リッジ構造の上面
に選択成長させ、活性領域を有する第2の積層構造を該
リッジ構造の一方の側面に選択成長させ、活性領域を有
する第3の積層構造を該リッジ構造の他方の側面に選択
成長させる工程と、を包含する半導体レーザ素子の製造
方法。 4、(100)面を主たる面とする半導体基板上に<0
11>方向に沿う段差側面を有するテラス構造を形成す
る工程と、 活性領域を有する第1の積層構造を該テラス構造の上段
に選択成長させ、活性領域を有する第2の積層構造を該
テラス構造の段差側面に選択成長させる工程と、 を包含する半導体レーザ素子の製造方法。
[Claims] 1. A semiconductor substrate, a striped ridge structure formed on the semiconductor substrate, a first stacked structure having an active region provided on the upper surface of the ridge structure, and the ridge. a second laminated structure having an active region provided on one side of the structure; a third laminated structure having an active region provided on the other side of the ridge structure; and a buried layer covering the third laminated structure, a first electrode formed on the buried layer and electrically connected to the first laminated structure, and a first electrode formed on the buried layer, a second electrode electrically connected to the second laminated structure; and a third electrode formed on the buried layer and electrically connected to the third laminated structure. Semiconductor laser element. 2. a semiconductor substrate; a terrace structure formed on the semiconductor substrate; a first laminated structure having an active region provided above the terrace structure; and a first stacked structure provided on a stepped side surface of the terrace structure; a second laminated structure having an active region; a buried layer covering the first and second laminated structures; and a second laminated structure formed on the buried layer and electrically connected to the first laminated structure. A semiconductor laser device comprising: a first electrode; and a second electrode formed on the buried layer and electrically connected to the second stacked structure. 3. <0 on a semiconductor substrate whose main plane is the (100) plane
11> forming a striped ridge structure along the direction, selectively growing a first laminated structure having an active region on the upper surface of the ridge structure, and growing a second laminated structure having an active region on the top surface of the ridge structure. A method for manufacturing a semiconductor laser device, comprising the steps of selectively growing a third stacked structure having an active region on one side surface and selectively growing a third stacked structure having an active region on the other side surface of the ridge structure. 4. <0 on a semiconductor substrate whose main plane is the (100) plane
11> forming a terrace structure having a stepped side surface along the direction, selectively growing a first stacked structure having an active region on the upper layer of the terrace structure, and growing a second stacked structure having an active region on the terrace structure. A method for manufacturing a semiconductor laser device, comprising: a step of selectively growing on the side surface of a step;
JP1333390A 1989-12-12 1990-01-22 Semiconductor laser element and manufacture thereof Pending JPH03217068A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1333390A JPH03217068A (en) 1990-01-22 1990-01-22 Semiconductor laser element and manufacture thereof
US07/625,169 US5070510A (en) 1989-12-12 1990-12-10 Semiconductor laser device
DE69032451T DE69032451T2 (en) 1989-12-12 1990-12-12 Semiconductor laser and method of manufacturing the same
EP90313536A EP0433051B1 (en) 1989-12-12 1990-12-12 A semiconductor laser device and a method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1333390A JPH03217068A (en) 1990-01-22 1990-01-22 Semiconductor laser element and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH03217068A true JPH03217068A (en) 1991-09-24

Family

ID=11830208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1333390A Pending JPH03217068A (en) 1989-12-12 1990-01-22 Semiconductor laser element and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH03217068A (en)

Similar Documents

Publication Publication Date Title
US5313484A (en) Quantum box or quantum wire semiconductor structure and methods of producing same
JP3060973B2 (en) Manufacturing method of gallium nitride based semiconductor laser using selective growth method and gallium nitride based semiconductor laser
EP0486128A2 (en) A semiconductor optical device and a fabricating method therefor
KR960043369A (en) Semiconductor laser device and manufacturing method thereof
JP3857294B2 (en) Semiconductor laser
US6654396B1 (en) Semiconductor laser device and method for fabricating thereof
JPH10229246A (en) Ridge semiconductor laser diode and its manufacturing method
JPH03217068A (en) Semiconductor laser element and manufacture thereof
US7803645B2 (en) Semiconductor light-emitting device and a method for manufacturing the same
US5360763A (en) Method for fabricating an optical semiconductor device
JPH0964462A (en) Surface emitting laser device and its manufacture
JP3355016B2 (en) Semiconductor light emitting device and method of manufacturing the same
JPS59220985A (en) Semiconductor laser device
JPH06310800A (en) Fabrication of semiconductor laser
JPH0637394A (en) Semiconductor laser device and its manufacture
JPS62179790A (en) Semiconductor laser
KR960014733B1 (en) Manufacturing method of surface emitting semiconductor laser diode using substrate with mesa pattern
JPH06140718A (en) Manufacture of edge emitting type semiconductor laser element
JPS63302587A (en) Semiconductor laser
JPH05235463A (en) Distributed feedback type semiconductor laser device and fabrication thereof
JPH06216470A (en) Manufacture of semiconductor light-emitting element
JP2547459B2 (en) Semiconductor laser device and manufacturing method thereof
JPH06350188A (en) Semiconductor laser element
JPS5856992B2 (en) semiconductor laser equipment
JPH06318760A (en) Surface light emission laser and manufacture thereof