JPH0320865Y2 - - Google Patents

Info

Publication number
JPH0320865Y2
JPH0320865Y2 JP1983025624U JP2562483U JPH0320865Y2 JP H0320865 Y2 JPH0320865 Y2 JP H0320865Y2 JP 1983025624 U JP1983025624 U JP 1983025624U JP 2562483 U JP2562483 U JP 2562483U JP H0320865 Y2 JPH0320865 Y2 JP H0320865Y2
Authority
JP
Japan
Prior art keywords
liquid crystal
bonding
integrated circuit
circuit
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1983025624U
Other languages
Japanese (ja)
Other versions
JPS59131786U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP2562483U priority Critical patent/JPS59131786U/en
Publication of JPS59131786U publication Critical patent/JPS59131786U/en
Application granted granted Critical
Publication of JPH0320865Y2 publication Critical patent/JPH0320865Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Description

【考案の詳細な説明】 産業上の利用分野 本発明は、例えばテレビカメラのビユーフアイ
ンダーに用いられる液晶表示装置に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a liquid crystal display device used, for example, in a viewfinder of a television camera.

背景技術とその問題点 液晶を用いてテレビ画像を表示することが提案
されている。
Background Art and Problems Displaying television images using liquid crystals has been proposed.

第1図において、1はテレビの映像信号が供給
される入力端子で、この入力端子1からの信号が
それぞれ例えばNチヤンネルFETからなるスイ
ツチング素子M1,M2…Mmを通じて垂直(Y
軸)方向のラインL1,L2…Lmに供給される。な
おmは水平(X軸)方向の画素数に相当する数で
ある。さらにm段のシフトレジスタ2が設けら
れ、このシフトレジスタ2に水平周波数のm倍の
クロツク信号φ1H,φ2Hが供給され、このシフトレ
ジスタ2の各出力端子からのクロツク信号φ1H
φ2Hによつて順次走査される駆動パルス信号φH1
φH2…φHnがスイツチング素子M1〜Mmの各制御
端子に供給される。なおシフトレジスタ2には低
電位(VSS)と高電位(VDD)が供給され、この
2つの電位の駆動パルスが形成される。
In FIG . 1, reference numeral 1 denotes an input terminal to which a television video signal is supplied, and the signals from this input terminal 1 are vertically (Y
It is supplied to lines L 1 , L 2 ...Lm in the axial direction. Note that m is a number corresponding to the number of pixels in the horizontal (X-axis) direction. Further, an m-stage shift register 2 is provided, and clock signals φ 1H and φ 2H with m times the horizontal frequency are supplied to this shift register 2, and clock signals φ 1H and φ 2H from each output terminal of this shift register 2 are supplied.
Drive pulse signal φ H1 sequentially scanned by φ 2H ,
φ H2 ...φ Hn are supplied to each control terminal of the switching elements M 1 to Mm. Note that the shift register 2 is supplied with a low potential (V SS ) and a high potential (V DD ), and drive pulses of these two potentials are formed.

また各ラインL1〜Lmにそれぞれ例えばNチヤ
ンネルFETからなるスイツチング素子M11,M21
…Mo1,M12,M22…Mo2…M1n,M2n…Monの一
端が接続される。なおnは水平走査線数に相当す
る数である。このスイツチング素子M11〜Mon
他端がそれぞれ液晶セルC11,C21…Cnmを通じ
てターゲツト端子3に接続される。
Furthermore, switching elements M 11 and M 21 each consisting of, for example, an N-channel FET are installed in each line L 1 to Lm.
...M o1 , M 12 , M 22 ... M o2 ... M 1n , M 2n ... M on are connected at one end. Note that n is a number corresponding to the number of horizontal scanning lines. The other ends of the switching elements M 11 to M on are connected to the target terminal 3 through liquid crystal cells C 11 , C 21 . . . Cnm, respectively.

さらにn段のシフトレジスタ4が設けられ、こ
のシフトレジスタ4に水平周波波数のクロツク信
号φ1V,φ2Vが供給され、このシフトレジスタ4の
各出力端子からのクロツク信号φ1V,φ2Vによつて
順次走査される駆動パルス信号φV1,φV2…φVoが、
スイツチング素子M11〜MnmのX軸方向の各列
(M11〜M1n),(M21〜M2n)…(Mo1〜Mnm)ご
との制御端子にそれぞれ供給される。なお、シフ
トレジスタ4にもシフトレジスタ2と同様にVT
とVDDが供給される。
Further , an n-stage shift register 4 is provided, and horizontal frequency clock signals φ 1V and φ 2V are supplied to this shift register 4. The drive pulse signals φ V1 , φ V2 ...φ Vo , which are scanned sequentially, are
The switching elements M 11 to Mnm are supplied to control terminals for each row (M 11 to M 1n ), (M 21 to M 2n ), . . . (M o1 to Mnm) in the X-axis direction, respectively. Note that, like shift register 2, shift register 4 also has V T
and V DD are supplied.

すなわちこの回路において、シフトレジスタ
2,4には第2図A,Bに示すようなクロツク信
号φ1H,φ2H、φ1V,φ2Vが供給される。そしてシフ
トレジスタ2からは第2図Cに示すように各画素
期間ごとにφH1〜φHnが出力され、シフトレジスタ
4からは第2図Dに示すように1水平期間ごとに
φV1〜φVoが出力される。さらに入力端子1には第
2図Eに示すような信号が供給される。
That is, in this circuit, shift registers 2 and 4 are supplied with clock signals φ 1H , φ 2H , φ 1V , and φ 2V as shown in FIGS. 2A and 2B. The shift register 2 outputs φ H1 to φ Hn for each pixel period as shown in FIG. 2C, and the shift register 4 outputs φ V1 to φ for each horizontal period as shown in FIG. 2D . Vo is output. Furthermore, the input terminal 1 is supplied with a signal as shown in FIG. 2E.

そしてφV1,φH1が出力されているときは、スイ
ツチング素子M1とM11〜M1nがオンされ、入力
端子1→M1→L1→M11→C11→ターゲツト端子3
の電流路が形成されて液晶セルC11に入力端子1
に供給された信号とターゲツト端子3との電位差
が供給される。このためこのセルC11の容量分に、
1番目の画素の信号による電位差に相当する電荷
がサンプルホールドされる。この電荷量に対応し
て液晶の光透過率が変化される。これと同様のこ
とがセルC12〜Conについて順次行われ、さらに次
のフイールドの信号が供給された時点で各セル
C11〜Conの電荷量が書き換えられる。
When φ V1 and φ H1 are output, switching elements M 1 and M 11 to M 1n are turned on, and input terminal 1 → M 1 → L 1 → M 11 → C 11 → target terminal 3
A current path is formed to input terminal 1 to liquid crystal cell C11.
The potential difference between the signal supplied to the target terminal 3 and the target terminal 3 is supplied. Therefore, for the capacity of this cell C 11 ,
A charge corresponding to the potential difference due to the signal of the first pixel is sampled and held. The light transmittance of the liquid crystal changes depending on the amount of charge. The same thing is done sequentially for cells C 12 to C on , and when the next field signal is supplied, each cell
The amount of charge of C 11 to C on is rewritten.

このようにして、映像信号の各画素に対応して
液晶セルC11〜Conの光透過率が変化され、これが
順次繰り返されてテレビ画像の表示が行われる。
In this way, the light transmittance of the liquid crystal cells C 11 to C on is changed corresponding to each pixel of the video signal, and this is sequentially repeated to display a television image.

ところでこのような液晶表示装置の製造におい
ては、第3図に示すように集積回路用のシリコン
チツプ10の所定部に上述のスイツチング素子
M11〜Mon等の表示走査用のスイツチマトリクス
回路11が形成され、この上側に液晶12がシー
ル材13及び上ガラス14にて封入される。すな
わちこの部分において、液晶12等はシリコンチ
ツプ10より突出して設けられる。さらにこの装
置をケースの端子ピンに自動ボンデイングするた
めのボンデイングパツド15が設けられる。
By the way, in manufacturing such a liquid crystal display device, as shown in FIG.
A switch matrix circuit 11 for display scanning such as M 11 to M on is formed, and a liquid crystal 12 is sealed above this with a sealing material 13 and an upper glass 14 . That is, in this portion, the liquid crystal 12 and the like are provided to protrude from the silicon chip 10. Furthermore, a bonding pad 15 is provided for automatically bonding the device to the terminal pin of the case.

ところがこの装置において、自動ボンデイング
のためのボンデイング装置ではセンサーにてボン
デイングパツド15を検知してボンデイング治具
の位置決めが行われる。その場合のボンデイング
装置のセンサーは、ボンデイング治具と同じ位置
に設けることはできず、離間して設けられるため
に、ボンデイングを行う面に対して所定の角度を
もつて検知が行われる。これに対し上述のように
液晶12等がシリコンチツプ10より突出して設
けられていると、例えば図中に破線で示すような
角度で検知が行われた場合に、液晶12等による
突出部によつて検知に死角ができる。
However, in this bonding apparatus for automatic bonding, a sensor detects the bonding pad 15 and positions the bonding jig. In this case, the sensor of the bonding device cannot be provided at the same position as the bonding jig, but is provided apart from the bonding jig, so that detection is performed at a predetermined angle with respect to the bonding surface. On the other hand, if the liquid crystal 12 or the like is provided to protrude from the silicon chip 10 as described above, for example, when detection is performed at an angle as shown by the broken line in the figure, the protrusion of the liquid crystal 12, etc. This creates a blind spot in detection.

このため従来の装置では、図示のように液晶1
2等とボンデイングパツド15とを離間させて死
角を避けるようにしており、離間のための無用の
空間ができてシリコンチツプ10の利用効率が低
くなつていた。
For this reason, in conventional devices, the liquid crystal 1
The second class and the bonding pad 15 are spaced apart to avoid a blind spot, and the separation creates an unnecessary space, reducing the utilization efficiency of the silicon chip 10.

考案の目的 本考案はこのような点にかんがみ、集積回路用
チツプの利用効率を高めるようにするものであ
る。
Purpose of the invention In view of the above points, the present invention is intended to improve the utilization efficiency of integrated circuit chips.

考案の概要 本考案は、集積回路用チツプに表示走査用のス
イツチマトリクス回路を形成し、この集積回路用
チツプの上側に液晶を設けるようにした液晶表示
装置において、上記集積回路用チツプを自動ボン
デイングするためのボンデイングパツドが、上記
ボンデイングを行うボンデイング装置のセンサー
の上記液晶による死角を避けて設けられると共
に、この死角となる上記集積回路用チツプの部分
に所望の回路が形成されたことを特徴とする液晶
表示装置であつて、これによれば集積回路用チツ
プの利用効率を高めることができる。
Summary of the invention The present invention is a liquid crystal display device in which a switch matrix circuit for display scanning is formed on an integrated circuit chip, and a liquid crystal is provided above the integrated circuit chip. A bonding pad for bonding is provided to avoid a blind spot caused by the liquid crystal of the sensor of the bonding device that performs the bonding, and a desired circuit is formed in a portion of the integrated circuit chip that is the blind spot. According to this liquid crystal display device, the utilization efficiency of integrated circuit chips can be improved.

実施例 第4図において、液晶12等とボンデイングパ
ツド15との間のシリコンチツプ10に回路21
を形成する。ここでこの回路21はシリコンチツ
プ10の内部に形成され、これによつて死角が広
がるおそれはない。従つて死角は従来のままで新
たな回路21を設けることができ、これによつて
シリコンチツプ10の利用効率を高めることがで
きる。なお回路21としては、映像信号アンプ、
映像信号処理回路等の入力端子1の前段の回路を
設けてもよい。
Embodiment In FIG. 4, a circuit 21 is installed on the silicon chip 10 between the liquid crystal 12 etc. and the bonding pad 15.
form. Here, this circuit 21 is formed inside the silicon chip 10, so that there is no risk of widening a blind spot. Therefore, a new circuit 21 can be provided while leaving the blind spot as it was before, thereby increasing the utilization efficiency of the silicon chip 10. Note that the circuit 21 includes a video signal amplifier,
A circuit before the input terminal 1, such as a video signal processing circuit, may be provided.

また回路21として、クロツク系等のデジタル
回路を形成してもよい。その場合には、デジタル
信号の混入による画質劣化等の回路相互の干渉を
防止するため、第5図,第6図に示すように例え
ばサブストレート上でそれぞれの回路を形成する
ウエルを分離する。これによつて単一チツプ上に
アナログ回路21A及びデジタル回路21Bを共
に形成することができ利用効率がさらに高められ
ると共に、従来外付けの回路が内蔵されるので、
装置の全体を極めてコンパクトにすることができ
る。さらにクロツク系を内蔵することによりボン
デイングパツドの数も削減できる。
Further, as the circuit 21, a digital circuit such as a clock system may be formed. In that case, in order to prevent interference between circuits such as deterioration of image quality due to mixing of digital signals, the wells forming the respective circuits on the substrate are separated, for example, as shown in FIGS. 5 and 6. This allows both the analog circuit 21A and the digital circuit 21B to be formed on a single chip, further increasing utilization efficiency, and since conventionally external circuits are built-in,
The entire device can be made extremely compact. Furthermore, by incorporating a clock system, the number of bonding pads can be reduced.

さらに第7図に示すようにシフトレジスタ2,
4等も内蔵させてもよく、その場合も各回路のウ
エルを分離させて、相互干渉等を防止させる。
Furthermore, as shown in FIG. 7, the shift register 2,
4 etc. may also be incorporated, and in that case, the wells of each circuit are separated to prevent mutual interference.

なお集積回路用チツプとしては、上述のシリコ
ンに限らず、シリコンオンサフアイヤ、ポリシリ
コン、アモルフアスシリコン、有機半導体等を用
いてもよい。
Note that the integrated circuit chip is not limited to the above-mentioned silicon, but may also be made of silicon-on-sapphire, polysilicon, amorphous silicon, organic semiconductor, or the like.

考案の効果 本考案によれば、集積回路用チツプの利用効率
を高めることができた。
Effects of the invention According to the invention, it was possible to improve the utilization efficiency of integrated circuit chips.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図〜第3図は従来の装置の説明のための
図、第4図は本考案の一例の構成図、第5図〜第
7図は他の例の説明のための図である。 10は集積回路チツプ、11はスイツチマトリ
クス回路、12は液晶、15はボンデイングパツ
ド、21は回路である。
1 to 3 are diagrams for explaining a conventional device, FIG. 4 is a configuration diagram of one example of the present invention, and FIGS. 5 to 7 are diagrams for explaining other examples. 10 is an integrated circuit chip, 11 is a switch matrix circuit, 12 is a liquid crystal, 15 is a bonding pad, and 21 is a circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 集積回路用チツプに表示走査用のスイツチマト
リクス回路を形成し、この集積回路用チツプの上
側に液晶を設けるようにした液晶表示装置におい
て、上記集積回路用チツプを自動ボンデイングす
るためのボンデイングパツドが、上記ボンデイン
グを行うボンデイング装置のセンサーの上記液晶
による死角を避けて設けられると共に、この死角
となる上記集積回路用チツプの部分に所望の回路
が形成されたことを特徴とする液晶表示装置。
In a liquid crystal display device in which a switch matrix circuit for display scanning is formed on an integrated circuit chip and a liquid crystal is provided above the integrated circuit chip, a bonding pad for automatically bonding the integrated circuit chip is provided. A liquid crystal display device, characterized in that it is provided to avoid a blind spot caused by the liquid crystal of a sensor of a bonding device that performs the bonding, and a desired circuit is formed in a portion of the integrated circuit chip that is the blind spot.
JP2562483U 1983-02-23 1983-02-23 liquid crystal display device Granted JPS59131786U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2562483U JPS59131786U (en) 1983-02-23 1983-02-23 liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2562483U JPS59131786U (en) 1983-02-23 1983-02-23 liquid crystal display device

Publications (2)

Publication Number Publication Date
JPS59131786U JPS59131786U (en) 1984-09-04
JPH0320865Y2 true JPH0320865Y2 (en) 1991-05-07

Family

ID=30156602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2562483U Granted JPS59131786U (en) 1983-02-23 1983-02-23 liquid crystal display device

Country Status (1)

Country Link
JP (1) JPS59131786U (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5242096A (en) * 1975-09-29 1977-04-01 Hitachi Ltd Liquid crystal display with electronic circuit
JPS5785081A (en) * 1980-11-18 1982-05-27 Citizen Watch Co Ltd Liquid crystal indicator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5242096A (en) * 1975-09-29 1977-04-01 Hitachi Ltd Liquid crystal display with electronic circuit
JPS5785081A (en) * 1980-11-18 1982-05-27 Citizen Watch Co Ltd Liquid crystal indicator

Also Published As

Publication number Publication date
JPS59131786U (en) 1984-09-04

Similar Documents

Publication Publication Date Title
JPH0219457B2 (en)
US4803480A (en) Liquid crystal display apparatus
JP2678062B2 (en) Photoelectric conversion device
US20080185621A1 (en) Cmos image sensors
JPH02209091A (en) Liquid crystal display device
JPS6169284A (en) Liquid crystal display device
JPH02204718A (en) Liquid crystal display device
TW200303088A (en) CMOS image sensor
JP3777894B2 (en) Shift register and electronic device
JPS60156095A (en) Liquid crystal display unit
JP2010028434A (en) Solid-state imaging device
JPS6348077B2 (en)
JPH0320865Y2 (en)
JPH084330B2 (en) Liquid crystal display device
US4764814A (en) Solid-state imaging device with reset pulse selector
JP2504845B2 (en) Solid-state imaging device
JPS6152631A (en) Active matrix display device
JPH0698080A (en) Solid-state image pickup element
JPH03167977A (en) Liquid crystal display device
JPH0450708Y2 (en)
JPH0310549Y2 (en)
JPH0614720B2 (en) LCD display device
JP2808648B2 (en) Imaging device
JPH0779452B2 (en) Liquid crystal display
JPH0481815A (en) Liquid crystal display device