JPH0317717A - Data processing system - Google Patents

Data processing system

Info

Publication number
JPH0317717A
JPH0317717A JP1151968A JP15196889A JPH0317717A JP H0317717 A JPH0317717 A JP H0317717A JP 1151968 A JP1151968 A JP 1151968A JP 15196889 A JP15196889 A JP 15196889A JP H0317717 A JPH0317717 A JP H0317717A
Authority
JP
Japan
Prior art keywords
timepiece
value
clock
cpu
instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1151968A
Other languages
Japanese (ja)
Inventor
Hajime Takagi
一 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1151968A priority Critical patent/JPH0317717A/en
Publication of JPH0317717A publication Critical patent/JPH0317717A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent the confusion due to the malfunctions of a timepiece immune from power failure by sending a starting instruction to a CPU in response to the result of comparison between the time information shown by the timepiece immune from power failure and the time information shown by a time mechanism when the CPU is started. CONSTITUTION:When a CPU 1 is started at a reserved time point, a microprogram execution control part 51 of an automatic operation controller 5 detects that the value of a time mechanism 54 is equal to the reserved time point. Thus an ARC control part 3 reads out the value of a timepiece 32 immune from power failure and sends it to the controller 5. The controller 5 compares the value of the timepiece 32 with the value of the mechanism 54. When the difference of both values is less than an allowable error set previously to a local memory 53, the controller 5 turns on the power unit of the CPU 1 to start a data processing system via the part 3. When said difference is larger than the allowable error, the abnormality of the timepiece 32 or the mechanism 54 is decided. Then the abnormality is displayed via a display mechanism 55 under the control of an instruction execution control part 2. At the same time, an instruction of application of the power unit is suppressed to the CPU 1. Thus it is possible to prevent the confusion due to the malfunctions of the timepiece 32.

Description

【発明の詳細な説明】 技術分野 本発明はデータ処理システムに関し、特に自動運転制御
を行うデータ処理システムにおける時刻制御のチェック
方式に関する。
DETAILED DESCRIPTION OF THE INVENTION Technical Field The present invention relates to a data processing system, and more particularly to a time control check method in a data processing system that performs automatic driving control.

従来技術 従来、データ処理システムにおいては、自動運転!l 
allの一機能として自動イニシャライゼーション機能
がサポートされていた。
Conventional technology Conventionally, in data processing systems, automatic operation! l
An automatic initialization function was supported as a function of all.

該機能はデータ処理システムの電源が投入されると、シ
ステム立上げ制御をオペレータの介入なしに行うもので
、システムカレンダの人力操作を特に必要とせず、該デ
ータ処理システムに内蔵されている無停電時計の値を自
動的に読取り、その読取った値をシステムカレンダとし
てその後の動作で使用するものであった。
This function performs system start-up control without operator intervention when the data processing system is powered on, and does not require any manual operation of the system calendar. It automatically read the clock value and used the read value as the system calendar in subsequent operations.

このような従来の自動イニシャライゼーション機能では
、データ処理システムに内蔵されている無停電時計が誤
動作しないことを前提としているので、その無停電時計
が誤動作すると、システム立上げ時に誤った時刻がシス
テムカレンダとしてセットされ、たとえば出力帳票の日
付が狂うなどユーザ業務に多大な混乱を与えてしまうと
いう欠点がある。
Such conventional automatic initialization functions assume that the uninterruptible clock built into the data processing system will not malfunction, so if the uninterruptible clock malfunctions, an incorrect time will be displayed on the system calendar at system startup. This has the disadvantage that, for example, the date of the output form may be incorrect, causing great confusion to the user's work.

特に最近の自動運転制御においては、データ処理システ
ムの電源のオンオフ制御が該データ処理システムに接続
された自動運転制御装置で実行されることか多く、上記
のような無停電時計の誤動作に気付くことも遅れてしま
う状態が生ずる場合もある。
In particular, in recent automatic driving control, the power on/off control of data processing systems is often performed by automatic driving control devices connected to the data processing systems, so it is difficult to notice the malfunction of the uninterruptible clock as described above. In some cases, there may be a delay.

発明の目的 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、無停電時計の誤動作によりユーザ業務に
多大な混乱を与えてしまうことを防止することができる
データ処理システムの提供を目的とする。
Purpose of the Invention The present invention has been made to eliminate the above-mentioned drawbacks of the conventional system, and provides a data processing system that can prevent major disruption to user operations due to malfunction of an uninterruptible clock. For the purpose of providing.

発明の構成 本発明によるデータ処理システムは、無停電時計を有す
る中央処理装置と、刻時機構を有する自動運転制御装置
とを含むデータ処理システムであって、前記中央処理装
置の立上げ時に前記無停電時計の示す時刻情報と、前記
刻時機構の示す時刻情報とを比較する比較手段と、前記
比較手段の比較結果に応じて前記中央処理装置に立上げ
指示を送出する手段とを設けたことを特徴とする。
Composition of the Invention A data processing system according to the present invention includes a central processing unit having an uninterruptible clock and an automatic operation control device having a clock mechanism, wherein the data processing system includes a central processing unit having an uninterruptible clock and an automatic operation control device having a clock mechanism. Comparing means for comparing time information indicated by a power outage clock and time information indicated by the clock mechanism, and means for sending a start-up instruction to the central processing unit according to the comparison result of the comparing means. It is characterized by

実施例 次に、本発明の一実施例について図面を参照して説明す
る。
Embodiment Next, an embodiment of the present invention will be described with reference to the drawings.

第1図は本発明の一実施例の構成を示すブロック図であ
る。図において、中央処理装置lと自動運転制御装置5
とは自動運転制御装置通信インタフェース(以下ARC
通信インタフェースとする)l00を介して互いに接続
されている。
FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. In the figure, the central processing unit 1 and the automatic operation control unit 5
What is automatic driving control device communication interface (hereinafter referred to as ARC)?
They are connected to each other via a communication interface (100).

中央処理装置1においてはソフトウエア命令の命令実行
制御部2が内部バス200を介して自動運転制御装置制
御部(以下ARC制御部とする)3に接続され、ソフト
ウエアによってシステムの立上げが行われるεきの時刻
設定時には内部バス200を介して実行制御部2からA
RC制御部3に指令が出力される。
In the central processing unit 1, an instruction execution control unit 2 for software instructions is connected to an automatic driving control unit control unit (hereinafter referred to as ARC control unit) 3 via an internal bus 200, and the system is started up by software. When setting the time of ε, the execution control unit 2 sends A via the internal bus 200.
A command is output to the RC control section 3.

ARCitn111部3゜はマイクロプログラム実行制
御部31と、無停電時計32と、自動運転制御装置イン
タフェース制御部(以下ARCインタフェース制御部と
する)33と、バッテリ34とにより構威されている。
The ARCitn 111 section 3° is composed of a microprogram execution control section 31, an uninterruptible clock 32, an automatic operation control device interface control section (hereinafter referred to as ARC interface control section) 33, and a battery 34.

マイクロプログラム実行制御部31は命令実行制御部2
からの指令を解釈し、無停電時計32の値を命令実行制
御部2に報告したり、ARC通信インタフェースl00
を通して自動運転制御装置5からの指令を解釈し、無停
電時計32の値を自動運転制御装置5に報告したり、自
動運転制御装置5からの運転制御指令により電源制御部
4に対して運転指示コード201を発行したりする。
The microprogram execution control unit 31 is the instruction execution control unit 2
It interprets the command from the ARC communication interface l00, reports the value of the uninterruptible clock 32 to the command execution control unit 2
interprets commands from the automatic operation control device 5 through the automatic operation control device 5, reports the value of the uninterruptible clock 32 to the automatic operation control device 5, and issues operation instructions to the power supply control unit 4 based on operation control commands from the automatic operation control device 5. A code 201 is issued.

自動運転制御装置5はCPUインタフェース制御部52
を介してARC通信インタフェースl00により中央処
理装置1に接続されており、ARC通信インタフェース
10(lを介して入力される中央処理装置1からの指令
はマイクロプログラム実行制御部51により実行される
The automatic operation control device 5 includes a CPU interface control section 52
It is connected to the central processing unit 1 via an ARC communication interface 100, and commands from the central processing unit 1 input via the ARC communication interface 10 (l) are executed by the microprogram execution control unit 51.

自動運転制御装置5には刻時機構54と表示機tJI5
 5とが設けられており、これら刻時機IIII54お
よび表示機構55はマイクロプログラム実行制御部51
により制御される。
The automatic operation control device 5 includes a clock mechanism 54 and a display device tJI5.
5 are provided, and these clock III 54 and display mechanism 55 are connected to a microprogram execution control section 51.
controlled by

また、自動運転制御装置5のローカルメモリ53は中央
処理装置1から指示される自動運転起動/停止時刻格納
用の記憶域として使用されるとともに、マイクロプログ
ラムの実行における作業域としでも使用される。
Further, the local memory 53 of the automatic operation control device 5 is used as a storage area for storing automatic operation start/stop times instructed by the central processing unit 1, and is also used as a work area for executing microprograms.

次に、第1図を用いて本発明の一実施例の動作について
説明する。
Next, the operation of one embodiment of the present invention will be explained using FIG.

中央処理装置1の命令実行制御部2で自動運転制御ソフ
トウエアが実行されると、命令実行制御部2はシステム
運用の開始/終了の予約時刻をARC制御部3を通して
自動運転制御装置5に指示する。
When the automatic operation control software is executed by the command execution control unit 2 of the central processing unit 1, the command execution control unit 2 instructs the automatic operation control unit 5 through the ARC control unit 3 to schedule the start/end time of system operation. do.

自動運転制御装置5は中央処理装置1から予約時刻が送
られてくると、マイクロプログラム実行制御部51の制
御により核予約時刻をローカルメモリ53の予約時刻ア
レイテーブル(図示せず〉に設定する。
When the automatic operation control device 5 receives the reserved time from the central processing unit 1, it sets the nuclear reserved time in a reserved time array table (not shown) in the local memory 53 under the control of the microprogram execution control unit 51.

自動運転制御装置5は常時通電されているので、マイク
ロプログラム実行制御部51では刻時機構54の値とロ
ーカルメモリ53に設定されている予約時刻とを比較し
、それらの値が一致すると中央処理装W1に対する起動
/停止の指示をARC通信インタフェース100を介し
てARc$11113に出力する。
Since the automatic operation control device 5 is always energized, the microprogram execution control unit 51 compares the value of the clock mechanism 54 with the reserved time set in the local memory 53, and if the values match, the central processing An instruction to start/stop the device W1 is output to ARc$11113 via the ARC communication interface 100.

中央処理装置1を予約時刻で起動する場合には、マイク
ロプログラム実行制御部51が刻時機構54の値が予約
時刻となったことを検出すると、ARC制御部3に無停
電時計32の値を読出すよう指示する。
When starting the central processing unit 1 at a scheduled time, when the microprogram execution control unit 51 detects that the value of the clock mechanism 54 has reached the scheduled time, it sends the value of the uninterruptible clock 32 to the ARC control unit 3. Instruct to read.

ARC制御部3は電源制御部4により電源の投入が行わ
れていない状態でもバッテリ34からの電源により動作
しているので、マイクロプログラム実行制御部31が自
動運転制御装置5からの指示に応答して無停電時計32
の値を読取って、その値をARC通信インタフェースl
00を介して[1動運転制御装置5に送出する。
Since the ARC control unit 3 is operated by the power from the battery 34 even when the power is not turned on by the power supply control unit 4, the microprogram execution control unit 31 responds to instructions from the automatic operation control device 5. Uninterruptible clock 32
Read the value of the ARC communication interface l.
00 to the dynamic operation control device 5.

自動運転制御装置5においてはマイクロプログラム実行
制御部51でARC制御部3から送られてきた無停電時
計32の値と、刻時機構54の値とが比較される。
In the automatic operation control device 5, the microprogram execution control section 51 compares the value of the uninterruptible clock 32 sent from the ARC control section 3 with the value of the clock mechanism 54.

マイクロプログラム実行制御部51での比較により、無
停電時計32の値と刻時機構54の値との差がローカル
メモリ53に予め設定されている許容誤差値以内である
ことが検出されると、マイクロプログラム実行制御部5
1は中央処理装置1の電源を投入するようARC制御部
3に指令を送出する。
When the microprogram execution control unit 51 detects that the difference between the value of the uninterruptible clock 32 and the value of the clock mechanism 54 is within the tolerance value preset in the local memory 53, Microprogram execution control unit 5
1 sends a command to the ARC control unit 3 to turn on the power of the central processing unit 1.

ARC制御部3のマイクロプログラム実行制御部31は
自動運転制御装置5からの電源投入指示指令を解釈し、
電源制御部4に運転指示コード20lを発行して電源投
入指示を行う。
The microprogram execution control unit 31 of the ARC control unit 3 interprets the power-on instruction command from the automatic operation control device 5,
An operation instruction code 20l is issued to the power supply control unit 4 to issue a power-on instruction.

電源制御部4がARC制御部3からの電源投入指示にし
たがって中央処理装置1に電源を投入すると、命令実行
制御部2ではシステム立上げ処理ソフトウエアが実行さ
れ、システムの立上げが行われる。このとき、命令実行
制御部2の制御により無停電時計32の値が読取られ、
その値がシステムカレンダとして使用される。
When the power supply control section 4 turns on the power to the central processing unit 1 in accordance with the power-on instruction from the ARC control section 3, the command execution control section 2 executes system startup processing software to start up the system. At this time, the value of the uninterruptible clock 32 is read under the control of the instruction execution control unit 2,
That value is used as the system calendar.

しかしながら、マイクロプログラム実行制御部51での
比較により、無停電時計32の値と刻時機構54の値と
の差がローカルメモリ53に予め設定されている許容誤
差値以上であることが検出されると、無停電時計32あ
るいは刻時機構54に異常が発生したものと判断し、表
示機構55に異常表示を行うとともに、中央処理装置1
への電源投入指示は抑止される。
However, by comparison in the microprogram execution control unit 51, it is detected that the difference between the value of the uninterruptible clock 32 and the value of the clock mechanism 54 is greater than or equal to the tolerance value preset in the local memory 53. Then, it is determined that an abnormality has occurred in the uninterruptible clock 32 or the clock mechanism 54, and an abnormality is displayed on the display mechanism 55, and the central processing unit 1
The power-on instruction to is suppressed.

尚、自動運転制御装置5内のローカルメモリ53にはシ
ステム立上げ制御に関する種々のパラメータを設定する
ことができるので、ユーザシステム各々の運用に合せて
システムの立上げ制御を行うことができるとともに、ユ
ーザシステム各々の運用に合せたより効果的なシステム
運用制御を行うことができる。
Note that various parameters related to system start-up control can be set in the local memory 53 in the automatic operation control device 5, so that system start-up control can be performed in accordance with the operation of each user system. More effective system operation control can be performed in accordance with the operation of each user system.

このように、中央処理装置1に内蔵される無停電時計3
2の値と、自動運転制御装置5に内蔵される刻時機構5
4の値との差がローカルメモリ53に予め設定された許
容誤差値以内にあるときに中央処理装置1にシステム立
上げ指示を行い、許容誤差値以上のときに中央処理装置
1へのシステム立上げ指示を抑止する゜ようにすること
によって、中央処理装置1内の無停電時計32の誤動作
により誤った時刻がシステムカレンダとしてセ・ソトさ
れるのを防止することができる。
In this way, the uninterruptible clock 3 built into the central processing unit 1
2 and the clock mechanism 5 built into the automatic operation control device 5.
4 is within the tolerance value preset in the local memory 53, the system startup instruction is given to the central processing unit 1, and when the difference is greater than the tolerance value, the system startup instruction is given to the central processing unit 1. By inhibiting the raising instruction, it is possible to prevent an incorrect time from being set on the system calendar due to a malfunction of the uninterruptible clock 32 in the central processing unit 1.

よって、誤った時刻がシステムカレンダとしてセットさ
れ、システムにとって重大な混乱が発生するのを防ぐこ
とができ、ユーザ業務に多大な混乱を与えてしまうこと
を防止することができる。
Therefore, it is possible to prevent serious confusion for the system due to incorrect time being set in the system calendar, and it is possible to prevent great confusion from being caused to user operations.

発明の効果 以上説明したように本発明によれば、システムの立上げ
時に中央処理装置の無停電時計の示す時刻情報と、自動
運転制御装置の刻時機構の示す時刻情報とを比較し、そ
の比較結果に応じて中央処理装置に立上げ指示を送出す
るようにすることによって、無停電時計の誤動作により
ユーザ業務に多大な混乱を与えてしまうことを防止する
ことができるという効果がある。
Effects of the Invention As explained above, according to the present invention, when starting up a system, the time information indicated by the uninterruptible clock of the central processing unit and the time information indicated by the clock mechanism of the automatic operation control device are compared, and the time information indicated by the clock mechanism of the automatic operation control device is compared. By sending a start-up instruction to the central processing unit in accordance with the comparison result, it is possible to prevent a great deal of disruption to user operations due to malfunction of the uninterruptible clock.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例の構戒を示すブロック図であ
る。 主要部分の符号の説明 1・・・・・・中央処理装置 2・・・・・・命令実行制御部 3・・・・・・自動運転制御装置制御部4・・・・・・
電源制御部 5・・・・・・自動運転制御装置 32・・・・・・無停電時計 34・・・・・・バッテリ 51・・・・・・マイクロプログラム実行制御部53・
・・・・・ローカルメモリ 54・・・・・・刻時機構 55・・・・・・表示機構
FIG. 1 is a block diagram showing the structure of an embodiment of the present invention. Explanation of symbols of main parts 1...Central processing unit 2...Instruction execution control unit 3...Automatic driving control device control unit 4...
Power supply control unit 5... Automatic operation control device 32... Uninterruptible clock 34... Battery 51... Micro program execution control unit 53.
... Local memory 54 ... Clock mechanism 55 ... Display mechanism

Claims (1)

【特許請求の範囲】[Claims] (1)無停電時計を有する中央処理装置と、刻時機構を
有する自動運転制御装置とを含むデータ処理システムで
あって、前記中央処理装置の立上げ時に前記無停電時計
の示す時刻情報と、前記刻時機構の示す時刻情報とを比
較する比較手段と、前記比較手段の比較結果に応じて前
記中央処理装置に立上げ指示を送出する手段とを設けた
ことを特徴とするデータ処理システム。
(1) A data processing system including a central processing unit having an uninterruptible clock and an automatic operation control device having a clock mechanism, the data processing system including time information indicated by the uninterruptible clock when the central processing unit is started up; A data processing system comprising: a comparison means for comparing time information indicated by the clock mechanism; and a means for sending a start-up instruction to the central processing unit according to a comparison result of the comparison means.
JP1151968A 1989-06-14 1989-06-14 Data processing system Pending JPH0317717A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1151968A JPH0317717A (en) 1989-06-14 1989-06-14 Data processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1151968A JPH0317717A (en) 1989-06-14 1989-06-14 Data processing system

Publications (1)

Publication Number Publication Date
JPH0317717A true JPH0317717A (en) 1991-01-25

Family

ID=15530155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1151968A Pending JPH0317717A (en) 1989-06-14 1989-06-14 Data processing system

Country Status (1)

Country Link
JP (1) JPH0317717A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6988213B1 (en) * 1997-01-22 2006-01-17 Intel Corporation Method and system to surpress speculative execution of instructions in a microprocessor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6988213B1 (en) * 1997-01-22 2006-01-17 Intel Corporation Method and system to surpress speculative execution of instructions in a microprocessor

Similar Documents

Publication Publication Date Title
JPH11259189A (en) Power supply control device for peripheral equipment
JPS615325A (en) Automatic make and break system of power supply
JPH0317717A (en) Data processing system
JPS5941027A (en) Computer system
JPS6089225A (en) Automatic power supply cutoff system
JPH02121047A (en) Input/output control system
JPH0581065A (en) Self diagnostic method for programmable controller system
KR100292155B1 (en) Digital computer having easy operation environment and using method thereof
KR100273042B1 (en) Moving method of system package
JPS62209604A (en) Power supply cut-off system for information processing system
JPS61202235A (en) Operation control system for decentralized processor
JPH07244544A (en) Computer system
JPS63131640A (en) Peripheral equipment for communication for computer
JPS63311446A (en) Power supply on/off function test system for logical device
JPH04279947A (en) Controller
JPH04127214A (en) Power unit control system
JPS62194548A (en) Information processor
JPH04246711A (en) Fault restoration system for personal computer
JPS6116105B2 (en)
JPH02196341A (en) Fault restoring system for information processor
JPH04253213A (en) System stopping system
JPS6079459A (en) Start processing device of multi-computer system
JPS62254251A (en) Control system for nonvolatile memory device
JPS61255440A (en) Program interruption control system
JPH04229302A (en) Control processor