JPH03177103A - Automatic gain controller - Google Patents
Automatic gain controllerInfo
- Publication number
- JPH03177103A JPH03177103A JP31717589A JP31717589A JPH03177103A JP H03177103 A JPH03177103 A JP H03177103A JP 31717589 A JP31717589 A JP 31717589A JP 31717589 A JP31717589 A JP 31717589A JP H03177103 A JPH03177103 A JP H03177103A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- gain
- amplifier
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009499 grossing Methods 0.000 claims abstract description 13
- 238000001514 detection method Methods 0.000 claims description 15
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えば、テレビジョン受像機、ビデオテープ
レコーダー(以下VTRと略す。)等の電子機器に使用
される入力信号の振幅レベルにかかわらず、一定レベル
の振幅を出力する自動利得制御装置に関するものである
。[Detailed Description of the Invention] [Industrial Application Field] The present invention is applicable to electronic devices such as television receivers and video tape recorders (hereinafter abbreviated as VTR), regardless of the amplitude level of input signals. First, it relates to an automatic gain control device that outputs an amplitude at a constant level.
従来の自動利得制御装置を第2図に基づいて説明する。 A conventional automatic gain control device will be explained based on FIG.
第2図において、■は入力端子、2は利得可変回路、3
は出力端子、4は検波回路、5は第1アンプ、7はサン
プルホールド回路、8は第2アンプ、14はIC外付は
コンデンサーを示す。In Fig. 2, ■ is an input terminal, 2 is a variable gain circuit, and 3 is a variable gain circuit.
1 is an output terminal, 4 is a detection circuit, 5 is a first amplifier, 7 is a sample hold circuit, 8 is a second amplifier, and 14 is a capacitor external to the IC.
以下、動作を説明する。The operation will be explained below.
入力端子1の入力信号は、2の利得可変回路により一定
レベルに増幅されて、その出力は、検波回路4で検波さ
れ、5の第1アンプで増幅される。The input signal at the input terminal 1 is amplified to a constant level by the variable gain circuit 2, and its output is detected by the detection circuit 4 and amplified by the first amplifier 5.
増幅された信号は、特定のフィールドにおいて外付はコ
ンデンサー14と内部抵抗により平滑され、それ以外の
フィールドにおいて平滑された直流底分がサンプルホー
ルド回路7によって保持される。The amplified signal is smoothed by an external capacitor 14 and an internal resistor in a specific field, and the smoothed DC base part in other fields is held by a sample and hold circuit 7.
この平滑された信号13は、第2アンプ8で増幅され、
入力信号レベルに対しゲインを調整して、出力端子3か
らは一定のレベルの信号が出力される。This smoothed signal 13 is amplified by the second amplifier 8,
The gain is adjusted with respect to the input signal level, and a signal at a constant level is output from the output terminal 3.
上記自動制御系のループゲインは、第3図に示すように
、ゲインが大きくなると、(D)=+(C)−+ (B
)→(A)と、入力信号レベルの広い範囲で出力が一定
になるようになる。As shown in Fig. 3, the loop gain of the above automatic control system becomes (D) = + (C) - + (B
) → (A), the output becomes constant over a wide range of input signal levels.
したがって、第1アンプのゲインを大きくし、さらに第
2アンプを追加することによりループゲインを大きくす
るように構成されていた。Therefore, the loop gain is increased by increasing the gain of the first amplifier and further adding the second amplifier.
VTRにおいて、フィールド(ヘッド)毎にゲインを制
御しようとする場合、サンプルホールド回路を構成する
素子のばらつきおよびこれに付加した外付はコンデンサ
ーのばらつきが、第2アンプにより増幅されるため、フ
ィールド間で出力レベルの格差が大きくなる。このため
、第1アンプのゲインを大きくして第2アンプのゲイン
を小さくしなければならない。しかし、第1アンプのゲ
インは、次段のサンプルホールド回路等のダナミックレ
ンジによって制限されてしまい、第1アンプのゲインを
大きくできないという課題があった。When trying to control the gain for each field (head) in a VTR, variations in the elements that make up the sample-and-hold circuit and variations in the external capacitors added to this are amplified by the second amplifier. The disparity in output level increases. Therefore, it is necessary to increase the gain of the first amplifier and decrease the gain of the second amplifier. However, the gain of the first amplifier is limited by the dynamic range of the sample and hold circuit in the next stage, and there is a problem that the gain of the first amplifier cannot be increased.
この課題を解決するために本発明は、
入力信号を利得可変回路によって増幅し、増幅された信
号を検波回路によって検波し、検波された信号によって
前記利得可変回路の利得を制御し、入力信号レベルの大
小にかかわらず一定の信号レベルの出力信号を出力する
ように構成された自動利得制御装置において、前記検波
回路で検波された信号を平滑する検波信号平滑回路と、
この検波信号平滑回路で平滑された信号の直流信号成分
を増幅する第1アンプと、この第1アンプで増幅された
信号をフィールド毎に保持するサンプルホールド回路と
を備え、このサンプルホールド回路の出力信号によって
前記利得可変回路の利得を制御するようにした。In order to solve this problem, the present invention amplifies an input signal with a variable gain circuit, detects the amplified signal with a detection circuit, controls the gain of the variable gain circuit with the detected signal, and levels the input signal level. In an automatic gain control device configured to output an output signal of a constant signal level regardless of the magnitude of the signal, a detection signal smoothing circuit smoothes the signal detected by the detection circuit;
It is equipped with a first amplifier that amplifies the DC signal component of the signal smoothed by this detection signal smoothing circuit, and a sample hold circuit that holds the signal amplified by this first amplifier for each field, and the output of this sample hold circuit. The gain of the variable gain circuit is controlled by a signal.
[作 用]
本発明においては、信号を検波回路で検波した後に平滑
するようにしたので、検波信号は直流信号成分となり、
2/πとなるために、第1アンプのダイナミックレンジ
は少なくともπ/2広くなり、第1アンプのゲインを大
きくして第2アンプのゲインを小さくし、ループ全体の
ゲインを大きくとることが可能となるとともに、入力信
号レベルの広い範囲で出力レベルを一定とする利得制御
を実現できるのである。[Function] In the present invention, since the signal is smoothed after being detected by the detection circuit, the detected signal becomes a DC signal component,
2/π, the dynamic range of the first amplifier is at least π/2 wider, and it is possible to increase the gain of the first amplifier and decrease the gain of the second amplifier, increasing the gain of the entire loop. At the same time, it is possible to realize gain control that keeps the output level constant over a wide range of input signal levels.
また、ICの外付はコンデンサーがひとつで済むのでI
C化に適しているとともに、第2アンプのゲインを小さ
くすることができ、外付はコンデンサー及びIC内部素
子のばらつきによるフィールド間のレベル格差を少なく
できるのである。Also, since only one capacitor is needed externally for the IC, I
In addition to being suitable for C conversion, the gain of the second amplifier can be reduced, and the level difference between fields due to variations in external capacitors and IC internal elements can be reduced.
以下に、本発明にかかる自動利得制御装置を図面に基づ
いて詳細に説明する。Below, the automatic gain control device according to the present invention will be explained in detail based on the drawings.
第1図は本発明の自動利得制御装置の一実施例のブロッ
ク図、第2図は従来の自動利得制御装置の一例のブロッ
ク図、第3図は系のゲインの違いによる人力振幅に対す
る出力振幅の特性を示す特性図である。Fig. 1 is a block diagram of an embodiment of an automatic gain control device of the present invention, Fig. 2 is a block diagram of an example of a conventional automatic gain control device, and Fig. 3 is an output amplitude with respect to manual amplitude due to differences in system gain. FIG.
図面において、
1はこの自動利得制御装置の入力端子、2は利得可変回
路、3は出力端子、4は検波回路、5は第1アンプ、6
は平滑回路、7はサンプルホールド回路、8は第2アン
プ、10は外付はコンデンサー11はIC内蔵コンデン
サー、9は制御信号である。In the drawing, 1 is an input terminal of this automatic gain control device, 2 is a variable gain circuit, 3 is an output terminal, 4 is a detection circuit, 5 is a first amplifier, 6
1 is a smoothing circuit, 7 is a sample and hold circuit, 8 is a second amplifier, 10 is an external capacitor, 11 is an IC built-in capacitor, and 9 is a control signal.
以上のように構成された自動利得制御装置の動作を以下
に説明する。The operation of the automatic gain control device configured as above will be explained below.
入力端子lより入力される任意のレベルの信号は、利得
可変回路2を通って出力される。この出力される信号を
検波回路4にて検波する。検波された信号は平滑回路6
によって直流成分となり、第1アンプ5によって増幅さ
れ、各フィールド毎に次段のサンプルホールド回路7に
伝えられる。各フィールド毎に保持された制御信号9は
フィールド毎に利得可変回路2にフィードバックされ、
各フィールド毎にゲインの自動調整を行う。A signal of an arbitrary level inputted from the input terminal l is outputted through the variable gain circuit 2. This output signal is detected by a detection circuit 4. The detected signal is sent to the smoothing circuit 6
becomes a DC component, is amplified by the first amplifier 5, and is transmitted to the next stage sample-and-hold circuit 7 for each field. The control signal 9 held for each field is fed back to the variable gain circuit 2 for each field,
Automatically adjusts the gain for each field.
以上のような本発明の実施例の構成によれば、信号を検
波した後にアンプを通す前に平滑回路によって平滑して
直流成分とするので、第1アンプのダイナミックレンジ
を少なくともπ/2だけ大きくすることができ、第3図
に示すように、ゲインが大きくなると、(D)→(C)
→(B)=+(A)と、入力信号の変化に対して出力信
号レベルを一定にする範囲を広くできる。According to the configuration of the embodiment of the present invention as described above, after the signal is detected, it is smoothed by the smoothing circuit before being passed through the amplifier to obtain a DC component, so that the dynamic range of the first amplifier is increased by at least π/2. As shown in Figure 3, as the gain increases, (D) → (C)
→(B)=+(A), it is possible to widen the range in which the output signal level is kept constant against changes in the input signal.
また、ループゲインを一定とした場合、第2アンプのゲ
インを大きくすることにより、第2アンプのゲインを小
さく或いは“l ”とすることができ、フィールド間で
の出力レヘルの格差を小さくすることが可能となる。Furthermore, when the loop gain is constant, by increasing the gain of the second amplifier, the gain of the second amplifier can be made small or "l", thereby reducing the difference in output level between fields. becomes possible.
以上のように、本発明は、検波信号を平滑して直流成分
としているので、第1アンプのゲインを大きくすること
ができ、各フィールド毎に信号レベルの格差を小さくし
て、第3図における特性(A)に近い特性の自動利得制
御装置を実現できるのである。As described above, since the present invention smoothes the detected signal and converts it into a DC component, it is possible to increase the gain of the first amplifier and reduce the disparity in signal level for each field. An automatic gain control device with characteristics close to characteristic (A) can be realized.
第1図は本発明の自動利得制御装置の一実施例のブロッ
ク図、第2図は従来の自動利得制御装置の一例のブロッ
ク図、第3図は系のゲインの違いによる人力振幅に対す
る出力振幅の特性を示す特性図である。
l・・・入力端子、2・・・利得可変回路、3・・・出
力端子、4・・・検波回路、5・・・第1アンプ、6・
・・平滑回路、7・・・サンプルホールド回路、8・・
・第2アンプ、9・・・制御信号、10・・・外付はコ
ンデンサー、11・・・IC内蔵コンデンサー
16−Fig. 1 is a block diagram of an embodiment of an automatic gain control device of the present invention, Fig. 2 is a block diagram of an example of a conventional automatic gain control device, and Fig. 3 is an output amplitude with respect to manual amplitude due to differences in system gain. FIG. l...Input terminal, 2...Variable gain circuit, 3...Output terminal, 4...Detection circuit, 5...First amplifier, 6...
...Smoothing circuit, 7...Sample and hold circuit, 8...
・Second amplifier, 9...Control signal, 10...External capacitor, 11...IC built-in capacitor 16-
Claims (1)
信号を検波回路によって検波し、検波された信号によっ
て前記利得可変回路の利得を制御し、入力信号レベルの
大小にかかわらず一定の信号レベルの出力信号を出力す
るように構成された自動利得制御装置において、前記検
波回路で検波された信号を平滑する検波信号平滑回路と
、この検波信号平滑回路で平滑された信号の直流信号成
分を増幅する第1アンプと、この第1アンプで増幅され
た信号をフィールド毎に保持するサンプルホールド回路
とを備え、このサンプルホールド回路の出力信号によっ
て前記利得可変回路の利得を制御するようにしたことを
特徴とする自動利得制御装置。The input signal is amplified by a variable gain circuit, the amplified signal is detected by a detection circuit, the gain of the variable gain circuit is controlled by the detected signal, and a constant signal level is output regardless of the magnitude of the input signal level. The automatic gain control device configured to output a signal includes a detection signal smoothing circuit for smoothing the signal detected by the detection circuit, and a detection signal smoothing circuit for amplifying the DC signal component of the signal smoothed by the detection signal smoothing circuit. 1 amplifier and a sample-and-hold circuit that holds the signal amplified by the first amplifier for each field, and the gain of the variable gain circuit is controlled by the output signal of this sample-and-hold circuit. automatic gain control device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31717589A JPH03177103A (en) | 1989-12-06 | 1989-12-06 | Automatic gain controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31717589A JPH03177103A (en) | 1989-12-06 | 1989-12-06 | Automatic gain controller |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03177103A true JPH03177103A (en) | 1991-08-01 |
Family
ID=18085290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31717589A Pending JPH03177103A (en) | 1989-12-06 | 1989-12-06 | Automatic gain controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03177103A (en) |
-
1989
- 1989-12-06 JP JP31717589A patent/JPH03177103A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02113640A (en) | Automatic gain controller | |
JPH056444A (en) | Absolute value detecting signal processing circuit device | |
JPH03177103A (en) | Automatic gain controller | |
US5146332A (en) | Video signal delay circuit having self adjusting gain | |
KR0151414B1 (en) | Automatic gain control circuit of image processing system | |
KR940009480B1 (en) | Contour accentuation circuit for a color signal | |
US6121834A (en) | Signal compressing apparatus | |
JPS5915125Y2 (en) | amplifier circuit | |
US5185569A (en) | Peak value detecting circuit | |
JP2693427B2 (en) | Optical receiver AGC device | |
JPH0289488A (en) | Automatic gain controller | |
JP2569962B2 (en) | Characteristics compensation circuit for television signal power amplifier | |
JPH06245100A (en) | Video signal processor | |
KR950015101B1 (en) | If processing circuit for tv receiver | |
JP2000022467A (en) | Agc circuit and automatic gain control method | |
JPH033518A (en) | Picture signal a/d conversion circuit | |
JP3012850B2 (en) | Automatic gain control circuit | |
JPH0463006A (en) | Signal level detection circuit | |
JPS62168484A (en) | Noise reduction circuit | |
JPH04137864A (en) | Picture input/output device | |
JPH07322291A (en) | Video signal amplitude control circuit | |
KR20000040822A (en) | Automatic gain control circuit using comb filter | |
JPH08125471A (en) | Automatic output controller | |
JPS6075113A (en) | Automatic load level adjusting circuit | |
JP2001094826A (en) | Automatic gain control circuit |