JPH03171948A - Data communication method in terminal equipment for multiplex transmission - Google Patents

Data communication method in terminal equipment for multiplex transmission

Info

Publication number
JPH03171948A
JPH03171948A JP31120089A JP31120089A JPH03171948A JP H03171948 A JPH03171948 A JP H03171948A JP 31120089 A JP31120089 A JP 31120089A JP 31120089 A JP31120089 A JP 31120089A JP H03171948 A JPH03171948 A JP H03171948A
Authority
JP
Japan
Prior art keywords
data
cpu
control circuit
communication control
multiplex
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31120089A
Other languages
Japanese (ja)
Inventor
Yutaka Matsuda
裕 松田
Yusaku Himono
桧物 雄作
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP31120089A priority Critical patent/JPH03171948A/en
Publication of JPH03171948A publication Critical patent/JPH03171948A/en
Pending legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)
  • Selective Calling Equipment (AREA)

Abstract

PURPOSE:To execute an economical data transmission of high reliability by performing a simple and special data processing to data for a CPU and a communication control circuit. CONSTITUTION:For instance, a communication control circuit 3 repeats data and transmits it to a CPU 2, and the CPU 2 receives it. When the data is correct data sent by a repeated state determined in advance, that is, when the repeated data all conform, the CPU 2 which receives the data operates, based thereon and executes the prescribed control. However, when an error is generated in the repeated state of the data, it is decided that the data is different and it is not used. In such a way, even if an error is generated on a wiring between the CPU 2 and the communication control circuit 3, a malfunction caused thereby and others can be avoided, and reliability of the data transmission time is enhanced.

Description

【発明の詳細な説明】 r産業上の利用分野』 本発明は多重伝送用端末装置におけるデータ通信力法に
関する. 『従来の技術』 C S MA / C D ( Carrier Se
nse MultipleAccess / Coll
ision Detection )伝送方式の一つと
じて、以下に述へるものがすでに堤案されている. これは、共通の多重伝送路を介して相互に接続された複
数の多重ノードを備え、いずれかの多重ノードから前記
多重伝送路へフレームごとにデータを送信し、他の多重
ノード(端末装置)がその送信データを正常に受信した
ときに、当該受信多重ノード(端末装置)から前記多重
伝送路へ受信確認信号を返送する. ちなみに,CSMA/CD伝送方式を用いた車両(自動
車)用多重伝送方式では,第2図に略示する構戊を採用
している. 第2図において,端末装置1たるフロント多重ノードF
N、コンビネーションスイッチCS、メータMT、リア
多重ノードRNなどは、いずれも、CPU2と通信制御
回路3とを鋪えており、これら端末装置1は,パスイン
タフェイス回路4を介して共通の多重伝送路(多重バス
)5にそれぞれ接続されている. 各端末装2tl(=多重ノード)のうち、フロント多重
ノードFNには、フロントターンライトシグナルランプ
6、フロントターンレフトシグナルランプ7、フロント
スモールランブ8、ホーン9が接続されており、コンビ
ネーションスイッチCSには、ターンライトスイッチ1
0、ターンレフトスイッチl1,スモールランプスイッ
チ12、ホーンスイッチ13、ヘッドランブハイビーム
スイッチl4が1されており.メータMTには、ターン
ライトインジケータ15,夕一冫レフトインジケータ1
6、ヘッドランプハイビームインジケータ17が接続さ
れており、リア多重ノ一ドRNには、リアターンライト
シグナルランプ18.  リアターンレフトシグナルラ
ンプl9、テールランブ20(スモールランプスイッチ
7のオンにより点灯する)が接続されている. 上記自動車用多重伝送方式において、自動車の運転情報
を伝送するためのフレームは、一例として、第3図に示
す構或となっている. 第3図に示すフレームFは、フレームの伝送開始を認識
するための伝送開始コードSONと、デー夕領域の各ビ
ットにどのようなデータが割りつけられているかを識別
するためのフレーム識別コードIDと,データD1〜D
Nと1受信したフレームの内容に誤りがないかをチェッ
クするためのエラーチェックコードCRCと、受信側に
おいてデータの終了を認識するためのデータ終了コード
EODと、各多重ノードに対し予めビット領域が割り当
てられ、該各多重ノードが当該領域の各ビットを介して
正常受信を送信多重ノード確認するための受信確認領域
ACK−Fと、フレームの伝送終了を認識するための伝
送終了コードEOMとを有する.第2図の多重伝送方式
において、第3図のフレームFを用いて,いずれかの多
重ノード(FN、CS. MT. RN)から多重伝送
路5ヘフレームごとにデータを送信し、他の多重ノード
がその送信データを正常に受信して、当該受信多重ノー
ドから多重伝送路5へ受信確認信号を返送するとき、つ
ぎのようになる. いずれかの多重ノードからフレームFが伝送されたとき
,他の多重ノードは、はじめ、伝送開始コードSONを
受信して、フレームの伝送開始を認識し、つぎに、フレ
ーム識別コードI[lの受信により、データ領域の各ビ
ットにどのようなデータが割りつけられているかを識別
し、その後、1−N個のデータD1〜DNを受信する. これに引き続き、送信多重ノードから送信されるのがエ
ラーチェックコードCRCであり、各受信多重ノードで
は,エラーチェックコードCRCにより、受信したフレ
ームに誤りがないかをチェックし、かつ、誤りがないと
き、該各受信多重ノードは、受信確認信号(AGK信号
)を多重伝送路5へ送出する. 送信多重ノードは、かかる八〇K信号を受信確認領域A
CK−Fにおいて受けとることにより、受信側で正常に
データが受けとられたと認識する.以下,各受信多重ノ
ードは、データ終了コードEODの受信によりデータの
終了を認識し、伝送終了コードEOMの受信によりフレ
ームの伝送終了を認識する. なお、上記において,受信多重ノードからACK信号が
返送されないとき、送信多重ノードは、所定の回数だけ
フレームを再送信し,それでも無応答のときは、 AC
K信号を返送しない受信多重ノードがネットワークから
はずれた、あいるは、その他に故障があると判定する. 『発明が解決しようとする課題』 上述した多重伝送方式において、フレームF中に強力な
エラーチェックコードCRCを付加した場合、多重伝送
路5で発生するエラーは、これをきわめて高い確率で除
去することができる.しかし、各端末装置1(=多重ノ
ード)におけるCPU2と通信制御回路3との間の配線
上で生じるエラーは、その発生確率が低いものの、これ
が発生した場合、当該エラーを検出することのできる手
段は通常ない. 特別の手段としては,CPUにより、フレーム中へのエ
ラーチェックコードの付加,および、これのチェックを
行なうこと,あるいは.CPU、通信制御回路間のデー
タ転送用にサムチェック、パリティチェックなどを付加
することが考えられるが、これらにも問題がある. たとえば、前者の手段において、フレームのエラーチェ
ックコードをCPUにより付加、チェックするには、C
PU側の負担が大きくなり、しかも、チェック完了に時
間を要するため、受信確認信号を返送1゜るにも時間を
要し、系の応答性が低下する. 後者の手段は、CPU側の負担も大きくなり、また、通
信制御回路側の回路規模が大きくなることにより、回路
の大型化、経済的なデメリットが生じる. 本発明はこのような技術的課題に鑑み、この種の多重伝
送方式に用いられる端末装置において,CPU、通信制
御回路間のデータに、簡易かつ特殊なデータ処理を施す
ことにより、経済的で信頼性の高いデータ伝送が行なえ
る方法を提供しようとするものである. r課題を解決するための手段』 本発明方法は所期の目的を達成するため、複数の端末装
置が共通の多重伝送路を介して相互に接続されている多
重伝送方式において、前記端末装置におけるCPUと通
信制御回路との相互間でデータ通信するとき.これらC
PU、通信制御回路のうち、その一方が、データを反復
させてその他方へ送信し、その他方が、前記反復データ
を正常に受信したときに当該データに基づいて稼動する
ことを特徴とする。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a data communication power method in a multiplex transmission terminal device. “Conventional technology” CSMA/CD (Carrier Se
nse MultipleAccess / Coll
Detection) As one of the transmission methods, the one described below has already been proposed. This system includes a plurality of multiplex nodes interconnected through a common multiplex transmission path, and transmits data frame by frame from one of the multiplex nodes to the multiplex transmission path, and transmits data to the other multiplex nodes (terminal equipment). When the receiving multiplex node (terminal device) successfully receives the transmitted data, the receiving multiplex node (terminal device) returns a reception confirmation signal to the multiplex transmission path. Incidentally, the multiplex transmission system for vehicles (automobiles) using the CSMA/CD transmission system employs the structure shown schematically in Figure 2. In Fig. 2, the front multiplex node F, which is the terminal device 1,
N, combination switch CS, meter MT, rear multiplex node RN, etc. are all equipped with a CPU 2 and a communication control circuit 3, and these terminal devices 1 are connected to a common multiplex transmission path via a path interface circuit 4. (Multiple bus) 5. Of each terminal device 2tl (=multiple node), a front turn light signal lamp 6, a front turn left signal lamp 7, a front small lamp 8, and a horn 9 are connected to the front multiple node FN, and the combination switch CS is turn light switch 1
0, turn left switch l1, small lamp switch 12, horn switch 13, headlamp high beam switch l4 are set to 1. The meter MT has a turn light indicator 15 and a Yuichi left indicator 1.
6. A headlamp high beam indicator 17 is connected, and a rear turn light signal lamp 18.6 is connected to the rear multiple door RN. The rear turn left signal lamp 19 and tail lamp 20 (lit when the small lamp switch 7 is turned on) are connected. In the multiplex transmission system for automobiles, a frame for transmitting automobile driving information has a structure shown in FIG. 3, as an example. Frame F shown in FIG. 3 includes a transmission start code SON for recognizing the start of frame transmission, and a frame identification code ID for identifying what kind of data is assigned to each bit in the data area. and data D1 to D
N and 1 An error check code CRC to check whether there are any errors in the contents of the received frame, a data end code EOD to recognize the end of data on the receiving side, and a bit area in advance for each multiplex node. Each multiplex node has a reception confirmation area ACK-F for confirming normal reception through each bit of the area, and a transmission end code EOM for recognizing the end of frame transmission. .. In the multiplex transmission system shown in Figure 2, data is transmitted frame by frame from one of the multiplex nodes (FN, CS. MT. RN) to the multiplex transmission path 5 using frame F in Figure 3, and data is transmitted frame by frame from one of the multiplex nodes (FN, CS. MT. RN) to the multiplex transmission path 5. When the receiving multiplex node normally receives the transmitted data and returns a reception confirmation signal to the multiplex transmission path 5, the following happens. When a frame F is transmitted from one of the multiplex nodes, the other multiplex nodes first receive the transmission start code SON to recognize the start of frame transmission, and then receive the frame identification code I[l. identifies what kind of data is allocated to each bit of the data area, and then receives 1-N pieces of data D1 to DN. Following this, an error check code CRC is sent from the transmitting multiplex node, and each receiving multiplex node uses the error check code CRC to check whether there are any errors in the received frame. , each receiving multiplex node sends a reception confirmation signal (AGK signal) to the multiplex transmission path 5. The transmitting multiplex node receives the 80K signal in the reception confirmation area A.
By receiving the data at CK-F, the receiving side recognizes that the data has been received normally. Thereafter, each receiving multiplex node recognizes the end of data by receiving the data end code EOD, and recognizes the end of frame transmission by receiving the transmission end code EOM. In the above, when the receiving multiplex node does not return an ACK signal, the transmitting multiplex node retransmits the frame a predetermined number of times, and if there is still no response, the AC
If the receiving multiplex node that does not return the K signal has left the network, it is determined that there is another failure. ``Problem to be Solved by the Invention'' In the multiplex transmission system described above, when a strong error check code CRC is added to the frame F, it is possible to eliminate errors occurring on the multiplex transmission path 5 with an extremely high probability. Can be done. However, although the probability of an error occurring in the wiring between the CPU 2 and the communication control circuit 3 in each terminal device 1 (=multiple nodes) is low, there is a means to detect the error when it occurs. There is usually no Special means include adding an error check code to the frame and checking it by the CPU, or... It is conceivable to add a sum check, a parity check, etc. for data transfer between the CPU and the communication control circuit, but these also have problems. For example, in the former method, in order to add and check the error check code of the frame by the CPU, C
This increases the burden on the PU side, and since it takes time to complete the check, it also takes time to send back the reception confirmation signal, reducing the responsiveness of the system. The latter method increases the burden on the CPU side, and also increases the circuit size of the communication control circuit, resulting in an increase in circuit size and economic disadvantage. In view of these technical issues, the present invention provides an economical and reliable terminal device for use in this type of multiplex transmission system by applying simple and special data processing to data between the CPU and the communication control circuit. The aim is to provide a method for highly efficient data transmission. In order to achieve the intended purpose, the method of the present invention provides a method for solving the problem in a multiplex transmission system in which a plurality of terminal devices are interconnected via a common multiplex transmission path. When communicating data between the CPU and the communication control circuit. These C
The present invention is characterized in that one of the PU and the communication control circuit repeats data and transmits it to the other, and when the other receives the repeated data normally, it operates based on the data.

1作用』 本発明方法の場合、たとえば、通信制御回路がデータを
反復させてCPUへ送信し、そのデータをCPUが受け
とる。
1. In the method of the present invention, for example, the communication control circuit repeatedly transmits data to the CPU, and the CPU receives the data.

データ受信したCPUは、データが予め定められた反復
態様で送られた正しいものであるとき、すなわち,反復
するデータ全てが合致したとき、これに基づいて稼動し
所定の制御を実行するがデータの反復態様に誤りが生じ
ているとき、データが相違するものとしてこれを用いな
い.したがって、CPUと通信制御回路との間の配線上
でエラーが発生したとしても、これに起因した誤動作、
その他を回避することができ、データ伝送時の信頼性が
高まる. 『実 施 例』 本発明方法の実施例につき,図面を参照して説明する. 本発明方法は、たとえば、第2図に示した多重伝送方式
の端末装置1において、CPU2と通信制御回路3との
間のデータ通信に適用される.第2図において、通信制
御回路3からCPU2ヘデータを伝送するとき、通信制
御回路3はそのデータを反復させる. この際のデータ反復パターンは、第1図(a)(b)(
c) (d)に例示する通りである。
When the CPU that receives the data is correct and has been sent in a predetermined repeating manner, that is, when all the repeated data match, it operates based on this and executes the predetermined control. When an error occurs in the repetition pattern, do not use this as an indication that the data are different. Therefore, even if an error occurs in the wiring between the CPU and the communication control circuit, malfunctions due to this,
Other problems can be avoided, increasing reliability during data transmission. ``Example'' An example of the method of the present invention will be explained with reference to the drawings. The method of the present invention is applied, for example, to data communication between the CPU 2 and the communication control circuit 3 in the multiplex transmission type terminal device 1 shown in FIG. In FIG. 2, when transmitting data from the communication control circuit 3 to the CPU 2, the communication control circuit 3 repeats the data. The data repetition pattern at this time is shown in Figure 1 (a), (b) (
c) As illustrated in (d).

すなわち,同図(a)の場合は、データDIとデータD
2と同一バイトで反復する例,同図(b)の場合は、デ
ータDI領域における一部のデータDI1と残部のデー
タ012 とが反復する例、同図(C)の場合は,デー
タD1領域における一部のデータDI1とデータD1領
域における一部のデータ07+ とが反転して反復する
例、さらに、同図(d)の場合は、二つのデータ識別コ
ードIDが互いに反復する例を示している。
In other words, in the case of (a) in the same figure, data DI and data D
In the case of (b) in the same figure, part of the data DI1 and the remaining data 012 in the data DI area are repeated. In the case of (C) in the same figure, the data D1 area is repeated. An example in which some data DI1 and some data 07+ in the data D1 area are inverted and repeated, and in the case of (d) in the same figure, two data identification codes ID are repeated each other. There is.

図示以外のデータ反復パターンとして、三つ以上のデー
タが同一バイトで反復する例とか、第1図(a) (b
) (c) (d)における各反復パターンが任意に二
つ以上組み合わされる例もある. これらの組み合わせは、伝送するデータに対する信頼要
求度に応じて決められる。
Examples of data repetition patterns other than those shown in the figures include an example in which three or more pieces of data are repeated in the same byte, and Figure 1 (a) (b)
) (c) There are also examples in which two or more of each repeating pattern in (d) are arbitrarily combined. These combinations are determined depending on the degree of reliability required for the data to be transmitted.

上記においてデータを反転して反復させる理出は、パラ
レルパスの場合、同一箇所で同じ誤りを起こすので、こ
れを回避するためである.このような反復パターンのデ
ータを受信したCPU2には、予め定められた反復パタ
ーンを読みとる機能を備えている. したがって、CPU2は、通信制御回路3から送られた
反復パターンのデータが正しいものであるとき、これに
基づいて所定通りの制御を実行するが、反復パターンの
データに誤りが生じているとき、そのようなデータに輿
づいて稼動しない。
The reason for inverting and repeating the data in the above is to avoid the same error occurring at the same location in the case of parallel paths. The CPU 2 that receives data of such a repetitive pattern is equipped with a function to read a predetermined repetitive pattern. Therefore, when the repetitive pattern data sent from the communication control circuit 3 is correct, the CPU 2 executes a predetermined control based on it, but when the repetitive pattern data has an error, It does not operate based on such data.

CPU2から通信制御回路3ヘデータが伝送されるとき
も、これと同じである. かくて、CPU2と通信制御回&!S3との間の配線上
でエラーが発生したとしても、これに起因したトラブル
を回避することができる. なお、第2図、第3図で述べて多重伝送方式に本発明方
法を適用する場合、受信側の端末装置1が第3図のフレ
ームFを受けたときに,通信制御回路3がそのフレーム
中からフレーム識別コードID.データD1〜DNなど
を抽出して、これに所要の反復データを3きこめばよく
、さらに、端末装置lからデータを送信するとき,その
データに伝送開始コードSOM .エラーチェックコー
ドCRC、データ終了コードEODなどを付加して送出
すればよい. 『発明の効果』 以上説明した通り、本発明方法は、所定の端末装置にお
いてCPUと通信制御回路との相互間でデータ通信する
とき、これらCPU.通信制御回路のうち、その一方が
、データを反復させてその他方へ送信し、その他方が,
前記反復データを正常に受信したときに,当該データに
基づいて稼動するから、これらCPU、通信制御回路相
互間の通信の信頼性が高まり、しかも、反復データを用
いるので、CPUの負荷が小さくてすみ、通信制御回路
も大型化せず、所要の通信を経済的に実施することがで
きる.
This is the same when data is transmitted from the CPU 2 to the communication control circuit 3. Thus, CPU2 and communication control times &! Even if an error occurs in the wiring between S3 and S3, troubles caused by this can be avoided. Note that when the method of the present invention is applied to the multiplex transmission system as described in FIGS. 2 and 3, when the terminal device 1 on the receiving side receives the frame F in FIG. Frame identification code ID. All you have to do is extract the data D1 to DN, etc. and write the required repetition data three times therein. Furthermore, when transmitting data from the terminal device I, a transmission start code SOM . All you have to do is add the error check code CRC, data end code EOD, etc. and send it. ``Effects of the Invention'' As explained above, the method of the present invention enables data communication between a CPU and a communication control circuit in a predetermined terminal device. One of the communication control circuits repeats the data and transmits it to the other, and the other
When the repetitive data is received normally, the system operates based on the data, which increases the reliability of communication between the CPU and the communication control circuit.Furthermore, since the repetitive data is used, the load on the CPU is small. In addition, the communication control circuit does not need to be large-sized, and the required communication can be carried out economically.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(a) (b) (c) (d)は本発明方法に
おける各種のデータ反復パターンを示した説明図,第2
図はC S MA/C D伝送方式を用いた車両用多重
伝送方式の構或を略示した説明図、第3図は上記多虫伝
送方式におけるフレーム構或を示した説明図である. ■・・・・・・・・端末装置 2・・・・・・・・CPU 3・・・・・・・・通信制御回路 4・・・・・・・・パスインタフェイス回路5・・・・
・・・・多重伝送路 5・・・・・・・・多重伝送路 D1・・・・・・・・データ D目・・・・・・一部のデータ 012・・・・・・一部のデータ D2・・・・・・・・データ 021 ・・・・・・一部のデータ D22 ・・・・・・一部のデータ ID・・・・・・・・フレーム識別コート
Figures 1 (a), (b), (c), and (d) are explanatory diagrams showing various data repetition patterns in the method of the present invention;
The figure is an explanatory diagram schematically showing the structure of a vehicle multiplex transmission system using the CSMA/CD transmission system, and FIG. 3 is an explanatory diagram showing the frame structure in the multi-insect transmission system. ■...Terminal device 2...CPU 3...Communication control circuit 4...Path interface circuit 5...・
...Multiple transmission line 5...Multiple transmission line D1... Data Dth... Part of data 012... Part Data D2... Data 021... Some data D22... Some data ID... Frame identification code

Claims (1)

【特許請求の範囲】[Claims]  複数の端末装置が共通の多重伝送路を介して相互に接
続されている多重伝送方式において、前記端末装置にお
けるCPUと通信制御回路との相互間でデータ通信する
とき、これらCPU、通信制御回路のうち、その一方が
、データを反復させてその他方へ送信し、その他方が、
前記反復データを正常に受信したときに、当該データに
基づいて稼動することを特徴とする多重伝送用端末装置
におけるデータ通信送方法。
In a multiplex transmission system in which a plurality of terminal devices are interconnected via a common multiplex transmission path, when data communication is performed between the CPU and communication control circuit in the terminal device, the CPU and communication control circuit One of them repeats the data and sends it to the other, and the other
A data communication transmission method in a multiplex transmission terminal device, characterized in that when the repeated data is normally received, the data communication is operated based on the data.
JP31120089A 1989-11-30 1989-11-30 Data communication method in terminal equipment for multiplex transmission Pending JPH03171948A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31120089A JPH03171948A (en) 1989-11-30 1989-11-30 Data communication method in terminal equipment for multiplex transmission

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31120089A JPH03171948A (en) 1989-11-30 1989-11-30 Data communication method in terminal equipment for multiplex transmission

Publications (1)

Publication Number Publication Date
JPH03171948A true JPH03171948A (en) 1991-07-25

Family

ID=18014309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31120089A Pending JPH03171948A (en) 1989-11-30 1989-11-30 Data communication method in terminal equipment for multiplex transmission

Country Status (1)

Country Link
JP (1) JPH03171948A (en)

Similar Documents

Publication Publication Date Title
US5251211A (en) Multiplex transmission system for automotive vehicles
EP0319271B1 (en) Multiplex transmission system
EP0507579B1 (en) Multiplexed transmission between nodes with cyclic redundancy check calculation
US4939725A (en) Multiplex transmission system
EP0449304B1 (en) Multiplex transmission system for use in vehicles
US8209594B2 (en) Sending device, receiving device, communication control device, communication system, and communication control method
EP0580938B1 (en) Duplex communication control device
US5293571A (en) Receipt acknowledgement method in multiplex transmission
US4573154A (en) Data communication system with error detection/correction
JPH0654911B2 (en) Method and apparatus for transferring mastership
JPH03171948A (en) Data communication method in terminal equipment for multiplex transmission
JPH0572783B2 (en)
KR960009471B1 (en) Multiplex transmission method
US6412016B1 (en) Network link bypass device
JPH01143537A (en) Multiplex transmission system
US5263022A (en) Multiplex transmission method
KR20190026414A (en) Method of automatically restarting ecu upon occurrence of lin communicatin errors
JP4243025B2 (en) Method and apparatus for checking the blocking function of a network component transmission blocking device
JPH0614530Y2 (en) Vehicle electrical component control device
JPH01143533A (en) Multiplex transmission system
JP3252556B2 (en) Communication device
JP2980550B2 (en) Communication device
JPH03190442A (en) Multiplex transmission system
JPH07202864A (en) On-vehicle serial multiplex communication system
JPS62104300A (en) Malfunction preventing circuit