JPH03165442A - Wafer installing device for ion implanter - Google Patents
Wafer installing device for ion implanterInfo
- Publication number
- JPH03165442A JPH03165442A JP1305350A JP30535089A JPH03165442A JP H03165442 A JPH03165442 A JP H03165442A JP 1305350 A JP1305350 A JP 1305350A JP 30535089 A JP30535089 A JP 30535089A JP H03165442 A JPH03165442 A JP H03165442A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- disk
- semiconductor wafer
- secondary electrons
- incident
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 150000002500 ions Chemical class 0.000 claims description 16
- 238000005468 ion implantation Methods 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 7
- 235000012431 wafers Nutrition 0.000 abstract description 51
- 239000000463 material Substances 0.000 abstract description 7
- 230000015556 catabolic process Effects 0.000 abstract 1
- 239000004020 conductor Substances 0.000 abstract 1
- 239000012528 membrane Substances 0.000 abstract 1
- 238000010884 ion-beam technique Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 241000257465 Echinoidea Species 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- -1 TEN Chemical class 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 241000894007 species Species 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体ウェハに不純物イオンを注入するた
めのイオン注入装置に用いられるウェハ装着装置に関す
る。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a wafer mounting device used in an ion implantation device for implanting impurity ions into a semiconductor wafer.
半導体装置に不純物を高濃度に注入するイオン注入装置
として、ブリデポジション型と呼ばれる大電流イオン注
入装置が使用される。2. Description of the Related Art A high current ion implantation device called a bridle deposition type is used as an ion implantation device for implanting impurities at a high concentration into a semiconductor device.
第5図は、ウェハ装着装置に装着された複数の半導体ウ
ェハに不純物イオンが注入される様子を示す概念図であ
る。図において、ウェハ装着ディスク10の上には複数
の半導体ウェハ2が装着されている。半導体ウェハ2は
、イオン照射時の温度上昇等を考慮して同心円状に配置
されることが多い。なお、第5図では図示の便宜上4枚
の半導体ウェハ2のみを示している。FIG. 5 is a conceptual diagram showing how impurity ions are implanted into a plurality of semiconductor wafers mounted on a wafer mounting device. In the figure, a plurality of semiconductor wafers 2 are mounted on a wafer mounting disk 10. As shown in FIG. The semiconductor wafers 2 are often arranged concentrically in consideration of temperature rise during ion irradiation. In addition, in FIG. 5, only four semiconductor wafers 2 are shown for convenience of illustration.
不純物のイオンビームIBを注入する際には、ディスク
10を300〜1500 rpmで高速回転させながら
、上下または左右の並進動作を行なわせる。When implanting the impurity ion beam IB, the disk 10 is rotated at a high speed of 300 to 1500 rpm and translated vertically or horizontally.
そして、所望のエネルギーおよびイオン種で形成された
イオンビームIBを注入し、所望の注入量に至るまで上
記の並進動作を数回に分けて行う。Then, an ion beam IB formed with desired energy and ion species is implanted, and the above translation operation is performed in several steps until the desired implantation amount is reached.
第6図は、ウェハ装着ディスク10の平面図、第7図は
そのAA’断面図である。これらの図に示すように、半
導体ウェハ2は、ディスク1oの表面側に保持部材とし
てのクランプ4によって装着されている。FIG. 6 is a plan view of the wafer mounting disk 10, and FIG. 7 is a sectional view taken along the line AA'. As shown in these figures, the semiconductor wafer 2 is mounted on the front surface side of the disk 1o by a clamp 4 as a holding member.
イオン注入では通常プラスイオンが注入されるので、大
電流の不純物イオンによって高濃度(こ不純物を注入す
る場合にはウニ11表面がプラス(二大きく帯電する。In ion implantation, positive ions are usually implanted, so when implanting impurity ions at a high concentration with a large current, the surface of the sea urchin 11 becomes positively charged.
この帯電の結果、半導体ウエノ1内ニ形成されるMOS
トランジスタのゲート酸化膜が劣化したり、コンタクト
孔が飛散するなどの静電破壊現象が生じるという問題が
あった。As a result of this charging, a MOS is formed inside the semiconductor wafer 1.
There have been problems in that electrostatic discharge phenomena such as deterioration of the gate oxide film of the transistor and scattering of contact holes occur.
この発明は、従来技術における上述の課題を解決するた
めになされたものであり、イオン注入(こよる半導体ウ
エノ1の帯電を緩和することのできるイオン注入装置用
ウニ/’装着装置を提供することを目的とする。The present invention was made in order to solve the above-mentioned problems in the prior art, and it is an object of the present invention to provide a mounting device for an ion implanter that can alleviate the charging of a semiconductor wafer 1 caused by ion implantation. With the goal.
上述の課題を解決するため、この発明では、半導体ウェ
ハに不純物イオンを注入するためのイオン注入装置に用
いられるウニ/\装着装置において、板状体と、前記板
状体の一表面側にウエノ1を保持するために設けられた
保持部と、前記板状体の前記表面に設けられた凹凸部と
を有する。In order to solve the above-mentioned problems, the present invention provides a plate-shaped body and a wafer on one surface side of the plate-shaped body in an ion implantation device used in an ion implantation apparatus for implanting impurity ions into a semiconductor wafer. 1, and an uneven portion provided on the surface of the plate-like body.
凹凸部は板状体の表面積を増加させるので、凹凸部にイ
オンが入射することにより放出される2次電子の量が、
凹凸部が無い場合に比べて多い。Since the uneven portion increases the surface area of the plate, the amount of secondary electrons emitted when ions are incident on the uneven portion is
This is more than when there are no uneven parts.
この2次電子はプラスに帯電したウエノ\表面に到達し
、半導体ウェハの帯電を緩和する。These secondary electrons reach the positively charged surface of the wafer and relieve the charge on the semiconductor wafer.
第1図は、この発明の一実施例としてのウェハ装着ディ
スクを示す平面図、第2図はそのBB’断面図である。FIG. 1 is a plan view showing a wafer mounting disk as an embodiment of the present invention, and FIG. 2 is a BB' cross-sectional view thereof.
このウェハ装着ディスク20は、円盤状のディスク部1
(板状体)の表面側に半導体ウェハ2を保持するための
クランプ4が設けられており、また、ディスク部1の表
面の他の部分には凹凸部(この図では凸部)5が設けら
れている。このディスク部1と凹凸部5とは同一の材料
で一体として形成されている。ディスク部1の材料とし
ては電気伝導と熱伝導の良いアルミニウムなどの金属が
好ましい。なお、この実施例ではクランプ4もディスク
部1や凹凸部5と同一の材料で作られている。This wafer mounting disk 20 has a disk-shaped disk portion 1
A clamp 4 for holding the semiconductor wafer 2 is provided on the surface side of the disk portion 1, and uneven portions (convex portions in this figure) 5 are provided on other parts of the surface of the disk portion 1. It is being The disk portion 1 and the uneven portion 5 are integrally formed of the same material. The material for the disk portion 1 is preferably a metal such as aluminum, which has good electrical and thermal conductivity. In this embodiment, the clamp 4 is also made of the same material as the disk portion 1 and the uneven portion 5.
凹凸部5の一部は半導体ウニ/X2の周囲に同心円状に
形成されている。なお、第1図では図示の便宜上、第2
図に示す凹凸部5の頂部水平面5aを砂地部によって示
している。第2図かられかるように、凹凸部5は垂直断
面図が台形であり、この台形のウエノ\2側に向いた側
面が、ウニ/”tに向かって下降するようなテーノく状
の側面5b(以下、テーパ面と呼ぶ。)となっている。A portion of the uneven portion 5 is formed concentrically around the semiconductor sea urchin/X2. In addition, in FIG. 1, for convenience of illustration, the second
The top horizontal surface 5a of the uneven portion 5 shown in the figure is indicated by a sandy area. As can be seen from FIG. 2, the uneven portion 5 has a trapezoidal vertical cross-sectional view, and the side surface of this trapezoid facing toward the Ueno\2 side is a tape-shaped side surface that descends toward the Uni/"t. 5b (hereinafter referred to as a tapered surface).
なお、通常の直径6インチの半導体ウエノ12を装着す
る場合、ウェハ装着ディスク20の半径Rdは30〜1
oOc+n。Note that when mounting a semiconductor wafer 12 with a normal diameter of 6 inches, the radius Rd of the wafer mounting disk 20 is 30 to 1
oOc+n.
高さHは1〜5cmとすることができる。また、凹凸部
5の台形断面の下辺の長さW、は例えば約1印、テーパ
面5bの角度θは0〜90″とすることができる。The height H can be 1 to 5 cm. Further, the length W of the lower side of the trapezoidal cross section of the uneven portion 5 may be approximately 1 mark, and the angle θ of the tapered surface 5b may be 0 to 90''.
上述のように凹凸部5を設けることにより、次のような
理由でイオン注入時の放出2次電子数が増加する。By providing the uneven portion 5 as described above, the number of secondary electrons emitted during ion implantation increases for the following reasons.
まず、凹凸部5を形成することにより、ウェハ装着ディ
スク20の表面積が増加する。これによって、イオンが
注入された場合の2次電子の放出数が増加する。First, by forming the uneven portion 5, the surface area of the wafer mounting disk 20 is increased. This increases the number of secondary electrons emitted when ions are implanted.
次に、第2図のように凹凸部の側面5bを水平面と角度
θをなすテーバ状にすることにより、イオンビームIB
がテーパ面5bに対して入射角θで入射する。イオンビ
ームが0″でない入射角θで入射すると、2次電子の放
出数が入射角0″で入射する場合よりも増加する。第3
図はNiCに1次電子を入射した場合の入射角θと2次
電子放出率δとの関係を示す図である。ここで2次電子
放出率δは、入射電流(1次電子入射数)に対する出射
電流(2次電子放出数)の比である。このような関係は
、例えば「電子管工学」 (桜庭一部。Next, as shown in FIG. 2, by making the side surface 5b of the concavo-convex portion tapered at an angle θ with the horizontal surface, the ion beam IB
is incident on the tapered surface 5b at an incident angle θ. When the ion beam is incident at an incident angle θ that is not 0'', the number of secondary electrons emitted increases compared to when the ion beam is incident at an incident angle 0''. Third
The figure shows the relationship between the incident angle θ and the secondary electron emission rate δ when primary electrons are incident on NiC. Here, the secondary electron emission rate δ is the ratio of the output current (the number of secondary electrons emitted) to the incident current (the number of incident primary electrons). Such a relationship can be seen, for example, in ``electron tube engineering'' (part of Sakuraba).
森北出版 1981年9月)第52頁に示されている。Morikita Publishing, September 1981), page 52.
第3図かられかるように、入射角θが0°より大きい場
合には、0°の場合よりも2次電子放出率δが大きい。As can be seen from FIG. 3, when the incident angle θ is larger than 0°, the secondary electron emission rate δ is larger than when it is 0°.
これは、0°でない入射角θで電子(またはイオン)が
入射されると、0°で入射される場合に比べて、入射面
からより浅い位置で2次電子が生成されること、そして
、生成位置が浅ければ、入射した部材内部で捕獲されず
に外部に放出される2次電子が多くなることが原因と考
えられる。第3図は電子を入射した場合の図であるが、
イオンを入射した場合にも同様の傾向がある。This is because when electrons (or ions) are incident at an incident angle θ that is not 0°, secondary electrons are generated at a shallower position from the incident surface than when they are incident at 0°, and This is thought to be due to the fact that if the generation position is shallow, more secondary electrons will be emitted to the outside without being captured inside the member into which they are incident. Figure 3 shows the case where electrons are incident.
A similar tendency exists when ions are incident.
さらに、テーパ面5bから放出される2次電子は、テー
パ面5bの法線方向が最も多い。これは、凹凸部5内部
でほぼ等方向に生成された2次電子がテーパ面らbの法
線方向に出る場合に凹凸部5内部での飛距離が最短にな
るので、捕獲される確率が最も小さいからである。Furthermore, most of the secondary electrons emitted from the tapered surface 5b are in the normal direction to the tapered surface 5b. This is because when the secondary electrons generated inside the uneven portion 5 go in the normal direction of the tapered surface b, the flight distance inside the uneven portion 5 becomes the shortest, so the probability of being captured is reduced. This is because it is the smallest.
テーパ面5bは半導体ウェハ2の上部の方向を向いてい
るので、2次電子はテーパ面5bから半導体ウェハ2の
上部の方向に放出される。半導体ウェハ2はプラスイオ
ンの注入によって大きくプラスに帯電しているので、凹
凸部5から放出された2次電子は半導体ウェハ2に引き
つけられ、吸収される。Since the tapered surface 5b faces toward the top of the semiconductor wafer 2, the secondary electrons are emitted from the tapered surface 5b toward the top of the semiconductor wafer 2. Since the semiconductor wafer 2 is significantly positively charged by the implantation of positive ions, the secondary electrons emitted from the uneven portions 5 are attracted to the semiconductor wafer 2 and absorbed.
このように、凹凸部5のテーパ面5bを半導体ウェハ2
の上部の方向に向けることにより、2次電子の放出率が
増加するとともに、2次電子が半導体ウェハ2に到達し
やすくなるので、半導体ウェハ2の表面に大量の2次電
子を効率的に供給できる。この結果、半導体ウェハ2の
プラスの帯電が緩和され、例えば半導体ウェハ2内に形
成されているMOSトランジスタのゲート酸化膜等の静
電破壊を防止することができる。In this way, the tapered surface 5b of the uneven portion 5 is aligned with the semiconductor wafer 2.
By directing the secondary electrons toward the top, the emission rate of secondary electrons increases and the secondary electrons can more easily reach the semiconductor wafer 2, so a large amount of secondary electrons can be efficiently supplied to the surface of the semiconductor wafer 2. can. As a result, the positive charging of the semiconductor wafer 2 is alleviated, and it is possible to prevent electrostatic damage to, for example, the gate oxide film of a MOS transistor formed within the semiconductor wafer 2.
なお、上記実施例では、凹凸部5の縦断面が台形であり
、テーパ面5bが半導体ウェハ2の上部の方向に向くよ
うに形成されていたが、凹凸部5の断面形状は台形に限
らず、長方形などの他の形状であってもよい。In the above embodiment, the vertical cross section of the uneven portion 5 is trapezoidal, and the tapered surface 5b is formed to face the upper part of the semiconductor wafer 2. However, the cross-sectional shape of the uneven portion 5 is not limited to the trapezoidal shape. , other shapes such as a rectangle are also possible.
また、上記実施例では凹凸部5が半導体ウェハ2の周囲
に同心円状に形成されていたが、同心円状でなくてもよ
く、凹凸部がディスク部1の表面に形成されていればよ
い。第4図は、この発明の他の実施例としてのウェハ装
着ディスク20aを示す平面図である。このウェハ装着
ディスク2゜aでは、ディスク部1の表面に突起状の凹
凸部(凸部)50が散点状に形成されている。なお、第
2図や第4図では、ウェハ装着ディスク凹凸部が凸部と
して形成されているが、四部としてとし形成されていて
もよい。すなわち、ディスク部1の表面に何らかの凹凸
部が形成されていればよい。Further, in the above embodiment, the concave and convex portions 5 are formed concentrically around the semiconductor wafer 2, but they do not need to be concentric; it is sufficient that the concave and convex portions are formed on the surface of the disk portion 1. FIG. 4 is a plan view showing a wafer mounting disk 20a as another embodiment of the present invention. In this wafer mounting disk 2°a, projection-like uneven portions (convex portions) 50 are formed on the surface of the disk portion 1 in a scattered manner. In addition, in FIG. 2 and FIG. 4, the uneven portions of the wafer mounting disk are formed as convex portions, but they may be formed as four portions. In other words, it is sufficient that the surface of the disk portion 1 has some kind of unevenness.
上記実施例では、凹凸部を形成する材料がディスク部と
同じアルミニウム等の金属であるとしたが、MgOなど
の酸化物やTENなどの窒化物等の化合物であって2次
電子放出量の多い他の材料を用いて凹凸部を形成しても
よい。In the above embodiment, the material forming the uneven portion is the same metal as the disk portion, such as aluminum, but it is made of a compound such as an oxide such as MgO or a nitride such as TEN, which emits a large amount of secondary electrons. The uneven portions may be formed using other materials.
以上説明したように、この発明によれば、凹凸部が板状
体の表面積を増加させるので、凹凸部にイオンが入射す
ることにより放出される2次電子の量が、凹凸部が無い
場合に比べて多くなる。この2次電子はプラスに帯電し
たウェハ表面に到達するので、半導体ウェハの帯電を緩
和することができるという効果がある。As explained above, according to the present invention, since the uneven portion increases the surface area of the plate-like body, the amount of secondary electrons emitted when ions are incident on the uneven portion is lower than that in the case where there is no uneven portion. It becomes more compared. Since these secondary electrons reach the positively charged wafer surface, there is an effect that the charging of the semiconductor wafer can be alleviated.
第1図は、この発明の一実施例によるウェハ装着ディス
クを示す平面図、第2図はその断面図、第3図は入射角
と2次電子放出率の関係を示す図、第4図はこの発明の
他の実施例によるウェハ装着ディスクを示す平面図、第
5図はイオン注入装置において半導体ウェハにイオンが
注入される様子を示す概念図、第6図は従来のウェハ装
着ディスクを示す平面図、第7図はその断面図である。
図において、1はディスク部、2は半導体ウェハ、5は
凹凸部、2oはウェハ装着ディスクである。
なお、各図中同一符号は同一または相当部分を示す。FIG. 1 is a plan view showing a wafer-mounted disk according to an embodiment of the present invention, FIG. 2 is a cross-sectional view thereof, FIG. 3 is a diagram showing the relationship between the incident angle and the secondary electron emission rate, and FIG. 4 is a diagram showing the relationship between the incident angle and the secondary electron emission rate. A plan view showing a wafer mounting disk according to another embodiment of the present invention, FIG. 5 is a conceptual diagram showing how ions are implanted into a semiconductor wafer in an ion implantation apparatus, and FIG. 6 is a plan view showing a conventional wafer mounting disk. 7 are cross-sectional views thereof. In the figure, 1 is a disk portion, 2 is a semiconductor wafer, 5 is an uneven portion, and 2o is a wafer mounting disk. Note that the same reference numerals in each figure indicate the same or corresponding parts.
Claims (1)
オン注入装置に用いられるウェハ装着装置であって、 板状体と、 前記板状体の一表面側にウェハを保持するために設けら
れた保持部と、 前記板状体の前記表面に設けられた凹凸部とを有するこ
とを特徴とするイオン注入装置用ウェハ装着装置。(1) A wafer mounting device used in an ion implantation device for implanting impurity ions into a semiconductor wafer, which includes a plate-shaped body and a holder provided on one surface side of the plate-shaped body to hold the wafer. A wafer mounting device for an ion implantation apparatus, comprising: a concavo-convex portion provided on the surface of the plate-like body.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1305350A JPH03165442A (en) | 1989-11-22 | 1989-11-22 | Wafer installing device for ion implanter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1305350A JPH03165442A (en) | 1989-11-22 | 1989-11-22 | Wafer installing device for ion implanter |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03165442A true JPH03165442A (en) | 1991-07-17 |
Family
ID=17944055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1305350A Pending JPH03165442A (en) | 1989-11-22 | 1989-11-22 | Wafer installing device for ion implanter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03165442A (en) |
-
1989
- 1989-11-22 JP JP1305350A patent/JPH03165442A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0740462B2 (en) | Electron beam equipment | |
US7304319B2 (en) | Wafer charge compensation device and ion implantation system having the same | |
US7638782B2 (en) | Semiconductor device manufacturing method and ion implanter used therein | |
KR20130129961A (en) | Direct current ion implantation for solid phase epitaxial regrowth in solar cell fabrication | |
JP2008098530A (en) | Method for fabricating semiconductor device | |
US10930735B2 (en) | Gate all around device and method of formation using angled ions | |
JPH05106037A (en) | Ion implantation device and controlling method therefor | |
JP2007149626A (en) | Ion-implantation method, and device using thereof | |
JPH03165442A (en) | Wafer installing device for ion implanter | |
US10153127B1 (en) | Low profile extraction electrode assembly | |
JPS61128439A (en) | Cathode ray tube with ion trap | |
US6037599A (en) | Ion implantation apparatus and fabrication method for semiconductor device | |
JPS5981852A (en) | Ion implanting device | |
US20060012939A1 (en) | Clamp for use in processing semiconductor workpieces | |
JP3057808B2 (en) | Ion implanter | |
JPH06252086A (en) | Semiconductor manufacturing device | |
JPH07221042A (en) | Ion implanter | |
JPH05166745A (en) | Ion implanting method | |
JPH04368765A (en) | Ion implantation device | |
JPS61292843A (en) | Ion implanting device | |
JPH0787087B2 (en) | Ion implanter | |
JPS6348739A (en) | Ion implanting equipment | |
JPS5816747B2 (en) | ion implanter | |
JPS62154446A (en) | Charge restraint device for wafer | |
JPH0376115A (en) | Ion implantation |