JPH03165141A - ループバス制御方式 - Google Patents
ループバス制御方式Info
- Publication number
- JPH03165141A JPH03165141A JP1304300A JP30430089A JPH03165141A JP H03165141 A JPH03165141 A JP H03165141A JP 1304300 A JP1304300 A JP 1304300A JP 30430089 A JP30430089 A JP 30430089A JP H03165141 A JPH03165141 A JP H03165141A
- Authority
- JP
- Japan
- Prior art keywords
- address
- sub
- module
- packet
- master module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 15
- 238000012423 maintenance Methods 0.000 abstract description 4
- 230000000630 rising effect Effects 0.000 abstract 1
- 102100029437 Serine/threonine-protein kinase A-Raf Human genes 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- FAIAAWCVCHQXDN-UHFFFAOYSA-N phosphorus trichloride Chemical compound ClP(Cl)Cl FAIAAWCVCHQXDN-UHFFFAOYSA-N 0.000 description 4
- 101100006450 Arabidopsis thaliana CIPK3 gene Proteins 0.000 description 3
- 101150036718 pks12 gene Proteins 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 101100006464 Arabidopsis thaliana CIPK10 gene Proteins 0.000 description 1
- 101100496023 Arabidopsis thaliana CIPK18 gene Proteins 0.000 description 1
- 101100136772 Dictyostelium discoideum pks22 gene Proteins 0.000 description 1
- 101100056018 Homo sapiens ARAF gene Proteins 0.000 description 1
- 101000583209 Homo sapiens Prokineticin receptor 2 Proteins 0.000 description 1
- 101150028297 PKS2 gene Proteins 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 102100021204 cAMP-dependent protein kinase type II-alpha regulatory subunit Human genes 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はループバス制御方式に関する。
従来、この種のループバスシステムでは、ループバスを
２重化しておき、例えば個別スレーブモジュールに異常
があったときは、異常系ループバスをスタンバイ状態と
してその診断を行う第１の方式、または機能の異なる処
理装置毎にそれぞれ異なるループバスを独自に設け、同
一機能のシステムを複数設ける第２の方式が採られてい
た。
２重化しておき、例えば個別スレーブモジュールに異常
があったときは、異常系ループバスをスタンバイ状態と
してその診断を行う第１の方式、または機能の異なる処
理装置毎にそれぞれ異なるループバスを独自に設け、同
一機能のシステムを複数設ける第２の方式が採られてい
た。
上述した従来のループバスシステムのうち第１の方式は
個別のスレーブモジュールに障害が発生したとき系その
ものをすべて切り替える方式であるため、ループ状伝送
路の数分のハードウェアが増加する欠点がある。また第
２の方式は同一のデータ送受信手順を有しているにもか
かわらず別のシステムの集合体となっているので、保守
運用の統合化や一元管理化が非常に困難であるという欠
点がある。
個別のスレーブモジュールに障害が発生したとき系その
ものをすべて切り替える方式であるため、ループ状伝送
路の数分のハードウェアが増加する欠点がある。また第
２の方式は同一のデータ送受信手順を有しているにもか
かわらず別のシステムの集合体となっているので、保守
運用の統合化や一元管理化が非常に困難であるという欠
点がある。
本発明のループバス制御方式は、ループ状伝送路によっ
て接続された１つのマスタモジュールと少なくとも１つ
のスレーブモジュールとの間で互いにパケット化された
データの送受信を行うループバスシステムにおいて、前
記マスタモジュールはｎビットの固定的な主アドレスを
有し、前記各スレーブモジュールは個有なｎビットの主
アドレスとｍビットの副アドレスとを有し、前記マスタ
モジュールは前記ループ状伝送路を通して前記副アドレ
スを設定する副アドレス設定手段を備え、前記スレーブ
モジュールは前記マスタモジュールからの副アドレス設
定指示を受けて前記副アドレスを保持しこの副アドレス
に基づいてスレーブモジュール群間またはすべての前記
スレーブモジュールと前記マスタモジュールとの間でパ
ケット化されたデータの送受信を行うことを特徴とし、
前記スレーブモジュールはパケット受信部と、パケット
送信部と、自モジュールの個有なｎビットの主アドレス
を発生する主アドレススイッチと、前記パケット受信部
で受信した前記マスタモジュールからの副アドレス設定
指示を受けて前記副アドレスを保持する副アドレスレジ
スタとを備えることを特徴とする。
て接続された１つのマスタモジュールと少なくとも１つ
のスレーブモジュールとの間で互いにパケット化された
データの送受信を行うループバスシステムにおいて、前
記マスタモジュールはｎビットの固定的な主アドレスを
有し、前記各スレーブモジュールは個有なｎビットの主
アドレスとｍビットの副アドレスとを有し、前記マスタ
モジュールは前記ループ状伝送路を通して前記副アドレ
スを設定する副アドレス設定手段を備え、前記スレーブ
モジュールは前記マスタモジュールからの副アドレス設
定指示を受けて前記副アドレスを保持しこの副アドレス
に基づいてスレーブモジュール群間またはすべての前記
スレーブモジュールと前記マスタモジュールとの間でパ
ケット化されたデータの送受信を行うことを特徴とし、
前記スレーブモジュールはパケット受信部と、パケット
送信部と、自モジュールの個有なｎビットの主アドレス
を発生する主アドレススイッチと、前記パケット受信部
で受信した前記マスタモジュールからの副アドレス設定
指示を受けて前記副アドレスを保持する副アドレスレジ
スタとを備えることを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すループバスシステムの
システムブロック図、第２図（ａ）。
システムブロック図、第２図（ａ）。
（ｂ）は第１図における情報パケット、副アドレス指示
パケットの一例を示すパケットフォーマ・ノド図である
。
パケットの一例を示すパケットフォーマ・ノド図である
。
第１図において、ループバスシステムはマスタモジュー
ル１と複数のスレーブモジュール２゜３、〜間をループ
バスブランチ４０．４１，４２゜〜で接続して構成され
、マスタモジュール１はループバスシステム全体の正常
性の監視を行い、また各スレーブモジュール２，３．〜
はハードウェア構成は全く同じでソフトウェアの入れ替
えによって異なる処理を行うことができる。
ル１と複数のスレーブモジュール２゜３、〜間をループ
バスブランチ４０．４１，４２゜〜で接続して構成され
、マスタモジュール１はループバスシステム全体の正常
性の監視を行い、また各スレーブモジュール２，３．〜
はハードウェア構成は全く同じでソフトウェアの入れ替
えによって異なる処理を行うことができる。
マスタモジュール１はループ状伝送路（ループバスブラ
ンチ）からパケット化されたデータを受信するパケット
受信部（以下ＰＫＲ）１１と、ループバスブランチ４０
ヘパケツト化されたデータを送信するパケット送信部（
以下ＰＫＳ）１２と、主アドレスく以下５Ａ）１３と、
副アドレス指示パケットを発生してＰＫＳ１２へ出力す
る副アドレス指示パケット発生部（以下ＰＧ）１４と、
ＰＫＲＩ １．ＰＫＳ１２．ＰＣｌ３と接続され各スレ
ーブモジュールの正常性をヘルスチェック情報パケット
等で周期的に監視すると共にそれぞれ異なる処理を行う
スレーブモジュールの統合管理を行うデータ処理部（以
下ＰＲＣ）１５とを備える。
ンチ）からパケット化されたデータを受信するパケット
受信部（以下ＰＫＲ）１１と、ループバスブランチ４０
ヘパケツト化されたデータを送信するパケット送信部（
以下ＰＫＳ）１２と、主アドレスく以下５Ａ）１３と、
副アドレス指示パケットを発生してＰＫＳ１２へ出力す
る副アドレス指示パケット発生部（以下ＰＧ）１４と、
ＰＫＲＩ １．ＰＫＳ１２．ＰＣｌ３と接続され各スレ
ーブモジュールの正常性をヘルスチェック情報パケット
等で周期的に監視すると共にそれぞれ異なる処理を行う
スレーブモジュールの統合管理を行うデータ処理部（以
下ＰＲＣ）１５とを備える。
各スレーブモジュールは前述したように全く同じハード
ウェア構成を有し、例えばスレーブモジュール２はルー
プバスブランチ４０からパケット化されたデータを受信
するＰＫＲ２１と、ループバスブランチ４１ヘパケツト
化されたデータを送信するＰＫＳ２２と、自モジュール
個有のｎビットの主アドレスを発生する主アドレススイ
ッチ（以下５Ｗ）２３と、ＰＫＲ２１で受信したパケッ
トデータが副アドレス指示パケットであることを検出し
たときこれを保持する副アドレスレジスタ（以下ＲＧ）
２４と、ＰＫＲ２１，ＰＫＳ２２と接続されシステム立
上げ時にＰａＣｌ２からのイニシャルプログラムロード
（ＩＰＬ）のプログラム内容に従ってデータ処理を行う
ＰＲＣ２５とを備える。
ウェア構成を有し、例えばスレーブモジュール２はルー
プバスブランチ４０からパケット化されたデータを受信
するＰＫＲ２１と、ループバスブランチ４１ヘパケツト
化されたデータを送信するＰＫＳ２２と、自モジュール
個有のｎビットの主アドレスを発生する主アドレススイ
ッチ（以下５Ｗ）２３と、ＰＫＲ２１で受信したパケッ
トデータが副アドレス指示パケットであることを検出し
たときこれを保持する副アドレスレジスタ（以下ＲＧ）
２４と、ＰＫＲ２１，ＰＫＳ２２と接続されシステム立
上げ時にＰａＣｌ２からのイニシャルプログラムロード
（ＩＰＬ）のプログラム内容に従ってデータ処理を行う
ＰＲＣ２５とを備える。
次に第２図（ａ）に示す情報パケット１００は、パケッ
トの先頭、末尾を示すフラグ（Ｆ）と、主アドレスｎビ
ット＋副アドレスｍビットからなる相手先アドレス（Ｄ
ＡＩ）と、主アドレスｎビットからなる自モジュールア
ドレス（ＳＡりと、情報パケット識別フィールド（Ｃ＋
）と、情報データ（Ｉｘ ）と、フレームチエツクシ
ーケンス（ＦＣＳ）とで構成されている。また、第２図
（ｂ）に示す副アドレス指示パケット２００は、フラグ
（Ｆ）と、主アドレスｎビット＋副アドレスオール「０
」ｍビットからなる相手先アドレス（ＤＡ２）と、主ア
ドレスｎビットからなるマスクアドレス（ＳＡ２）と、
副アドレス指示パケット識別フィールド（Ｃ２）と、ｍ
ビットの指示副アドレス（Ｉｏ）と、フレームチエツク
シーケンス（ＦＣＳ）とから構成されている。
トの先頭、末尾を示すフラグ（Ｆ）と、主アドレスｎビ
ット＋副アドレスｍビットからなる相手先アドレス（Ｄ
ＡＩ）と、主アドレスｎビットからなる自モジュールア
ドレス（ＳＡりと、情報パケット識別フィールド（Ｃ＋
）と、情報データ（Ｉｘ ）と、フレームチエツクシ
ーケンス（ＦＣＳ）とで構成されている。また、第２図
（ｂ）に示す副アドレス指示パケット２００は、フラグ
（Ｆ）と、主アドレスｎビット＋副アドレスオール「０
」ｍビットからなる相手先アドレス（ＤＡ２）と、主ア
ドレスｎビットからなるマスクアドレス（ＳＡ２）と、
副アドレス指示パケット識別フィールド（Ｃ２）と、ｍ
ビットの指示副アドレス（Ｉｏ）と、フレームチエツク
シーケンス（ＦＣＳ）とから構成されている。
続いて本実施例の動作について第１図、第２図を参照し
て説明する。
て説明する。
マスタモジュール１において、ループバスブランチから
パケット化されたデータが入力されると、ＰＫＲＩＩは
５Ａ１３を情報パケット１００のＤＡｌと比較し、一致
したときはＰＲＣ１５に情報パケット１００を入力し、
不一致のときはＰＫＳ１２に通過させる。ＰＫＳ１２は
ＰＲＣ１５から情報パケット１００のＤＡ、の中の主ア
ドレスｎビットとＩＫとを入力して所定のパケット化を
行い、所定の送信手順を用いてループバスブランチ４０
に出力する。またＰＲＣ１５はＰＣｌ３に相手先アドレ
スとしてｎビットの主アドレスとｍビットの副アドレス
を設定し、ＰＣｌ３に送信要求を行うと、ＰＣｌ３は副
アドレス指示パケット２００のＤＡ２とＩｏとをＰＫＳ
１２に示し、ＰＫＳＬ２は所定の送信手順を用いてパケ
ット化したデータをループバスブランチ４０へ送信する
。
パケット化されたデータが入力されると、ＰＫＲＩＩは
５Ａ１３を情報パケット１００のＤＡｌと比較し、一致
したときはＰＲＣ１５に情報パケット１００を入力し、
不一致のときはＰＫＳ１２に通過させる。ＰＫＳ１２は
ＰＲＣ１５から情報パケット１００のＤＡ、の中の主ア
ドレスｎビットとＩＫとを入力して所定のパケット化を
行い、所定の送信手順を用いてループバスブランチ４０
に出力する。またＰＲＣ１５はＰＣｌ３に相手先アドレ
スとしてｎビットの主アドレスとｍビットの副アドレス
を設定し、ＰＣｌ３に送信要求を行うと、ＰＣｌ３は副
アドレス指示パケット２００のＤＡ２とＩｏとをＰＫＳ
１２に示し、ＰＫＳＬ２は所定の送信手順を用いてパケ
ット化したデータをループバスブランチ４０へ送信する
。
例えばスレーブモジュール２では、ループバスブランチ
４０からパケット化されたデータをＰＫＲ２１で受信す
ると、情報パケット１００のＤＡｌを５Ｗ２３またはＲ
Ｇ２４からのアドレスと比較し、両者が一致し且つＣ，
により入力パケットが情報パケットであることを検出し
たときはＰＲＣ２５へ入力し、不一致のときはＰＫＳ２
２へ通過させる。また、ＰＫＲ２１では副アドレス指示
パケット２００を受信したとき、このパケット５Ｗ２３
からのアドレスと比較し、ＤＡ２のうち主アドレスｎビ
ットが一致し且つＣ２により副アドレス指示バケツ１〜
であることを検出するとＲＧ２４へ新しい副アドレスを
書き込み、不一致ならばＰＫＳ２２へ通過させる。ＰＫ
Ｓ２２はＰＲＣ２５から情報パケット１００のＤＡ、の
中の主アドレスｎビットと工にを入力して所定のパケッ
ト化を行い、所定の送信手順を用いてループバスブラン
チ４１へ送信する。
４０からパケット化されたデータをＰＫＲ２１で受信す
ると、情報パケット１００のＤＡｌを５Ｗ２３またはＲ
Ｇ２４からのアドレスと比較し、両者が一致し且つＣ，
により入力パケットが情報パケットであることを検出し
たときはＰＲＣ２５へ入力し、不一致のときはＰＫＳ２
２へ通過させる。また、ＰＫＲ２１では副アドレス指示
パケット２００を受信したとき、このパケット５Ｗ２３
からのアドレスと比較し、ＤＡ２のうち主アドレスｎビ
ットが一致し且つＣ２により副アドレス指示バケツ１〜
であることを検出するとＲＧ２４へ新しい副アドレスを
書き込み、不一致ならばＰＫＳ２２へ通過させる。ＰＫ
Ｓ２２はＰＲＣ２５から情報パケット１００のＤＡ、の
中の主アドレスｎビットと工にを入力して所定のパケッ
ト化を行い、所定の送信手順を用いてループバスブラン
チ４１へ送信する。
ここでスレーブモジュール障害時の診断処理動作につい
て説明する。
て説明する。
マスタモジュール１がヘルスチェック等で例えばスレー
ブモジュール２のＰＲＣ２５の異常を検出すると、ＰＲ
Ｃ１５はＰＣｌ４にスレーブモジュール２の主アドレス
ｎビットとオフライン状態を示す副アドレスｍビットと
を示して副アドレス指示パケット２００の送信要求を行
う、ＰＣｌ３では副アドレス指示パケット２００のＤＡ
２の副アドレスｍビットオール「１」と０２とを付加し
てＰＫＳ１２へ出力する。ＰＫＳ１２はＦとＳＡとＦＣ
Ｓを付加した副アドレス指示パケット２００を生成して
ループバスブランチ４１へ送信する。
ブモジュール２のＰＲＣ２５の異常を検出すると、ＰＲ
Ｃ１５はＰＣｌ４にスレーブモジュール２の主アドレス
ｎビットとオフライン状態を示す副アドレスｍビットと
を示して副アドレス指示パケット２００の送信要求を行
う、ＰＣｌ３では副アドレス指示パケット２００のＤＡ
２の副アドレスｍビットオール「１」と０２とを付加し
てＰＫＳ１２へ出力する。ＰＫＳ１２はＦとＳＡとＦＣ
Ｓを付加した副アドレス指示パケット２００を生成して
ループバスブランチ４１へ送信する。
スレーブモジュール２では、ループバスブランチ４０か
ら副アドレス指示パケット２００を受信するとＰＫＲ２
１でＤＡ２の主アドレスｎビットと０１により自モジュ
ール宛のパケットであることを検出してＲＧ２４に指示
されたオフライン状態副アドレスを書き込む、この時点
で、他のスレーブモジュール３．〜からの情報フレーム
は副アドレスが異なるため受信不可能となり、同様に他
のスレーブモジュール３．〜へ情報フレームを送信して
も副アドレスが異るため相手先のスレーブモジュールで
無視される。従ってマスタモジュール１は論理的にオン
ライン状態となるが、他のスレープモジュール３．〜は
オフライン状態となる。
ら副アドレス指示パケット２００を受信するとＰＫＲ２
１でＤＡ２の主アドレスｎビットと０１により自モジュ
ール宛のパケットであることを検出してＲＧ２４に指示
されたオフライン状態副アドレスを書き込む、この時点
で、他のスレーブモジュール３．〜からの情報フレーム
は副アドレスが異なるため受信不可能となり、同様に他
のスレーブモジュール３．〜へ情報フレームを送信して
も副アドレスが異るため相手先のスレーブモジュールで
無視される。従ってマスタモジュール１は論理的にオン
ライン状態となるが、他のスレープモジュール３．〜は
オフライン状態となる。
ＰＲｏ １５はスレーブモジュール２に対し診断を起動
してその障害状況をチエツクする。この時、スレーブモ
ジュール２のＰＲＣ２５が他のスレーブモジュール３．
〜に対していかなる情報を送出しても副アドレスが異な
るなめデータは受は取られず、他のモジュールへの異常
データの送信は発生しない。従って、障害による他モジ
ュールの暴走の発生は防止される。
してその障害状況をチエツクする。この時、スレーブモ
ジュール２のＰＲＣ２５が他のスレーブモジュール３．
〜に対していかなる情報を送出しても副アドレスが異な
るなめデータは受は取られず、他のモジュールへの異常
データの送信は発生しない。従って、障害による他モジ
ュールの暴走の発生は防止される。
次に、スレーブモジュールのデータ処理の内容を変更す
る場合の処理動作について説明する。
る場合の処理動作について説明する。
本実施例のループバスシステム内で２つの異するデータ
処理が行われており、一方の処理能力が不足したため例
えばスレーブモジュール３をオンライン状ｆｉＡからオ
ンライン状ｉＢに変更する必要が生じたものとすると、
ＰＲＣ１５はオンライン状ＤＢを示す副アドレス指示パ
ケットを上記診断処理と同様のシーケンスでスレーブモ
ジュール３宛に送信し、スレーブモジュール３はこれを
受信してオンライン状態Ｂとなる０次にＩＰＬによって
ＰＲＣ１５からＰＲＣ３５にオンライン状態Ｂ用のプロ
グラムをダウンロードすると、スレーブモジュール３は
オンライン状態Ｂで動作するスレーブモジュール群に組
み換えられる。
処理が行われており、一方の処理能力が不足したため例
えばスレーブモジュール３をオンライン状ｆｉＡからオ
ンライン状ｉＢに変更する必要が生じたものとすると、
ＰＲＣ１５はオンライン状ＤＢを示す副アドレス指示パ
ケットを上記診断処理と同様のシーケンスでスレーブモ
ジュール３宛に送信し、スレーブモジュール３はこれを
受信してオンライン状態Ｂとなる０次にＩＰＬによって
ＰＲＣ１５からＰＲＣ３５にオンライン状態Ｂ用のプロ
グラムをダウンロードすると、スレーブモジュール３は
オンライン状態Ｂで動作するスレーブモジュール群に組
み換えられる。
この時、オンライン状態Ａとオンライン状ｆｉＢで動作
する各スレーブモジュール群はそれぞれ別の副アドレス
を有しているので、異なるデータ処理を行う各スレーブ
モジュール群間は論理的に切り離されており、見かけ上
は２つのシステムが共通のループ状伝送路と共通の受信
手順を用いて動作することができることになる。
する各スレーブモジュール群はそれぞれ別の副アドレス
を有しているので、異なるデータ処理を行う各スレーブ
モジュール群間は論理的に切り離されており、見かけ上
は２つのシステムが共通のループ状伝送路と共通の受信
手順を用いて動作することができることになる。
以上説明したように本発明は、共通のループ状伝送路と
送受信手順を有し、それぞれの状態または処理モードが
異なる複数のスレーブモジュールを副アドレスにより論
理的に分割することにより、ハードウェア量を増加させ
ずに複数の状態または処理モードで動作させ且つマスタ
モジュールによって一元管理でき、また保守運用を統合
化できる効果がある。
送受信手順を有し、それぞれの状態または処理モードが
異なる複数のスレーブモジュールを副アドレスにより論
理的に分割することにより、ハードウェア量を増加させ
ずに複数の状態または処理モードで動作させ且つマスタ
モジュールによって一元管理でき、また保守運用を統合
化できる効果がある。
第１図は本発明の一実施例を示すループバスシステムの
システムブロック図、第２図（ａ）。 （ｂ）は第１図における情報パケット、副アドレス指示
パケットの一例を示すパケットフォーマット図である。 １・・・マスタモジュール、２．３・・・スレーブモジ
ュール、１１．２１．３１・・・パケット受信部（ＰＫ
Ｒ）１２．２２．３２・・・パケット送信部（ＰＫＳ）
、１３・・・主アドレス（ＳＡ）、１４・・・副アドレ
ス指示パケット発生部（ＰＧ）、１５゜２５．３５・・
・データ処理部（ＰＲＣ） ２３゜３３・・・主アド
レススイッチ（ＳＷ）、２４．３４・・・副アドレスレ
ジスタ（ＲＧ１４０，４１゜４２・・・ループバスブラ
ンチ、１００・・・情報バゲット、２００・・・副アド
レス指示パケット。
システムブロック図、第２図（ａ）。 （ｂ）は第１図における情報パケット、副アドレス指示
パケットの一例を示すパケットフォーマット図である。 １・・・マスタモジュール、２．３・・・スレーブモジ
ュール、１１．２１．３１・・・パケット受信部（ＰＫ
Ｒ）１２．２２．３２・・・パケット送信部（ＰＫＳ）
、１３・・・主アドレス（ＳＡ）、１４・・・副アドレ
ス指示パケット発生部（ＰＧ）、１５゜２５．３５・・
・データ処理部（ＰＲＣ） ２３゜３３・・・主アド
レススイッチ（ＳＷ）、２４．３４・・・副アドレスレ
ジスタ（ＲＧ１４０，４１゜４２・・・ループバスブラ
ンチ、１００・・・情報バゲット、２００・・・副アド
レス指示パケット。
Claims (1)
- 【特許請求の範囲】 １、ループ状伝送路によって接続された１つのマスタモ
ジュールと少なくとも１つのスレーブモジュールとの間
で互いにパケット化されたデータの送受信を行うループ
バスシステムにおいて、前記マスタモジュールはｎビッ
トの固定的な主アドレスを有し、前記各スレーブモジュ
ールは個有なｎビットの主アドレスとｍビットの副アド
レスとを有し、前記マスタモジュールは前記ループ状伝
送路を通して前記副アドレスを設定する副アドレス設定
手段を備え、前記スレーブモジュールは前記マスタモジ
ュールからの副アドレス設定指示を受けて前記副アドレ
スを保持しこの副アドレスに基づいてスレーブモジュー
ル群間またはすべての前記スレーブモジュールと前記マ
スタモジュールとの間でパケット化されたデータの送受
信を行うことを特徴とするループバス制御方式。 ２、前記スレーブモジュールはパケット受信部と、パケ
ット送信部と、自モジュールの個有なｎビットの主アド
レスを発生する主アドレススイッチと、前記パケット受
信部で受信した前記マスタモジュールからの副アドレス
設定指示を受けて前記副アドレスを保持する副アドレス
レジスタとを備えることを特徴とする請求項１記載のル
ープバス制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1304300A JPH03165141A (ja) | 1989-11-22 | 1989-11-22 | ループバス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1304300A JPH03165141A (ja) | 1989-11-22 | 1989-11-22 | ループバス制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03165141A true JPH03165141A (ja) | 1991-07-17 |
Family
ID=17931376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1304300A Pending JPH03165141A (ja) | 1989-11-22 | 1989-11-22 | ループバス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03165141A (ja) |
-
1989
- 1989-11-22 JP JP1304300A patent/JPH03165141A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5777874A (en) | Programmable controller backup system | |
| EP0147046B1 (en) | Fault-tolerant communications controlller system | |
| CA2019373C (en) | Interrupt structure for network interface circuit | |
| US5148433A (en) | Transfer network interface | |
| US8140893B2 (en) | Fault-tolerant system | |
| US8812759B2 (en) | Bus subscriber device for connection to a line-redundant data bus, and method for controlling the communication of a bus subscriber with a line-redundant serial data bus | |
| EP1844370A1 (en) | Method and apparatus for a redundancy approach in a processor based controller design | |
| GB2364199A (en) | Standby redundancy in IMA | |
| CN110967969A (zh) | 高可用性工业自动化系统及通过该系统传送信息的方法 | |
| EP3547049B1 (en) | Safety control system and safety control unit | |
| JPH04364562A (ja) | プロセス制御システムにおいて一次データベース及び二次データベースに格納されているデータを保証する方法 | |
| US8705548B2 (en) | Method and apparatus for the transmission of data via a bus network using the broadcast principle | |
| JPH0399302A (ja) | プロセス制御装置 | |
| US20020087749A1 (en) | Computer system, CPU and memory installed apparatus, and input/output control apparatus | |
| JPH09319401A (ja) | 並列二重系電子連動装置 | |
| JPH03165141A (ja) | ループバス制御方式 | |
| CN109906440B (zh) | 处理控制系统中的具有分开的冗余方案的多核心设备 | |
| CN110687854B (zh) | 一种pa总线控制器以及一种pa总线控制系统 | |
| JPS62150948A (ja) | バス故障箇所検出方式 | |
| JP3884643B2 (ja) | プロセス制御装置 | |
| EP1476986B1 (en) | Information communication controller interface apparatus and method | |
| JPH08237762A (ja) | ビル管理システム | |
| EP0507540A2 (en) | Method for operating a networked computer system to minimize data conversion overhead | |
| CN114338265B (zh) | 一种基于ttp/c总线的程序下载系统及方法 | |
| KR970002780B1 (ko) | 복합화 네트웍 장치 및 그 방법 |