JPH03163957A - Picture processing unit - Google Patents

Picture processing unit

Info

Publication number
JPH03163957A
JPH03163957A JP1302044A JP30204489A JPH03163957A JP H03163957 A JPH03163957 A JP H03163957A JP 1302044 A JP1302044 A JP 1302044A JP 30204489 A JP30204489 A JP 30204489A JP H03163957 A JPH03163957 A JP H03163957A
Authority
JP
Japan
Prior art keywords
data
picture
level
luminance
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1302044A
Other languages
Japanese (ja)
Inventor
Masahiro Takei
武井 正弘
Tadashi Takayama
正 高山
Hiroyuki Horii
博之 堀井
Norio Kimura
紀夫 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP1302044A priority Critical patent/JPH03163957A/en
Publication of JPH03163957A publication Critical patent/JPH03163957A/en
Pending legal-status Critical Current

Links

Landscapes

  • Facsimile Image Signal Circuits (AREA)

Abstract

PURPOSE:To binarize a gradation picture data without being affected with a luminance level distribution of the gradation picture data by detecting the luminance distribution of an inputted video data by one pattern, normalizing the inputted and outputted video data based on the luminance distribution and outputting it after binarizing the data. CONSTITUTION:When reading and transmission of a picture data are commanded, a reproduced picture data by one pattern is written in a memory circuit 109. Thus, the picture data by one pattern is stored in a RAM of a control circuit 115 and the distribution state of the luminance level of a luminance signal is analyzed. Thus, when Lmax, Lmin are decided, number of picture elements of the sender side and number of picture elements of the receiver side are matched. When an interpolation picture element level is decided, the Lmax, Lmin are used and the normalizing calculation of the interpolation picture element is implemented to obtain the transmission picture element and the data is normalized between the density level '0' and '255' and the picture data binarized by a coding circuit 120 is outputted to a line 122 via a modulation circuit 121.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、例えばスチルビデオ等の静止画テレビジョン
信号等のビデオデータを2値化処理して出力する画像処
理装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an image processing device that binarizes and outputs video data such as a still image television signal such as a still video.

[従来の技術] 近年、ビデオデータな記憶しているフロッピィディスク
より再生された1画面分の静止画ビデオ信号を一旦メモ
リに格納し、これを順次伝送速度に合せて読出して伝送
する静止画の伝送装置が提案され、開発されてきている
。このような伝送装置においては、近年のパソコン通信
の普及や、モデム装置の高速化、低価格化等に伴ないデ
ジタル伝送を行うものが主流になってきている。これら
伝送装置のうちカラー画像の伝送が行える装置では、R
GBもしくはY及び色差信号(R−Y)、(B−Y)の
カラー情報で伝送するのが一般的であるが、通信プロト
コルを合せれば現在広く普及している2値のファクシミ
リ装置にも伝送可能である。
[Prior Art] In recent years, still image video signals, which are played back from a floppy disk that stores video data, for one screen are temporarily stored in a memory, and then sequentially read out and transmitted in accordance with the transmission speed. Transmission devices have been proposed and developed. Among such transmission devices, those that perform digital transmission have become mainstream due to the recent spread of personal computer communications and modem devices becoming faster and cheaper. Among these transmission devices, those capable of transmitting color images are
It is common to transmit color information using GB or Y and color difference signals (R-Y) and (B-Y), but if the communication protocol is combined, it can also be used with the currently widely used binary facsimile machine. Transmission possible.

この場合、通常256階調で表現されたテレビジョン信
号を白黒の2値信号に変換する必要がある。この2値変
換の方法のうち最も単純な方法として、輝度信号Yを2
56階調の中央レベル(l27)と比較し、その比較結
果を基に黒か白かを判断する2値化法がある。また一般
的な方法として、各サンプリング画素レベルに、例えば
4×4のデイザパターンを対応させてデイザ処理を行う
方法がある。
In this case, it is necessary to convert the television signal, which is usually expressed in 256 gradations, into a black and white binary signal. The simplest method of this binary conversion method is to convert the luminance signal Y into two values.
There is a binarization method that compares the image with the center level (127) of 56 gradations and determines whether it is black or white based on the comparison result. Another common method is to perform dither processing by associating, for example, a 4×4 dither pattern with each sampling pixel level.

[発明が解決しようとしている課題] 上述したような方法で、ビデオフロッピィに記録されて
いる階調画像データを2値化すると、その階調画像デー
タが適正な露光条件で撮像されているときは問題ないが
、撮像時、アンダー露光或いはオーバー露光となってい
た場合には、撮像信号の輝度分布がレベル軸上で片寄っ
てしまう。
[Problems to be Solved by the Invention] When gradation image data recorded on a video floppy is binarized using the method described above, when the gradation image data is captured under appropriate exposure conditions, There is no problem, but if there is underexposure or overexposure during imaging, the luminance distribution of the imaging signal will be biased on the level axis.

第2図はこのような例を示した図で、図において横軸は
撮像輝度レベルを表し、縦軸は各撮像輝度レベルの頻度
分布を示している。第2A図は適正な露光条件での頻度
分布を示しており、この場合は頻度分布は一様になって
いる。第2B図はアンダー露光の場合を示し、撮像輝度
レベルは低い部分に片寄っている。第2C図は才一バー
露光の場合を示し、撮像輝度レベルは高い部分に片寄っ
ている。
FIG. 2 is a diagram showing such an example, in which the horizontal axis represents the imaging brightness level, and the vertical axis represents the frequency distribution of each imaging brightness level. FIG. 2A shows the frequency distribution under proper exposure conditions, and in this case the frequency distribution is uniform. FIG. 2B shows a case of underexposure, in which the imaging brightness level is biased toward a low portion. FIG. 2C shows the case of single-bar exposure, and the imaging brightness level is biased towards the high part.

従って、従来のテレビジョン信号の2値化法では、これ
ら画像の撮像時の露光条件等のバラツキにより、2値化
された画像データが黒ずんだり白とびの画像になったり
して、最適な2値化画像が得られないという問題があっ
た。
Therefore, in the conventional method of binarizing television signals, the binarized image data may become dark or overexposed due to variations in the exposure conditions during image capture, resulting in the optimal There was a problem that a valued image could not be obtained.

本発明は上記従来例に鑑みてなされたもので、階調画像
データの輝度レベル分布を基に2値化法を変更すること
により、階調画像データの輝度レベル分布に影響されず
に2値化できる画像処理装置を提供することを目的とす
る。
The present invention has been made in view of the above-mentioned conventional example, and by changing the binarization method based on the luminance level distribution of gradation image data, it is possible to generate binary data without being influenced by the luminance level distribution of gradation image data. The purpose is to provide an image processing device that can

[課題を解決するための手段] 上記目的を達成するために本発明の画像処理装置は以下
の様な構成からなる。即ち、 多値ビデオデータを2値化して出力する画像処理装置で
あって、入力した1画面分のビデオデ−夕の輝度分布を
検出する検出手段と、該検出手段により検出された輝度
分布を基に前記ビデオデー夕を正規化する正規化手段と
、前記正規化されたビデ才データを2値化する符号化手
段とを備える。
[Means for Solving the Problems] In order to achieve the above object, an image processing apparatus of the present invention has the following configuration. That is, it is an image processing device that binarizes and outputs multivalued video data, and includes a detection means for detecting the brightness distribution of input video data for one screen, and a detection means based on the brightness distribution detected by the detection means. The apparatus further includes normalizing means for normalizing the video data, and encoding means for binarizing the normalized video data.

[作用] 以上の構成において、入力した1画面分のビデオデータ
の輝度分布を検出し、その輝度分布を基に入力したビデ
オデータを正規化する。そして、この正規化されたビデ
オデータを、符号化手段により2値化して出力するよう
に動作する。
[Operation] In the above configuration, the brightness distribution of the input video data for one screen is detected, and the input video data is normalized based on the brightness distribution. The normalized video data is then binarized by the encoding means and output.

[実施例] 以下、添付図面を参照して本発明の好適な実施例を詳細
に説明する。
[Embodiments] Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

[画像伝送装置の説明 (第1図)] 第1図は実施例の画像伝送装置の概略構成を示すブロッ
ク図である。
[Description of Image Transmission Apparatus (FIG. 1)] FIG. 1 is a block diagram showing a schematic configuration of an image transmission apparatus according to an embodiment.

100はスチルビデオ信号等を格納しているビデオフロ
ッピィ・ディスク、102はこのビデオフロッピィ10
0を回転駆動するモータである。
100 is a video floppy disk storing still video signals, etc.; 102 is this video floppy disk 10;
This is a motor that rotates the 0.

103は再生磁気ヘッドで、ビデオフロッピィ100に
記録されている映像信号を読出す。こうして読出された
映像信号は再生アンプ104により増幅されて再生プロ
セス回路105に人力される。再生プロセス回路105
では、ベースバンドレベルの映像信号が復元され、輝度
信号Y及び線順次の色差信号(R−Y)/ (B−Y)
がNTSCエンコーダ106に出力され、一方、デジタ
ル信号に変換された輝度信号YllOと色差信号1l1
がメモリ回路109に出力される。
Reference numeral 103 denotes a reproducing magnetic head for reading out video signals recorded on the video floppy 100. The video signal thus read out is amplified by the reproduction amplifier 104 and input to the reproduction process circuit 105 . Regeneration process circuit 105
Then, the baseband level video signal is restored, and the luminance signal Y and line-sequential color difference signal (R-Y)/(B-Y)
is output to the NTSC encoder 106, while the luminance signal YllO and color difference signal 1l1 converted into digital signals are output to the NTSC encoder 106.
is output to the memory circuit 109.

NTSCエンコーダ106では入力した輝度信号Yと色
差信号を基にNTSC信号を作成し、モニタ回路107
を通してCRT装置108に表示する。これにより、再
生磁気ヘッド103で再生された再生画像信号がCRT
装置10Bで確認できる。
The NTSC encoder 106 creates an NTSC signal based on the input luminance signal Y and color difference signal, and outputs it to the monitor circuit 107.
The image is displayed on the CRT device 108 through the image. As a result, the reproduced image signal reproduced by the reproduction magnetic head 103 is transmitted to the CRT.
This can be confirmed using the device 10B.

112はメモリコントロール回路で、再生プロセス回路
105よりの水平同期信号H及び垂直同期信号Vとを入
力信号とし、アドレスデータ1l3と書込み信号114
とを出力してメモリ回路109へのデータ書込み制御を
行っている。115は装置全体の制御を行う制御回路で
、各種制御信号を出力して装置全体の制御を行うCPU
や、第3図のフローチャートで示されたCPUの制御プ
ログラムや各種データを格納しているROM,CPUの
ワークエリアとして使用されるRAM等を含んでいる。
112 is a memory control circuit which receives the horizontal synchronization signal H and vertical synchronization signal V from the reproduction process circuit 105 as input signals, and outputs the address data 1l3 and the write signal 114.
It outputs and controls data writing to the memory circuit 109. 115 is a control circuit that controls the entire device; a CPU that outputs various control signals and controls the entire device;
It also includes a ROM that stores the CPU control program and various data shown in the flowchart of FIG. 3, and a RAM that is used as a work area for the CPU.

制御回路115は、図示しないキーボード等の指示部よ
り、現在CRT108に表示されている画像データの伝
送が指示されると、フリーズスタート信号116をメモ
リコントロール回路112に出力する。これによりメモ
リコントロール回路112が起動され、水平同期信号H
及び垂直同期信号Vに同期して、アドレスデータ113
及び書込み信号114を出力してメモリ回路109に1
画面分の輝度信号等のデジタル画像データを書込む。一
方、メモリ回路109の読出し時は、制御回路115は
読出し信号118とアドレス信号113とを出力して、
メモリ回路109より画像データ117を読出す。
The control circuit 115 outputs a freeze start signal 116 to the memory control circuit 112 when instructed to transmit the image data currently displayed on the CRT 108 from an instruction unit such as a keyboard (not shown). As a result, the memory control circuit 112 is activated, and the horizontal synchronization signal H
and address data 113 in synchronization with the vertical synchronization signal V.
and outputs the write signal 114 to write 1 to the memory circuit 109.
Writes digital image data such as brightness signals for the screen. On the other hand, when reading from the memory circuit 109, the control circuit 115 outputs a read signal 118 and an address signal 113,
Image data 117 is read from memory circuit 109.

この読出された画像データは、制御回路115において
後述する演算が実行されて正規化されて画像データ11
9として後段の符号化回路120に出力される。符号化
回路120では、デイザ・マトリクスを用いて入力した
画像データ119を2値化し、シリアルデータに変換し
て変調回路12lに出力する。変調回路121は人力し
たシリアルデータを、例えば電話線を介して伝送可能な
9 信号形態に変調して回線122に出力する。
The read image data is normalized by performing a calculation described later in the control circuit 115, and the image data 11
It is output as 9 to the encoding circuit 120 at the subsequent stage. The encoding circuit 120 binarizes the input image data 119 using a dither matrix, converts it into serial data, and outputs it to the modulation circuit 12l. The modulation circuit 121 modulates manually input serial data into a 9-signal format that can be transmitted via a telephone line, for example, and outputs it to the line 122.

[伝送データ作戊処理の説明(第1図、3図)]第3図
は実施例の制御回路115における伝送データの作成処
理を示すフローチャートで、この処理を実行する制御プ
ログラムは制御回路115のROMに格納されている。
[Description of transmission data creation process (FIGS. 1 and 3)] FIG. 3 is a flowchart showing the transmission data creation process in the control circuit 115 of the embodiment. Stored in ROM.

ステップS1で前述したように図示しないキーボード等
より画像データの読み込み及び伝送が指示されるとステ
ップS2に進み、フリーズスタート信号116をメモリ
コントロール回路112に出力する。これによりメモリ
回路109に1画面分の再生画像データが書込まれる。
As described above in step S1, when reading and transmitting image data is instructed from a keyboard (not shown) or the like, the process proceeds to step S2, where a freeze start signal 116 is output to the memory control circuit 112. As a result, one screen worth of reproduced image data is written into the memory circuit 109.

ステップS3でアドレス信号113と読出し信号118
とを出力して、メモリ回路109より1画面分の画像デ
ータを読み込む。このとき、伝送する相手先が2値のフ
ァクシミリ装置であると解っていれば、1 ○ メモリ回路109には輝度信号Yだけを書込むか、或い
は輝度信号Yのみを読出すようにすれば良い。
In step S3, the address signal 113 and the read signal 118 are
and reads one screen worth of image data from the memory circuit 109. At this time, if it is known that the destination of the transmission is a binary facsimile machine, 1 ○ Only the luminance signal Y may be written into the memory circuit 109, or only the luminance signal Y may be read out. .

こうして1画面分の画像データが制御回路1l5のRA
Mに格納され、輝度信号の輝度レベルの分布状態が解析
される。こうして、第2図に示したように輝度レベルの
最小値L m l nと最大値L maウとが決定され
る。この場合、全画面、全画素レベルを調べていく方法
もあるが、代表の画素を何点か選んで、その選ばれた中
から最大、最小値を決定するようにしても良い。
In this way, one screen worth of image data is transferred to the RA of the control circuit 1l5.
The distribution state of the brightness level of the brightness signal is analyzed. In this way, as shown in FIG. 2, the minimum value L m l n and the maximum value L mau of the brightness level are determined. In this case, there is a method of checking the entire screen and all pixel levels, but it is also possible to select several representative pixels and determine the maximum and minimum values from the selected pixels.

また、画素データの全画素のうちから輝度レベルが最小
の画素から順に全画素数の5%に相当する数の画素を除
き、更に全画素の中から輝度レベルが最大の画素から順
に全画素数の5%に相当する数の画素を除き、その後に
その画像データの輝1 1 度レベルの最大値や最小値を決定すれば、ノイズ等によ
る極端に高い或いは極端に小さい輝度レベルを有する画
素による影響が少なくなる。
In addition, from among all the pixels in the pixel data, remove a number of pixels equivalent to 5% of the total number of pixels in order from the pixel with the lowest brightness level, and then remove the number of pixels equivalent to 5% of the total number of pixels in order from the pixel with the highest brightness level among all the pixels. If you remove a number of pixels equivalent to 5% of the image data and then determine the maximum and minimum values of the brightness level of the image data, it will be possible to eliminate pixels with extremely high or extremely low brightness levels due to noise etc. The impact will be less.

こうしてL.。,Lmlnが決定されるとステップS4
に進み、送信側の画素数と受信側の画素数との整合を2
行う。これは、NRを受信側ファクシミリの1ライン当
りのドット数(画素数)とし、NTを送信側のサンプリ
ングレベルでの画素数、kを拡大率としたとき、 4XkXNT≦NR の関係を満足する拡大率を決定する。ここで、” 4 
”は4×4のディザマトリクスにより処理されるため、
符号化後の1ラインの画素数が主走査方向に4倍される
ために乗数として採用されている。いま、例えば送信側
の画像サイズを、第4図に示すように480画素(水平
)x640ライン1 9 (垂直)とすると、NTは“4 8 0 ”となる。
Thus L. . , Lmln are determined, step S4
Proceed to step 2 to match the number of pixels on the transmitting side and the number of pixels on the receiving side.
conduct. This is an expansion that satisfies the relationship 4XkXNT≦NR, where NR is the number of dots (pixels) per line on the receiving side facsimile, NT is the number of pixels at the sampling level on the sending side, and k is the expansion rate. Determine the rate. Here, ”4
” is processed by a 4×4 dither matrix, so
This is used as a multiplier because the number of pixels in one line after encoding is multiplied by 4 in the main scanning direction. For example, if the image size on the transmitting side is 480 pixels (horizontal) x 640 lines 1 9 (vertical) as shown in FIG. 4, then NT is "4 80".

これら各計数の具体的な数値例を以下の表に示す。Specific numerical examples of each of these counts are shown in the table below.

こうして拡大率が決定されると、メモリ回路lO9の垂
直アドレスを゜“O”(ステップS5)、水平アドレス
を“0゜゜ (ステップS6)にする。
Once the enlargement ratio is determined in this way, the vertical address of the memory circuit 1O9 is set to "O" (step S5), and the horizontal address is set to "0°" (step S6).

次にステップS7で拡大率kに応じて補間された補間画
素レベル4(i)及びr (j)を演算する。ここで、
12 (i)は主走査方向の画素データを示し、r (
j)は副走査方向の画素データを示している。但し、i
.jは画素位置を示す数値で1 3 ある。
Next, in step S7, interpolated pixel levels 4(i) and r(j) are calculated according to the enlargement ratio k. here,
12 (i) indicates pixel data in the main scanning direction, r (
j) indicates pixel data in the sub-scanning direction. However, i
.. j is a numerical value indicating the pixel position and is 1 3 .

[画素補間の説明 (第5図、第8図)]第5図は、例
えば上表で、k=5/4の場合を例にして主走査方向の
補間の様子を示した図である。
[Explanation of pixel interpolation (FIGS. 5 and 8)] FIG. 5 is a diagram showing interpolation in the main scanning direction, taking as an example the case of k=5/4 in the above table.

1 (0), I2(1)・・・は主走査方向の画素を
示し、A’  (0), I2’  (2)は5/4倍
に画素数を拡大した画素レベルを示している。ここでは
、1次元の直線補間で各画素を補間するものとし,β’
  (0) =氾(0) !’  (1) = {β(0 ) +4 xA (1
 )} /5β’  (2) = {2 xl (1)
 +3 X℃(2))/5β’  (3)  = {3
 xI2(2) +2 Xβ(3))/5氾’ (4)
 = {4 xn (3) +12(4) ) /5と
なり、1’(5)以降は同様のサイクルを繰返す。
1 (0), I2 (1), . . . indicate pixels in the main scanning direction, and A' (0), I2' (2) indicate pixel levels with the number of pixels expanded 5/4 times. Here, we assume that each pixel is interpolated by one-dimensional linear interpolation, and β'
(0) = flood (0)! ' (1) = {β(0) +4 xA (1
)} /5β' (2) = {2 xl (1)
+3 X℃(2))/5β'(3) = {3
xI2(2) +2 Xβ(3))/5 flood' (4)
= {4 xn (3) +12(4) ) /5, and the same cycle is repeated after 1'(5).

1 4 1次元直線補間でなく、高次元補間、理想LPF(ロー
パスフィルタ)を実現するコンポリューション等を用い
た補間によっても良い。
1 4 Instead of one-dimensional linear interpolation, interpolation using high-dimensional interpolation, convolution that realizes an ideal LPF (low-pass filter), etc. may be used.

第8図は第5図に示した主走査方向の補間データを更に
副走査方向にも補間する様子を示した図である。
FIG. 8 is a diagram showing how the interpolated data in the main scanning direction shown in FIG. 5 is further interpolated in the sub-scanning direction.

r(0)〜r(3)は副走査方向の画素を示し、r’ 
 (0)〜r’  (3)は5/4倍に画素数拡大され
た画素レベルを示している。主走査方向の場合と同様に
、下式の様に変換され、以降このサイクルを繰返す。
r(0) to r(3) indicate pixels in the sub-scanning direction, and r'
(0) to r' (3) indicate pixel levels whose number of pixels has been expanded 5/4 times. As in the case of the main scanning direction, the conversion is performed as shown in the equation below, and this cycle is repeated thereafter.

r’  (0) = r (0) r’  (1)  = {r (0) +4 Xr (
1) ) /5r’  (2) = {2 Xr (1
) +3 Xr (2) ) /5r’  (3) =
 {3 Xr (2) +2 Xr (3) } /5
r’  (4) = (4 Xr (3) +r (4
) ) /5?終的に、これらr’  (j)が伝送画
素レベルになるが、42’  (i)及びr’  (j
)は伝送画素の主走査及び副走査方向のライン及びドッ
ト方向の位置により一義的に決まるので、適宜演算アル
ゴリズムを選択して行う。
r' (0) = r (0) r' (1) = {r (0) +4 Xr (
1) ) /5r' (2) = {2 Xr (1
) +3 Xr (2) ) /5r' (3) =
{3 Xr (2) +2 Xr (3) } /5
r' (4) = (4 Xr (3) +r (4
) ) /5? Ultimately, these r' (j) become the transmission pixel level, but 42' (i) and r' (j
) is uniquely determined by the position of the transmitted pixel in the line and dot directions in the main scanning and sub-scanning directions, and therefore is performed by selecting an appropriate calculation algorithm.

こうしてステップS7で補間画素レベルが決定されると
ステップS8に進み、ステップS3で求めたL m m
 M + L m l nを用いてこれら補間画素の正
規化演算を行って送信画素を求める。
When the interpolation pixel level is determined in step S7, the process proceeds to step S8, where L m m obtained in step S3
A normalization operation is performed on these interpolated pixels using M + L m l n to obtain transmission pixels.

これは前述した補間画素レベル(n′(t)r’  (
j) )をL7、送信画素をLT′すると、LT ’ 
■  (( LT − Lffl+7)/(L−−− 
−L−+、))×2 5 5 により送信画素レベルLT′が正規化され、L mln
とL max間に分布する画素データは濃度レベル゜゜
O゜”と゜’255”間の値に正規化される。
This is the interpolation pixel level (n'(t)r' (
j) ) is L7 and the transmission pixel is LT', then LT'
■ ((LT - Lffl+7)/(L---
The transmission pixel level LT′ is normalized by −L−+, ))×2 5 5, and L mln
Pixel data distributed between and L max is normalized to a density level between ゜゜O゜'' and ゜'255''.

l 5 こうして送信画素L7′が求められるとステップS9に
進み、符号化回路120にデータ119としてLT’を
出力する。この符号化回路120で2値化された画像デ
ータは変調回路121を介して回線122に出力される
l 5 Once the transmission pixel L7' is determined in this way, the process proceeds to step S9, and LT' is outputted as data 119 to the encoding circuit 120. The image data binarized by this encoding circuit 120 is output to a line 122 via a modulation circuit 121.

前述したようにして主走査方向の所定量の画素データの
処理が終了するとステップS10で水平アドレスを+1
し、ステップSllで1ライン分の画素データの処理が
終了したかをみる。1ライン分の処理を終了していなけ
ればステップS7に戻り前述の処理を実行する。lライ
ンの画素データの処理が終了するとステップS12に進
み、垂直アドレスを+1してステップS13に進む。ス
テップS13で全ラインの画素データに対する処理が終
了していなければステップS6に戻り、次の主走査ライ
ンの先頭より画素データの正規化処1 7 理及び、必要に応じて袖間処理等を実行する。
When the processing of a predetermined amount of pixel data in the main scanning direction is completed as described above, the horizontal address is increased by +1 in step S10.
Then, in step Sll, it is checked whether processing of one line of pixel data has been completed. If the processing for one line has not been completed, the process returns to step S7 and the above-mentioned processing is executed. When the processing of the pixel data of the l line is completed, the process proceeds to step S12, the vertical address is increased by 1, and the process proceeds to step S13. If the processing for the pixel data of all lines has not been completed in step S13, the process returns to step S6, and normalization processing of the pixel data from the beginning of the next main scanning line is performed, and if necessary, the somale processing etc. do.

[2値化処理の説明 (第6図、第7図)]第6図は符
号化回路120で2値化のために使用される4×4のデ
イザマトリクスを示し、このマトリクスの各数字は、各
画素レベルがその数字の16倍の輝度レベル以上のとき
にその位置に対応する画素部分を黒( ” 1 ” )
にするように2値化される。
[Explanation of Binarization Process (Figures 6 and 7)] Figure 6 shows a 4x4 dither matrix used for binarization in the encoding circuit 120, and each number in this matrix is , when each pixel level is higher than the brightness level 16 times that number, the pixel part corresponding to that position is black ("1")
It is binarized so that

第7図は符号化回路におけるデイザによる2値化アルゴ
リズムを模式的に示した図で、画素の各輝度レベル範囲
に対応して、第6図のデイザパターンにおける黒画素発
生パターンが示されている。
FIG. 7 is a diagram schematically showing a binarization algorithm using dither in an encoding circuit, and black pixel generation patterns in the dither pattern of FIG. 6 are shown corresponding to each luminance level range of pixels. There is.

このようにして、符号化回路120では、例えばG I
II規格のランレングスを行う場合、データ119の最
初の1ライン分の画素データのデイザ符1 8 号化な行い、伝送時はそれを最上行のドットから水平方
向に順次ランレングス符号化を行って次段の変調回路1
21に出力する。これを4行分行ってから次ラインの画
素データ処理に移行するので、4行分のランレングス符
号化を行っている間に次のラインのデイザ符号化を行う
ようにすれば良い。
In this way, in the encoding circuit 120, for example, G I
When performing run length according to the II standard, the first line of pixel data of the data 119 is dithered into 1 8 codes, and when transmitted, it is sequentially run length encoded in the horizontal direction starting from the top row of dots. Next stage modulation circuit 1
Output to 21. This is performed for four lines before proceeding to pixel data processing for the next line, so it is sufficient to perform dither encoding for the next line while run-length encoding for four lines is being performed.

なお、上記実施例では、符号化回路における2値化をデ
イザ符号化によって行うようにしたがこれに限定される
ものでなく、最も単純な中央値を閾値として2値化を行
うようにしても良い。また、デイザパターンを4×4と
したが3×3、或いはその他の数でも実現可能である。
In the above embodiment, the binarization in the encoding circuit is performed by dither encoding, but the invention is not limited to this, and the binarization may be performed using the simplest median value as the threshold. good. Furthermore, although the dither pattern is 4×4, it is also possible to use a dither pattern of 3×3 or other numbers.

以上説明したようにこの実施例によれば、再生映像信号
の輝度成分の分布に応じて輝度レベルの正規化を行った
後、その映像信号を符号化して21 9 値化するようにしたので、2値化された輝度信号の再現
性がより向上するという効果がある。
As explained above, according to this embodiment, after normalizing the luminance level according to the distribution of luminance components of the reproduced video signal, the video signal is encoded and converted into 21 9 values. This has the effect of further improving the reproducibility of the binarized luminance signal.

[発明の効果] 以上説明したように本発明によれば、階調画像データの
輝度レベル分布に影響されずに、その画像データを2値
化できるという効果がある。
[Effects of the Invention] As described above, according to the present invention, there is an effect that image data can be binarized without being affected by the luminance level distribution of the gradation image data.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本実施例の画像伝送装置の概略構成を示すブロ
ック図、 第2図は1画面分のビデオデータにおける輝度レベルの
分布例を示す図、 第3図は制御回路における伝送データの作成処理を示す
フローチャート、 第4図はこの実施例で使用される画像データの構成例を
示す図、 第5図は水平方向の画素補間を示す図、2 0 第6図はデイザマトリクスの一例を示す図、第7図は濃
度レベルとデイザパターンの関係を示す図、そして、 第8図は列方向の画素補間を示す図である。 図中、100・・・フロッピィディスク、104・・・
増幅器、105・・・再生プロセス回路、106・・・
NTSCエンコーダ、107・・・モニタ回路、108
・・・CRT,109・・・メモリ回路、110・・・
輝度信号、111・・・色差信号、112・・・メモリ
コントロール回路、113・・・アドレス信号、115
・・・制御回路、116・・・フリーズ・スタート信号
、120・・・符号化回路、121・・・変調回路、1
22・・・回線である。
Figure 1 is a block diagram showing the schematic configuration of the image transmission device of this embodiment. Figure 2 is a diagram showing an example of the distribution of brightness levels in video data for one screen. Figure 3 is creation of transmission data in the control circuit. A flowchart showing the processing, FIG. 4 is a diagram showing an example of the configuration of image data used in this embodiment, FIG. 5 is a diagram showing horizontal pixel interpolation, and FIG. 6 is an example of a dither matrix. FIG. 7 is a diagram showing the relationship between density level and dither pattern, and FIG. 8 is a diagram showing pixel interpolation in the column direction. In the figure, 100...floppy disk, 104...
Amplifier, 105... Regeneration process circuit, 106...
NTSC encoder, 107...monitor circuit, 108
...CRT, 109...Memory circuit, 110...
Luminance signal, 111... Color difference signal, 112... Memory control circuit, 113... Address signal, 115
... Control circuit, 116 ... Freeze start signal, 120 ... Encoding circuit, 121 ... Modulation circuit, 1
22... It is a line.

Claims (1)

【特許請求の範囲】 多値ビデオデータを2値化して出力する画像処理装置で
あつて、 入力した1画面分のビデオデータの輝度分布を検出する
検出手段と、 該検出手段により検出された輝度分布を基に前記ビデオ
データを正規化する正規化手段と、前記正規化されたビ
デオデータを2値化する符号化手段とを備えることを特
徴とする画像処理装置。
[Scope of Claims] An image processing device that binarizes and outputs multivalued video data, comprising: a detection means for detecting a luminance distribution of input video data for one screen; and a luminance detected by the detection means. An image processing device comprising: normalizing means for normalizing the video data based on distribution; and encoding means for binarizing the normalized video data.
JP1302044A 1989-11-22 1989-11-22 Picture processing unit Pending JPH03163957A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1302044A JPH03163957A (en) 1989-11-22 1989-11-22 Picture processing unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1302044A JPH03163957A (en) 1989-11-22 1989-11-22 Picture processing unit

Publications (1)

Publication Number Publication Date
JPH03163957A true JPH03163957A (en) 1991-07-15

Family

ID=17904232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1302044A Pending JPH03163957A (en) 1989-11-22 1989-11-22 Picture processing unit

Country Status (1)

Country Link
JP (1) JPH03163957A (en)

Similar Documents

Publication Publication Date Title
JPS59223073A (en) Picture processor
JPH10112797A (en) Image scaling factor changing method
US5424854A (en) Image processing apparatus for half-tone processing and reproducing high speed images of different resolutions
JPH01309464A (en) Picture transmitter
JPH06276392A (en) Picture processing unit
US5408336A (en) Image processing apparatus with variable smoothing processing
JPH03163957A (en) Picture processing unit
JP2845938B2 (en) Halftone image processing method
JP3051144B2 (en) Halftone image processing device
JP3461247B2 (en) Image processing apparatus and image processing method
JP3466655B2 (en) Image processing device
JP3043342B2 (en) Image transmission device
JP2521744B2 (en) Image processing device
JPH02107061A (en) Picture signal processing method
JPH04287566A (en) Picture processor
JPH05207273A (en) Picture reduction method
JPH01169683A (en) Image input device
JPH01282967A (en) Gradation picture data processing system
JPH05167836A (en) Image processing device and facsimile equipment
JPS63132571A (en) Image read processor
JPS62183265A (en) Image data transmission system
JPH04287565A (en) Picture processor
JPH01194569A (en) Dither picture encoder
JPS61237585A (en) Picture reduction and output system
JPH01161971A (en) Picture reader