JPH03159445A - Communication controller - Google Patents

Communication controller

Info

Publication number
JPH03159445A
JPH03159445A JP1297502A JP29750289A JPH03159445A JP H03159445 A JPH03159445 A JP H03159445A JP 1297502 A JP1297502 A JP 1297502A JP 29750289 A JP29750289 A JP 29750289A JP H03159445 A JPH03159445 A JP H03159445A
Authority
JP
Japan
Prior art keywords
channel
serial transmission
layer
data link
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1297502A
Other languages
Japanese (ja)
Inventor
Masao Nakamura
中村 雅男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP1297502A priority Critical patent/JPH03159445A/en
Publication of JPH03159445A publication Critical patent/JPH03159445A/en
Pending legal-status Critical Current

Links

Landscapes

  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

PURPOSE:To continue the data transmission of an H0 channel by selecting a serial transmission line for B channel without a fault among the serial transmission lines for B channel used for the H0 channel so as to establish a data link at the time of establishing the data link of the H0 channel for high speed communication. CONSTITUTION:At the time of establishing the data link of the H0 channel, a channel selection part 12 in a processor 5 selects the serial transmission line B1 corresponding to the newest time slot 1 as the establishment of the data link of the H0 channel. When there is the fault in the serial transmission line B1, a fault detection part 11 outputs a prescribed instruction signal to the channel selection part 12. It outputs a control signal for a layer 1 control part 3 to select a serial transmission line B2 instead of the previously selected serial transmission line B1, for example. Thus, the layer 1 control part 3 establishes the data link of the H0 channel using the serial transmission line B2 without the fault.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、多目的ユーザー網インタフェースとしてよく
知られたISDN1次群インタフェースを収容する通信
制御装置に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a communication control device that accommodates an ISDN primary group interface, which is well known as a multipurpose user network interface.

(従来の技術) ISDN (Integrated Service 
Digital Network)は、従来のアナログ
通信網や個別ネットワークで取扱われてきた音声,デー
タ.ファクシミリ.画像通信等の各種サービスを、ディ
ジタル交換機とディジタルパスを用いて接続する総合的
なネットワークである。
(Conventional technology) ISDN (Integrated Service)
Digital Network) is a voice and data network that has been handled by conventional analog communication networks and individual networks. facsimile. It is a comprehensive network that connects various services such as image communication using digital exchanges and digital paths.

ISDN1次群インタフェースは、通信速度が64Kビ
ット/秒のBチャンネル23個と、同じく通信速度が6
4Kビット/秒のDチャンネル1個とで構成される。B
チャンネルはデータ伝送用で、Dチャンネルは呼制御情
報の伝送用として使用される。また、23個のBチャン
ネルのうち任意の6個を束ね、384Kビット/秒の通
信速度のH。
The ISDN primary group interface has 23 B channels with a communication speed of 64 Kbit/s and 6
It consists of one 4K bit/sec D channel. B
The channels are used for data transmission, and the D channel is used for transmitting call control information. In addition, any 6 of the 23 B channels are bundled to create an H channel with a communication speed of 384 Kbits/sec.

チャンネルのデータリンクも可能とされている。Channel data links are also possible.

従って、Bチャンネルにより低速多重通信用データリン
クを提供する一方、H0チャンネルによ,り高速通信用
データリンクを提供している。
Therefore, the B channel provides a data link for low-speed multiplex communication, while the H0 channel provides a data link for high-speed communication.

第2図に、従来の通信制御装置のブロック図を示す。こ
の通信制御装置は、ISDN 1次群インタフェースを
収容する。
FIG. 2 shows a block diagram of a conventional communication control device. This communication control device accommodates an ISDN primary group interface.

図において、通信制御装置1はIS[lN網2と接続さ
れている。
In the figure, a communication control device 1 is connected to an IS[IN network 2].

この装置は、インタフェースの物理レイヤを制御するレ
イヤ1制御部3と、インタフェースのデータリンクレイ
ヤを制御するレイヤ2制御部4と、装置全体の動作を制
御するプロセッサ5と、プロセッサ5の動作プログラム
を格納し、かつ、データの一時格納を行なうメモリ部6
とを備えている. レイヤl制御部3とレイヤ2制御部4とは、低速多重通
信用チャンネルのチャンネル数だけ設けられたシリアル
伝送路B1〜B23を含む物理パス7により接続されて
いる。即ち、この物理パス7は、23個のBチャンネル
用の信号をそれぞれシリアルに伝送するシリアル伝送路
B1〜B23と、呼制御情報用のDチャンネルの信号を
伝送するシリアル伝送路Dとから構成されている。この
Dチャンネルには、通信制御装置1とISDN網2との
間で送受される電文の内容を識別するための呼制御情報
が伝送される。また、物理パス7のシリアル伝送路31
〜B23には、それぞれ送信データ.受信データ及び送
受信タイミング信号等が転送される。
This device includes a layer 1 control unit 3 that controls the physical layer of the interface, a layer 2 control unit 4 that controls the data link layer of the interface, a processor 5 that controls the operation of the entire device, and an operating program for the processor 5. A memory unit 6 for storing and temporarily storing data.
It is equipped with The layer 1 control section 3 and the layer 2 control section 4 are connected by a physical path 7 including serial transmission lines B1 to B23 provided as many as the number of channels for low-speed multiplex communication. That is, this physical path 7 is composed of serial transmission paths B1 to B23 that serially transmit signals for 23 B channels, and a serial transmission path D that transmits D channel signals for call control information. ing. Call control information for identifying the contents of messages sent and received between the communication control device 1 and the ISDN network 2 is transmitted to this D channel. In addition, the serial transmission line 31 of the physical path 7
~B23 respectively contain transmission data. Received data, transmission/reception timing signals, etc. are transferred.

しAPD  (Link  Access  Proc
edure  on  the  Dchannel)
制御部8は、この呼制御情報の転送管理を行なう回路で
ある。
APD (Link Access Proc
edure on the Dchannel)
The control unit 8 is a circuit that manages the transfer of this call control information.

また、レイヤ2制御部4とプロセッサ5及びメモリ部6
との間は、パスライン9により接続されている。
In addition, the layer 2 control unit 4, the processor 5, and the memory unit 6
are connected by a pass line 9.

また、プロセッサ5とレイヤl制御部3との間には、制
御線10が設けられている。この制御線10には、レイ
ヤ1制御部3とレイヤ2制御部4との間の物理パス7の
選択を制御する信号が伝送される。
Further, a control line 10 is provided between the processor 5 and the layer I control section 3. A signal for controlling the selection of the physical path 7 between the layer 1 control section 3 and the layer 2 control section 4 is transmitted to this control line 10 .

上記装置の動作を説明する前に、先ず、この通信制御装
置1によって送受される信号の説明を行なう。
Before explaining the operation of the above device, first, the signals transmitted and received by this communication control device 1 will be explained.

第3図は、ISDN網で送受される電文のフォーマット
を示す説明図である。
FIG. 3 is an explanatory diagram showing the format of messages sent and received over the ISDN network.

図において、この電文は、1フレームが24個のタイム
スロットから構成されている。各タイムスロットはそれ
ぞれ8ビット構成とされ、タイムスロット1からタイム
スロット23までがBチャンネル、タイムスロット24
がDチャンネルに使用される。フレームの先頭に設けら
れたFビットは、同期信号として使用される。例えば、
Bチャンネル用の23個のタイムスロットが全部同時に
使用される場合、各チャンネルのために、それぞれ第2
図に示した物理パス7のシリアル伝送路81〜B23が
・1本ずつ使用される.各シリアル伝送路BINB23
には、第3図に示した1つのタイムスロットに含まれる
8ビットの信号がシリアルに伝送される。これにより、
最大23チャンネルの多重通信が可能となる。
In the figure, one frame of this message consists of 24 time slots. Each time slot has an 8-bit configuration, and time slot 1 to time slot 23 are B channels, and time slot 24 is a B channel.
is used for the D channel. The F bit provided at the beginning of the frame is used as a synchronization signal. for example,
If all 23 time slots for B channels are used simultaneously, then for each channel
Serial transmission lines 81 to B23 of the physical path 7 shown in the figure are used one by one. Each serial transmission line BINB23
In this case, the 8-bit signal included in one time slot shown in FIG. 3 is serially transmitted. This results in
Multiplex communication of up to 23 channels is possible.

方、高速通信を行なう場合には、予め、Dチャンネルを
介して送受される呼制御情報に含まれるチャンネル識別
子によって、その旨が伝えられる。
On the other hand, when high-speed communication is to be performed, this fact is notified in advance by a channel identifier included in call control information transmitted and received via the D channel.

即ち、このチャンネル識別子によって、第3図に示した
Bチャンネル用の23個のタイムスロットのうち、6個
のタイムスロットがH.チャンネル用として割当てられ
る.この場合、第2図に示したレイヤ1制御部3は、H
aチャンネルのデータをまとめてシリアルに変換し、プ
ロセッサ5によって選択された何れかのシリアル伝送路
、例えばシリアル伝送路B1を使用して、H0チャンネ
ルのデータリンクを確立する。
That is, with this channel identifier, 6 time slots out of 23 time slots for the B channel shown in FIG. Allocated for channels. In this case, the layer 1 control unit 3 shown in FIG.
The data of the a channel is collectively converted into serial data, and a data link of the H0 channel is established using any serial transmission path selected by the processor 5, for example, the serial transmission path B1.

(発明が解決しようとする課題) ところで、先に説明したように、23個のBチャンネル
のうち、任意の6個のチャンネルをHaチャンネルとし
て使用する旨の識別子が、LAPD制御部8により認識
され、プロセッサ5がその通知を受けると、プロセッサ
5は、そのうちの最も若い番号のチャンネル用として用
意されたシリアル伝送路を使用して、データリンクを確
立する。
(Problem to be Solved by the Invention) By the way, as explained earlier, the LAPD control unit 8 recognizes the identifier indicating that any six channels out of the 23 B channels are to be used as Ha channels. When the processor 5 receives this notification, the processor 5 establishes a data link using the serial transmission path prepared for the channel with the lowest number.

即ち、例えば、第3図に示したタイムスロット1〜タイ
ムスロット23までのBチャンネルに対し、それぞれ第
2図に示した物理パス7のシリアル伝送路B1〜B23
を番号順に割当てるようにしている場合、例えばタイム
スロット1,4.6,7,8.9を使用するH0チャン
ネルのデータリンクが要求された場合、タイムスロット
1用のシリアル伝送路B1が、そのHoチャンネルのた
めに自動的に選択される。
That is, for example, for the B channels from time slot 1 to time slot 23 shown in FIG. 3, the serial transmission lines B1 to B23 of the physical path 7 shown in FIG.
For example, if a H0 channel data link using time slots 1, 4.6, 7, and 8.9 is requested, the serial transmission line B1 for time slot 1 is allocated in numerical order. Automatically selected for Ho channel.

尚、BチャンネルもHoチャンネルも、受信されたデー
タは、レイヤ1制御部3.物理パス7.レイヤ2制御部
4及びパスライン9を介してメモリ部6へ転送され、プ
ロセッサ5によりプロトコル処理される。
Note that the received data for both the B channel and the Ho channel is sent to the layer 1 control unit 3. Physical path 7. The data is transferred to the memory unit 6 via the layer 2 control unit 4 and the path line 9, and is subjected to protocol processing by the processor 5.

しかしながら、上記のような制御を行なった場合、万一
、物理パス7のシリアル伝送路B1に何らかの障害が発
生した場合、このシリアル伝送路B1を含むH。チャン
ネルの使用は、以後、不可能になってしまう。
However, when the above control is performed, if some kind of failure occurs in the serial transmission line B1 of the physical path 7, the H including this serial transmission line B1. Use of the channel will no longer be possible.

本発明は以上の点に着目してなされたもので、物理パス
を構成するシリアル伝送路の一部に障害が発生した場合
でも、H0チャンネルを使用したデータリンクの確立が
可能な通信制御装置を提供することを目的とするもので
ある。
The present invention has been made with attention to the above points, and provides a communication control device that can establish a data link using the H0 channel even if a failure occurs in a part of the serial transmission line that constitutes the physical path. The purpose is to provide

(課題を解決するための手段) 本発明の通信制御装置は、ISDN 1次群インタフェ
ースを収容する通信制御装置であって、前記インタフェ
ースの物理レイヤを制御するレイヤ1制御部と、前記イ
ンタフェースのデータリンクレイヤを制御するレイヤ2
制御部と、前記レイヤ1制御部とレイヤ2制御部の間を
接続し、低速多重通信用チャンネルのチャンネル数だけ
設けられたシリアル伝送路から成る物理パスと、高速通
信用チャンネルのデータリンク確立の際、前記物理パス
の何れかのシリアル伝送路を選択するチャンネル選択部
と、選択されたシリアル伝送路に障害が有るとき、その
障害を検出して、前記チャンネル選択部に対し、別のシ
リアル伝送路を選択するよう指示する障害検出部とを備
えたことを特徴とするものである。
(Means for Solving the Problems) A communication control device of the present invention is a communication control device that accommodates an ISDN primary group interface, and includes a layer 1 control unit that controls the physical layer of the interface, and a layer 1 control unit that controls the physical layer of the interface, and a layer 1 control unit that controls the physical layer of the interface. Layer 2 that controls the link layer
A physical path connecting the control unit, the layer 1 control unit, and the layer 2 control unit and consisting of a serial transmission path provided as many as the number of channels for low-speed multiplex communication, and a data link establishment for the high-speed communication channel. When there is a fault in the selected serial transmission path, the channel selection section selects one of the serial transmission paths of the physical path, and if there is a fault in the selected serial transmission path, the fault is detected and the channel selection section selects another serial transmission path. The present invention is characterized by comprising a fault detection section that instructs to select a route.

(作用) 以上の装置は、チャンネル選択部の選択したシリアル伝
送路に障害がある場合、障害検出部がその障害を検出し
て別のシリアル伝送路を選択するよう指示を発する。即
ち、Haチャンネルは6個のBチャンネルを束ねたもの
で、物理パスには、その6個のチャンネルに対応するシ
リアル伝送路が設けられている。そのうちの1つに障害
がある場合には、自動的に他の1つを選択し、H0チャ
ンネルのデータリンクを確立する. (実施例) 以下、本発明を図の実施例を用いて詳細に説明する。
(Operation) In the above device, when there is a fault in the serial transmission path selected by the channel selection section, the fault detection section detects the fault and issues an instruction to select another serial transmission path. That is, the Ha channel is a bundle of six B channels, and the physical path is provided with serial transmission lines corresponding to the six channels. If there is a failure in one of them, the other one is automatically selected and a data link of the H0 channel is established. (Examples) Hereinafter, the present invention will be explained in detail using examples shown in the drawings.

第1図は、本発明の通信制御装置の実施例を示すブロッ
ク図である。
FIG. 1 is a block diagram showing an embodiment of a communication control device of the present invention.

図の通信制御装置lは、第2図に示したものと同様にI
SDN網2に接続されている。この装置には、レイヤ1
制御部3と、レイヤ2制御部4と、プロセッサ5と、メ
モリ部6及びLAPD制御部8が設けられている。
The communication control device l in the figure is similar to that shown in FIG.
It is connected to the SDN network 2. This device has layer 1
A control section 3, a layer 2 control section 4, a processor 5, a memory section 6, and a LAPD control section 8 are provided.

レイヤ1制御部3は、先に説明したように、インクフェ
ースの物理パスを制御するための回路である。また、レ
イヤ2制御部4は、インタフェースのデータリンクレイ
ヤを制御するための回路である。LAPD制御部8は、
Dチャンネルを介して送受される呼制御情報の転送管理
を行なう回路である。プロセッサ5は、この装置全体の
動作を制御するための回路である。メモリ部6は、プロ
セッサ5の動作プログラムを格納する一方、動作中、B
チャンネルやH0チャンネルのデータを格納するために
使用される。
As described above, the layer 1 control unit 3 is a circuit for controlling the physical path of the ink face. Further, the layer 2 control unit 4 is a circuit for controlling the data link layer of the interface. The LAPD control unit 8 is
This circuit manages the transfer of call control information sent and received via the D channel. Processor 5 is a circuit for controlling the operation of the entire device. The memory unit 6 stores the operating program of the processor 5, and during operation, the memory unit 6 stores the operating program of the processor 5.
Used to store channel and H0 channel data.

ここで、レイヤ1制御部3とレイヤ2制御部4とは、低
速多重通信用のBチャンネルのチャンネル数に対応する
、シリアル伝送路81〜B23を含む物理パス7により
接続されている。更に、この物理パス7には、Dチャン
ネルの信号伝送用シリアル伝送路Dが設けられている。
Here, the layer 1 control section 3 and the layer 2 control section 4 are connected by a physical path 7 including serial transmission lines 81 to B23 corresponding to the number of B channels for low-speed multiplex communication. Furthermore, this physical path 7 is provided with a serial transmission line D for transmitting D-channel signals.

また、レイヤ2制御部4とプロセッサ5及びメモリ部6
は、パスライン9により相互に接続されている。
In addition, the layer 2 control unit 4, the processor 5, and the memory unit 6
are interconnected by a pass line 9.

以上の構成は、第2図に示した従来装置と同様で、その
具体的な概略構成は従来のものと変わるところはない。
The above configuration is similar to the conventional device shown in FIG. 2, and the specific schematic configuration is the same as the conventional device.

ここで、本発明の通信制御装置には、プロセッサ5に、
障害検出部11及びチャンネル選択部l2が設けられて
いる。
Here, in the communication control device of the present invention, the processor 5 includes:
A failure detection section 11 and a channel selection section 12 are provided.

障害検出部11は、障害通知線13を介してレイヤ2制
御部4と接続されており、例えば、この障害通知線13
を通じて、一定時間以上動作が中断した場合に生じるタ
イムアウト、あるいは異常信号が伝送された場合の障害
通知等を受取り、チャンネル選択部12に対し、後で述
べる指示信号を出力する回路である。チャンネル選択部
12は、障害検出部11から所定の指示信号が入力する
と、レイヤ1制御部3に対して既に選択を通知したシリ
アル伝送路の切替えを実行する回路である。
The failure detection unit 11 is connected to the layer 2 control unit 4 via a failure notification line 13. For example, the failure detection unit 11
This is a circuit that receives a timeout that occurs when operation is interrupted for a certain period of time or a fault notification when an abnormal signal is transmitted through the channel selector 12, and outputs an instruction signal to be described later to the channel selection section 12. The channel selection unit 12 is a circuit that, when a predetermined instruction signal is input from the failure detection unit 11, switches the serial transmission path for which selection has already been notified to the layer 1 control unit 3.

本発明の通信制御装置1は、Bチャンネルのみのデータ
リンクを確立する場合、先に説明した第2図の従来装置
と全く同様に動作する。
The communication control device 1 of the present invention operates in exactly the same way as the conventional device shown in FIG. 2 described above when establishing a data link for only the B channel.

一方、Haチャンネルのデータリンクを確立する場合、
プロセッサ5のチャンネル選択部12は、例えば、第3
図に示すタイムスロット1〜タイムスロット6のBチャ
ンネルを使用したH0チャンネルの使用に際し、最も若
いタイムスロット1に対応するシリアル伝送路B1を、
H0チャンネルのデータリンク確立用として選択する。
On the other hand, when establishing a data link for the Ha channel,
For example, the channel selection unit 12 of the processor 5
When using the H0 channel using the B channels from time slot 1 to time slot 6 shown in the figure, the serial transmission line B1 corresponding to the youngest time slot 1 is
Selected for establishing data link of H0 channel.

しかしながら、万一 そのシリアル伝送路B1に障害が
あるとき、レイヤ2制御部4は、その障害を障害通知線
l3を介して障害検出部11に通知する。障害検出部1
1は、その通知を受けると、チャンネル選択部l2に対
し所定の指示信号を出力する。チャンネル選択部12は
、その指示信号を受けると、先に選択したシリアル伝送
路B1に変えて、例えばシリアル伝送路B2を選択する
よう、レイヤ1制御部3に対して制御信号を出力する。
However, if there is a fault in the serial transmission path B1, the layer 2 control section 4 notifies the fault detection section 11 of the fault via the fault notification line 13. Fault detection unit 1
Upon receiving the notification, channel selection section 1 outputs a predetermined instruction signal to channel selection section l2. Upon receiving the instruction signal, the channel selection section 12 outputs a control signal to the layer 1 control section 3 to select, for example, the serial transmission path B2 instead of the previously selected serial transmission path B1.

この制御信号は、制御線10を介してレイヤ1制御部3
に伝達される。これにより、レイヤl制御部3は、障害
のないシリアル伝送路B2を使用するH。チャンネルの
データリンクを確立する。
This control signal is transmitted to the layer 1 control unit 3 via the control line 10.
is transmitted to. As a result, the layer I control unit 3 uses the failure-free serial transmission path B2. Establish a data link for the channel.

第4図に、本発明の装置の更に具体的な動作の説明図を
示す。
FIG. 4 shows an explanatory diagram of a more specific operation of the apparatus of the present invention.

この動作は、主として、第l図に示したプロセッサ5の
障害検出部11及びチャンネル選択部12により行なわ
れる。
This operation is mainly performed by the failure detection section 11 and channel selection section 12 of the processor 5 shown in FIG.

先ず、動作開始に当たり、H0チャンネルが使用される
か否かが判断される(ステップSL)。
First, at the start of operation, it is determined whether the H0 channel will be used (step SL).

ここで、Haチャンネルが使用されない場合には、他の
処理に移行する(ステップS2)。即ち、Bチャンネル
のみの使用であれば、図示しないBチャンネルを使用し
た制御に移行する。
Here, if the Ha channel is not used, the process moves to other processing (step S2). That is, if only the B channel is to be used, control is shifted to using the B channel (not shown).

Haチャンネルが使用される場合、先ず、先に説明した
要領で、例えば最も若い番号のタイムスロットに対応す
るシリアル伝送路が選択される(ステップS3)。ここ
で、第1図に示した障害検出部11が、そのシリアル伝
送路に障害があるか否かを判断する(ステップS4)。
When the Ha channel is used, first, the serial transmission path corresponding to, for example, the lowest numbered time slot is selected in the manner described above (step S3). Here, the failure detection unit 11 shown in FIG. 1 determines whether or not there is a failure in the serial transmission path (step S4).

障害がなければ、そのシリアル伝送路を用いてデータリ
ンクが確立し、通信が開始される(ステップS5)。
If there is no failure, a data link is established using the serial transmission path and communication is started (step S5).

一方、障害がある場合、他のシリアル伝送路があるか否
かが判断される(ステップS6)。即ち、H0チャンネ
ルを構成する6つのBチャンネルについて、それぞれ対
応して設けられたシリアル伝送路をここで順に選択して
いき、障害のないシリアル伝送路を選別する。
On the other hand, if there is a failure, it is determined whether there is another serial transmission path (step S6). That is, for the six B channels constituting the H0 channel, serial transmission lines provided corresponding to each are selected in order, and serial transmission lines with no faults are selected.

ステップS7において、次のシリアル伝送路を選択し、
ステップS4において、再びその伝送路に障害があるか
否かを判断し、何れかのシリアル伝送路が健全であれば
、ステップS5において通常の通信が開始される。しか
しながら、全てのシリアル伝送路に障害がある場合には
、ステップS6からステップS8に移行し、障害処理が
なされる。
In step S7, select the next serial transmission path,
In step S4, it is determined again whether or not there is a failure in the transmission path, and if any of the serial transmission paths is healthy, normal communication is started in step S5. However, if there is a fault in all the serial transmission lines, the process moves from step S6 to step S8, and fault processing is performed.

第1図に示した障害検出部11及びチャンネル選択部1
2は、以上のような動作を行なって、健全なシリアル伝
送路を使用したH0チャンネルのデータリンクを確立す
る。
Fault detection unit 11 and channel selection unit 1 shown in FIG.
2 performs the operations described above to establish a data link of the H0 channel using a healthy serial transmission path.

本発明は以上の実施例に限定されない。The present invention is not limited to the above embodiments.

障害検出部11とチャンネル選択部12は、必ずしも別
体の回路でなく、一体化された回路でも差し支えない。
The fault detection section 11 and the channel selection section 12 are not necessarily separate circuits, but may be an integrated circuit.

また、障害検出部11は、チャンネル選択部l2の動作
開始前に、予めシリアル伝送路の障害を検出し、チャン
ネル選択部12が、レイヤ1制御部3に対し、始めから
障害のないシリアル伝送路を選択するよう制御する構成
としても差し支えない。
Furthermore, the failure detection unit 11 detects a failure in the serial transmission path in advance before the operation of the channel selection unit l2 starts, and the channel selection unit 12 informs the layer 1 control unit 3 that the serial transmission path has no failure from the beginning. There is no problem with a configuration in which control is performed to select the .

(発明の効果) .以上説明した本発明の通信制御装置は、ISDN1次
群インタフェースを収容する場合に、高速通信用のH。
(Effect of the invention) . The communication control device of the present invention described above uses H for high-speed communication when accommodating an ISDN primary group interface.

チャンネルのデータリンクを確立する際、そのH0チャ
ンネルに使用されるBチャンネル用のシリアル伝送路か
ら、障害のないものを選択してデータリンクを確立する
ので、何れかのシリアル伝送路が健全である限り、H0
チャンネルのデータ伝送を継続することが可能となる。
When establishing a data link for a channel, a fault-free serial transmission path is selected from among the serial transmission paths for the B channel used for the H0 channel, so any one of the serial transmission paths is healthy. As long as H0
It becomes possible to continue data transmission on the channel.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の通信制御装置の実施例を示すブロック
図、第2図は従来の通信制御装置の一例を示すブロック
図、第3図はISDN網で送受される電文のフォーマッ
ト説明図、第4図は本発明の装置の動作フローチャート
である。 l・・・通信制御装置、2・・・ISDN網、3・・・
レイヤ1制御部、4・・・レイヤ2制御部、5・・・プ
ロセッサ、6・・・メモリ部、7・・・物理パス、8・
・・LAPD制御部、9・・・パスライン、10・・・
制御線、1l・・・障害検出部、12・・・チャンネル
選択部、l3・・・障害通知線。 本発明の通信制W装置のブロック図 第  l  図 従来の過信制W装置のブロック図 第2図 ISDNiJlで送受される電文のフォーマット第3図 本発明の装置の動作フローチャート 第4図
FIG. 1 is a block diagram showing an embodiment of a communication control device of the present invention, FIG. 2 is a block diagram showing an example of a conventional communication control device, and FIG. 3 is an explanatory diagram of the format of a message sent and received over an ISDN network. FIG. 4 is an operational flowchart of the apparatus of the present invention. l... Communication control device, 2... ISDN network, 3...
Layer 1 control unit, 4... Layer 2 control unit, 5... Processor, 6... Memory unit, 7... Physical path, 8...
...LAPD control unit, 9...pass line, 10...
Control line, 1l...fault detection section, 12...channel selection section, l3...fault notification line. Block diagram of the communication system W device of the present invention Fig. l Block diagram of the conventional overconfidence system W device Fig. 2 Format of messages sent and received in ISDNiJl Fig. 3 Operation flowchart of the device of the present invention Fig. 4

Claims (1)

【特許請求の範囲】 ISDN1次群インタフェースを収容する通信制御装置
であつて、 前記インタフェースの物理レイヤを制御するレイヤ1制
御部と、 前記インタフェースのデータリンクレイヤを制御するレ
イヤ2制御部と、 前記レイヤ1制御部とレイヤ2制御部の間を接続し、低
速多重通信用チャンネルのチャンネル数だけ設けられた
シリアル伝送路から成る物理パスと、 高速通信用チャンネルのデータリンク確立の際、前記物
理パスの何れかのシリアル伝送路を選択するチャンネル
選択部と、 選択されたシリアル伝送路に障害が有るとき、その障害
を検出して、前記チャンネル選択部に対し、別のシリア
ル伝送路を選択するよう指示する障害検出部とを備えた
ことを特徴とする通信制御装置。
[Scope of Claims] A communication control device accommodating an ISDN primary group interface, comprising: a layer 1 control unit that controls a physical layer of the interface; a layer 2 control unit that controls a data link layer of the interface; A physical path that connects the layer 1 control unit and the layer 2 control unit and consists of a serial transmission path provided as many as the number of channels for low-speed multiplex communication, and the physical path when establishing a data link for the high-speed communication channel. a channel selection unit that selects one of the serial transmission paths; and a channel selection unit that detects the failure when there is a failure in the selected serial transmission path and instructs the channel selection unit to select another serial transmission path. 1. A communication control device comprising: a fault detection section that gives an instruction.
JP1297502A 1989-11-17 1989-11-17 Communication controller Pending JPH03159445A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1297502A JPH03159445A (en) 1989-11-17 1989-11-17 Communication controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1297502A JPH03159445A (en) 1989-11-17 1989-11-17 Communication controller

Publications (1)

Publication Number Publication Date
JPH03159445A true JPH03159445A (en) 1991-07-09

Family

ID=17847345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1297502A Pending JPH03159445A (en) 1989-11-17 1989-11-17 Communication controller

Country Status (1)

Country Link
JP (1) JPH03159445A (en)

Similar Documents

Publication Publication Date Title
JP2003101559A (en) Ring switching method and apparatus
CA1219939A (en) Exchange system
JPH05260045A (en) Communication method for data terminal equipment
JPH08195756A (en) Line protection changeover system in duplicate transmitter
JPS588799B2 (en) exchange network
JPH08288981A (en) Line changeover system for duplex transmitter between different modes
JPH0552118B2 (en)
JPS62189895A (en) Method and apparatus for establishing wide band communication facility through communication network with narrow band channel
US5497370A (en) Network system
JPH03159445A (en) Communication controller
JP2614346B2 (en) Communication terminal device
KR100427853B1 (en) Digital Message Routing System
JP2785935B2 (en) Image information transmission device
JP2973275B2 (en) ISDN broadcast method
JP2985708B2 (en) Network management device
JP2828417B2 (en) Unified switching system for analog line-related information signals and ISDN line-related information signals in telephone exchanges
JPH11154958A (en) Atm cell multiplex communication equipment
JPS595796A (en) Control and switching system for remote station
JPH0622003A (en) Communication test system
JP2002305559A (en) Device and method for bulk transfer
JPH06261038A (en) Maintenance method for communications equipment and its communications equipment
JPH0832790A (en) G4 facsimile communication controller
JPH05199274A (en) Synchronization controller for plural communication paths
JPH01151840A (en) Digital subscriber line synchronization system
JPH02228149A (en) Exchange system containing composite terminal and its method