JPH0315377B2 - - Google Patents

Info

Publication number
JPH0315377B2
JPH0315377B2 JP4432682A JP4432682A JPH0315377B2 JP H0315377 B2 JPH0315377 B2 JP H0315377B2 JP 4432682 A JP4432682 A JP 4432682A JP 4432682 A JP4432682 A JP 4432682A JP H0315377 B2 JPH0315377 B2 JP H0315377B2
Authority
JP
Japan
Prior art keywords
voltage
input terminal
potential
input
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP4432682A
Other languages
Japanese (ja)
Other versions
JPS58161424A (en
Inventor
Seiichi Hashimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4432682A priority Critical patent/JPS58161424A/en
Publication of JPS58161424A publication Critical patent/JPS58161424A/en
Publication of JPH0315377B2 publication Critical patent/JPH0315377B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors

Landscapes

  • Electronic Switches (AREA)

Description

【発明の詳細な説明】 本発明は入力信号を通過または遮断するスイツ
チング回路に関し、入力信号と制御信号を共通の
入力端子から入力しても、制御信号がスイツチン
グ回路の出力端子に出力されないようにした、特
に集積回路化に適したスイツチング回路を提供す
るものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a switching circuit that passes or blocks an input signal, and a switching circuit that prevents the control signal from being output to the output terminal of the switching circuit even if the input signal and the control signal are input from a common input terminal. The present invention provides a switching circuit particularly suitable for integrated circuit implementation.

集積回路においては、その端子数が制限されて
いるため、多くの機能を高集積化しようとする場
合、その素子数ではなく、その端子数から集積化
が制限されることが多い。この様な場合、入力端
子は一つでも少ない方が望ましく、時には一つの
端子から複数の信号を入力することが必要とな
る。いま、集積回路の一つの入力端子から入力信
号と制御信号とを入力して、この制御信号によ
り、入力端子の後段に接続されたゲート回路を制
御して、入力信号が出力端子に出力されるのをス
イツチングする場合を考える。一般に、集積回路
の入力端子は、内部に設けられた電圧源から抵抗
を介して適当な電位にバイアスされ、入力信号は
容量により直流を遮断して、この入力端子に結合
されることが多い。この場合、入力端子は、入力
信号源の出力インピーダンスと集積回路の入力イ
ンピーダンスの和と、この容量値との積で決る時
定数を持つことになる。今、この様な入力端子の
直流電位が、バイアス電圧から一定の電位以上ず
れた時、これを検出して、この入力端子の後段に
結合されたゲート回路を制御することは可能であ
る。しかしながら、制御信号により、入力端子の
電位が、バイアス電位から前記一定電位だけずれ
るまでの間、この変化がゲート回路の出力端子に
出力されることを避けることは出来ない。この出
力される制御信号の最大レベルは、入力信号のダ
イナミツクレンジそのものであり、その時間幅は
制御信号の変化のスピードによる。従つて、制御
信号が出力されるのを少なくすためには、制御信
号を高速にする必要がある。ところで、集積回路
の入力端子の電位を、そのバイアス電位から、ゲ
ート回路が動作する電位まで、高速で変化させる
ことはある程度可能である。しかし、逆に、集積
回路の外部から、入力端子の電位を、高速で、そ
のバイアス電位に戻すことは、入力端子が時定数
を持つている故、非常に難かしい。従つて、スイ
ツチング回路を作動させて、入力信号を遮断しよ
うとする時よりも、入力信号が通過出来る様にす
る時の方が、制御信号がより多く、出力されるこ
とになる。第1図a〜dはこれを説明するもの
で、aは入力信号、bは制御信号、cは集積回路
入力端子の波形、dは従来のスイツチング回路の
出力波形であつて、同図cに示すE1は入力端子
のバイアス電位、E2はゲート回路を動作させる
電位であつて、入力端子の電位がE2以下の時、
出力信号は同図dに示すように、入力信号が出力
される時の平均電位E3となつているが、入力端
子の電位が、E1とE2の間にある時、入力信号だ
けでなく制御信号による変化も出力波形に出力さ
れる。同図cはまた制御信号が印加された瞬間、
入力端子の電位がE1からE2以下へ高速で変化し、
制御信号がなくなつた時、入力端子における時定
数でもつてE1へ復帰する様子を示し、同図dは
後者の方がより幅広く出力される様子を示してい
る。本発明は後者の場合の様に、たとえ集積回路
の入力端子が、スイツチング回路を動作させる電
位E2からバイアス電位E1まで、その時定数に従
つて徐々に復帰する場合でも、第1図eに示すよ
うに、その変化が出力端子に出力されない手段を
提供するものである。以下、その一実施例を第2
図に示す図面に基づいて説明する。
In integrated circuits, the number of terminals is limited, so when attempting to integrate many functions to a high degree of integration, the integration is often limited not by the number of elements but by the number of terminals. In such a case, it is desirable to have at least one input terminal, and it is sometimes necessary to input a plurality of signals from one terminal. Now, an input signal and a control signal are input from one input terminal of the integrated circuit, and this control signal controls the gate circuit connected after the input terminal, and the input signal is output to the output terminal. Consider the case of switching. Generally, the input terminal of an integrated circuit is biased to an appropriate potential from an internal voltage source via a resistor, and the input signal is often coupled to this input terminal with direct current blocked by a capacitor. In this case, the input terminal has a time constant determined by the product of this capacitance value and the sum of the output impedance of the input signal source and the input impedance of the integrated circuit. Now, when the DC potential of such an input terminal deviates from the bias voltage by more than a certain potential, it is possible to detect this and control a gate circuit connected to the stage subsequent to this input terminal. However, until the potential of the input terminal deviates from the bias potential by the constant potential due to the control signal, it is impossible to avoid outputting this change to the output terminal of the gate circuit. The maximum level of this output control signal is the dynamic range of the input signal itself, and its time width depends on the speed of change of the control signal. Therefore, in order to reduce the number of control signals output, it is necessary to increase the speed of the control signals. By the way, it is possible to some extent to quickly change the potential of the input terminal of an integrated circuit from its bias potential to the potential at which the gate circuit operates. However, on the contrary, it is very difficult to quickly return the potential of the input terminal to its bias potential from outside the integrated circuit because the input terminal has a time constant. Therefore, more control signals are output when the switching circuit is operated to allow the input signal to pass than when the switching circuit is operated to block the input signal. Figures a to d explain this, where a is the input signal, b is the control signal, c is the waveform of the integrated circuit input terminal, and d is the output waveform of the conventional switching circuit. E1 shown is the bias potential of the input terminal, E2 is the potential that operates the gate circuit, and when the potential of the input terminal is less than E2 ,
As shown in Figure d, the output signal is at the average potential E3 when the input signal is output, but when the potential of the input terminal is between E1 and E2 , the input signal alone is Changes caused by the control signal are also output to the output waveform. The same figure c also shows the moment when the control signal is applied.
The potential of the input terminal changes rapidly from E 1 to E 2 or less,
When the control signal disappears, it shows how the input terminal returns to E1 with a time constant, and Figure d shows how the latter is output more widely. The present invention applies in the latter case even if the input terminal of the integrated circuit returns gradually according to its time constant from the potential E 2 operating the switching circuit to the bias potential E 1 . As shown, this provides a means by which the change is not output to the output terminal. Below, we will explain one example in the second section.
The explanation will be based on the drawings shown in the figures.

第2図において、V1は入力信号源、R1は入力
信号源の出力インピーダンスであつて、入力信号
は容量C1を介して、集積回路等の入力端子Vinに
入力される。また、V2は制御信号源であつて、
抵抗R2を介してトランジスタT1のベースに結合
され、そのトランジスタT1のエミツタは接地、
コレクタは前記入力端子Vinに結合され、入力端
子Vinは制御信号により、その直流電位が制御さ
れる。E1は集積回路等の内部に設けられた安定
な電圧源で、抵抗R3を介して入力端子Vinにバイ
アス電圧を供給し、トランジスタT2抵抗R4で構
成されるエミツタホロア回路を駆動する。トラン
ジスタT3,T4,T5,T6、抵抗R5,R6,R7、電
圧比較回路を構成し、抵抗5はその一端が前記電
圧源E1に、他端はトランジスタT3のコレクタに
結合されている。今、トランジスタT3が導通し
ている時、そのコレクタ電流により抵抗R5に電
圧降下が発生するが、この電圧降下がエミツタホ
ロワトランジスタT4を常に導通させることが出
来るように抵抗R5,R6の値が選ばれているもの
とし、また、各トランジスタのベース、エミツタ
間電圧が、その導通時、概略等しい故、これらを
すべてVBEとし、さらに電圧源E1の電圧をE1とす
ると、トランジスタT3のコレクタ電位は、その
導通時、E1−VBEその遮断時、抵抗R5に電圧降下
がないためE1となる。この電圧比較回路は、ト
ランジスタT3の遮断時のコレクタ電圧E1を第1
の基準電圧、導通時のコレクタ電圧E1−VBEを第
2の基準電圧とするもので、これら第1、第2の
基準電圧はトランジスタT5、抵抗R7で成るエミ
ツタホロワ回路とトランジスタT6を介して、ト
ランジスタT3のエミツタに加えられる。トラン
ジスタT3,T6はエミツタ結合の増幅器を構成し、
そのベース電位の高い方が導通する。今、入力端
子Vinの電位がバイアス電圧E1である時、トラン
ジスタT3のベース電位はE1−VBEであつて、仮に
この時、トランジスタT3が導通しているものと
すると、そのコレクタ電位はE1−VBE、従つてト
ランジスタT6のベース電位はE1−2VBEとなつて、
トランジスタT3が導通、トランジスタT6が遮断
する状態に矛盾はない。この状態において、制御
電圧源V2に正の電圧が発生して、トランジスタ
T1が導通すると、入力端子Vinの電位は急速に下
がる。入力端子Vinの電位E1よりVBEだけ下がる
と、トランジスタT3のベース電位はE1−2VBE
なり、トランジスタT6のベース電位と等しくな
り、トランジスタT3,T6は共に導通する様なる。
この時、トランジスタT3のコレクタ電流が減少
するため、抵抗R5の電圧降下が減つて、コレク
タ電位は上昇、従つて、トランジスタT6のベー
ス電位はE1−2VBEから上昇し、トランジスタT3
は急速に遮断、トランジスタT6は急速に完全導
通して、トランジスタT6のベース電位はE1−VBE
となる。この状態で、トランジスタT3を再び導
通させるためには、そのベース電位をE1−VBE
する必要がある。すなわち、入力端子VinがE1
戻るまで、トランジスタT3は遮断している。
In FIG. 2, V 1 is an input signal source, R 1 is the output impedance of the input signal source, and the input signal is input to an input terminal Vin of an integrated circuit or the like via a capacitor C 1 . Also, V 2 is a control signal source,
coupled to the base of the transistor T 1 through a resistor R 2 , the emitter of which transistor T 1 is grounded,
The collector is coupled to the input terminal Vin, and the DC potential of the input terminal Vin is controlled by a control signal. E1 is a stable voltage source provided inside an integrated circuit, etc., and supplies a bias voltage to the input terminal Vin via a resistor R3 to drive an emitter follower circuit composed of a transistor T2 and a resistor R4 . Transistors T 3 , T 4 , T 5 , T 6 and resistors R 5 , R 6 , R 7 constitute a voltage comparison circuit, and one end of resistor 5 is connected to the voltage source E 1 and the other end is connected to the transistor T 3 . bound to the collector. Now, when the transistor T 3 is conducting, a voltage drop occurs across the resistor R 5 due to its collector current . , R 6 are selected, and since the voltages between the base and emitter of each transistor are approximately equal when they are conductive, they are all set to V BE , and the voltage of the voltage source E 1 is set to E 1 Then, the collector potential of the transistor T 3 becomes E 1 when it is on, E 1 −V BE because there is no voltage drop across the resistor R 5 when it is turned off. This voltage comparator circuit sets the collector voltage E 1 when the transistor T 3 is cut off to the first
The second reference voltage is the collector voltage E 1 -V BE when conducting . via the emitter of transistor T3 . Transistors T 3 and T 6 constitute an emitter-coupled amplifier,
The one with higher base potential becomes conductive. Now, when the potential of the input terminal Vin is the bias voltage E 1 , the base potential of the transistor T 3 is E 1 −V BE , and if the transistor T 3 is conductive at this time, its collector The potential is E 1 −V BE , so the base potential of transistor T 6 is E 1 −2V BE ,
There is no contradiction in the states in which transistor T 3 is conductive and transistor T 6 is shut off. In this state, a positive voltage is generated in the control voltage source V 2 and the transistor
When T 1 becomes conductive, the potential at the input terminal Vin drops rapidly. When the potential of the input terminal Vin drops by V BE from the potential E 1 , the base potential of the transistor T 3 becomes E 1 −2V BE , which becomes equal to the base potential of the transistor T 6 , and both transistors T 3 and T 6 become conductive. .
At this time, since the collector current of the transistor T3 decreases, the voltage drop across the resistor R5 decreases, and the collector potential rises.Therefore, the base potential of the transistor T6 rises from E1-2V BE , and the transistor T 3
is quickly cut off, transistor T 6 quickly becomes fully conductive, and the base potential of transistor T 6 becomes E 1 −V BE
becomes. In this state, in order to make transistor T 3 conductive again, its base potential needs to be set to E 1 −V BE . That is, the transistor T3 is cut off until the input terminal Vin returns to E1 .

トランジスタT7,T8抵抗R8はゲート回路を構
成し、トランジスタT7のベースにトランジスタ
T2のエミツタが結合され、入力端子Vinに入力さ
れた信号が伝達される。一方トランジスタT8
ベースにはトランジスタT9、抵抗R9で構成され
るエミツタホロワ回路を介して、電圧比較回路の
出力であるトランジスタT3のコレクタ電位が伝
達され、これらのいずれかが、ゲート回路の出力
であるトランジスタT7,T8のエミツタから出力
端子Voutへ出力される。すなわち、出力端子
Voutには、トランジスタT3が導通時には入力端
子Vinに入力された入力信号がトランジスタT7
より、平均電位E1−2VBEで出力され、トランジ
スタT3が遮断時には抵抗R5、トランジスタT9
介して、トランジスタT8によりE1−2VBEなる直
流電位が出力される。従つて、スイツチング回路
が切り換つてもその平均電位は変らず、また、制
御信号がなくなつても、スイツチング回路が切り
換わるのは入力端子がそのバイアス電位になつた
時であるので、制御信号は出力端子には現われな
い。
Transistors T 7 , T 8 and resistor R 8 constitute a gate circuit, and a transistor is connected to the base of transistor T 7.
The emitter of T2 is coupled, and the signal input to the input terminal Vin is transmitted. On the other hand, the collector potential of the transistor T3 , which is the output of the voltage comparator circuit, is transmitted to the base of the transistor T8 via an emitter follower circuit composed of a transistor T9 and a resistor R9 , and one of these is connected to the gate circuit. The output from the emitters of transistors T 7 and T 8 is output to the output terminal Vout. That is, the output terminal
At Vout, when transistor T3 is conductive, the input signal input to input terminal Vin is outputted by transistor T7 at an average potential E1-2V BE , and when transistor T3 is turned off, resistor R5 and transistor T9 are output. Through the transistor T8 , a DC potential of E1-2VBE is output. Therefore, even if the switching circuit switches, its average potential will not change, and even if the control signal is removed, the switching circuit will switch only when the input terminal reaches its bias potential, so the control signal will not change. does not appear at the output terminal.

本発明の応用例としては、例えば磁気録画再生
装置等の再生映像信号と再生クロマ信号を混合
し、出力する回路において、クロマ信号の入力端
子から制御信号を入力して、出力信号における電
位を出力された映像信号の同期信号レベルに固定
することにより、磁気録画再生装置の特殊再生
時、すなわち、スチル、スロー、早送り、巻戻し
再生等において、再生映像信号に安定な同期信号
を挿入しようとする場合に利用することができ
る。この場合、映像信号はクランプ回路で前記電
圧源電圧E1にその同期信号部分をクランプし、
電圧源電圧E1でバイアスされたクロマ信号とを
混合して、前記ゲート回路に入力すると同時に、
前記電圧源E1でバイアスされたクロマ信号の入
力端子を前記電圧比較回路に入力することによ
り、簡単に実現することができる。
An example of the application of the present invention is, for example, in a circuit that mixes and outputs a reproduced video signal and a reproduced chroma signal, such as a magnetic recording/reproducing device, by inputting a control signal from the chroma signal input terminal and outputting the potential of the output signal. By fixing the synchronization signal level of the video signal that has been played, a stable synchronization signal is inserted into the playback video signal during special playback of the magnetic recording and playback device, that is, during still, slow, fast forward, rewind playback, etc. It can be used in case. In this case, the video signal is clamped to the voltage source voltage E1 by a clamp circuit, and its synchronous signal portion is clamped to the voltage source voltage E1 .
At the same time as mixing the chroma signal biased with the voltage source voltage E1 and inputting it to the gate circuit,
This can be easily realized by inputting the input terminal of the chroma signal biased by the voltage source E1 to the voltage comparison circuit.

以上のように、本発明によると、容量を介して
入力信号源が結合された時定数を有する入力端子
に制御信号同時に入力しても、この制御信号が出
力端子に現われないようにすることができる。も
ちろん、制御信号が加わつて、スイツチング回路
が動作して、入力信号を遮断する瞬間に細いパル
スが出力されるが、これは例えば入力信号として
クロマ信号の様に数MHzの信号である場合、時定
数として2μSec程度であれば十分で、この様な場
合、上記パルス幅を0.1μSec程度にすることがで
きる。これは10MHz以上の周波数成分を持つ信号
で、簡単な低域通過フイルムで減衰して、実質的
に妨害を与えない様にすることができる。また、
前述の様に再生映像信号の特殊再生時、安定な同
期信号を挿入する場合には、この程度の妨害パル
スは全く問題ないが、もし本発明を適用しない場
合には、挿入した同期信号の後端に、制御信号に
よる影響が現われ、これをTV受像機で再生した
場合、同期が不安定になることがある。
As described above, according to the present invention, even if a control signal is simultaneously input to an input terminal having a time constant coupled to an input signal source via a capacitor, the control signal can be prevented from appearing at the output terminal. can. Of course, when a control signal is applied, the switching circuit operates and outputs a thin pulse at the moment the input signal is cut off. A constant of about 2 μSec is sufficient, and in such a case, the pulse width can be set to about 0.1 μSec. This is a signal with frequency components above 10 MHz that can be attenuated with a simple low-pass film, rendering it virtually uninterferable. Also,
As mentioned above, if a stable synchronization signal is inserted during special playback of the reproduced video signal, this level of interference pulse will not be a problem at all, but if the present invention is not applied, the interference pulse after the inserted synchronization signal Finally, the influence of the control signal appears, and when this is played back on a TV receiver, synchronization may become unstable.

本発明はまた、スイツチング回路が切換つても
その直流電位が変化しないスイツチング回路を提
供するもので、入力端子の電位と電圧比較回路の
基準電位、およびその出力電位を同一の電圧源か
ら作り、かつゲート回路はその入力信号の電位が
大きい方(又は小さい方)を出力する様にしてい
るので回路構成が非常に簡単で、しかも、スイツ
チング回路が切換つても等しい電位を出力するこ
とができるという特徴を有する。
The present invention also provides a switching circuit whose DC potential does not change even when the switching circuit switches, and in which the potential of the input terminal, the reference potential of the voltage comparison circuit, and the output potential thereof are generated from the same voltage source, and The gate circuit outputs the higher (or lower) potential of the input signal, so the circuit configuration is very simple, and it is also characterized by being able to output the same potential even when the switching circuit switches. has.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来および本発明のスイツチング回路
の各部の動作波形を説明する波形図、第2図は本
発明の1実施例のスイツチング回路の電気回路図
である。 1……入力信号源、2……制御信号源、Vin…
…入力端子、Vout……出力端子、E1……安定な
電圧源、C1……容量、R1〜R9……抵抗、T1〜T9
……トランジスタ。
FIG. 1 is a waveform diagram illustrating the operating waveforms of each part of a conventional switching circuit and the present invention, and FIG. 2 is an electrical circuit diagram of a switching circuit according to an embodiment of the present invention. 1...Input signal source, 2...Control signal source, Vin...
…Input terminal, Vout…Output terminal, E 1 …Stable voltage source, C 1 …Capacitance, R 1 to R 9 …Resistance, T 1 to T 9
...transistor.

Claims (1)

【特許請求の範囲】[Claims] 1 入力信号源と、制御信号源と、前記入力信号
源と制御信号源からの入力信号と制御信号が入力
される第1の入力端子と、その第1の入力端子を
抵抗を介して一定電位にバイアスする電圧源と、
その電圧源電圧を第1の基準電圧とし、その第1
の基準電圧とは一定の電圧だけ異なる電圧を第2
の基準電圧として前記第1の入力端子の電圧と比
較する電圧比較回路と、その電圧比較回路出力端
子および前記第1の入力端子がそれぞれ直流的に
結合される第2、第3の入力端子を有するゲート
回路とから成り、前記入力信号源は容量を介して
前記第1の入力端子に結合され、前記制御信号源
は前記第1の入力端子の直流電位を制御するよう
に結合し、前記第1の入力端子の直流電位が前記
制御信号により前記第1の基準電位から前記第2
の基準電位を越えて変化した時、前記電圧比較回
路は第1の基準電圧を出力し、前記第1の入力端
子が前記第2の基準電圧を越えた電位から概略第
1の基準電位に達した時、前記電圧比較回路は第
2の基準電圧を出力し、前記ゲート回路は、その
第2の入力端子と第3の入力端子の電位を比較し
て、前記電圧比較回路が第1の基準電圧を出力す
る時は前記ゲート回路の第2の入力端子における
前記電圧比較回路出力電圧を出力し前記電圧比較
回路が第2の基準電圧を出力する時は前記ゲート
回路の第3の入力端子における前記第1の入力端
子に入力される入力信号を出力することを特徴と
するスイツチング回路。
1. An input signal source, a control signal source, a first input terminal to which input signals and control signals from the input signal source and the control signal source are input, and the first input terminal connected to a constant potential through a resistor. a voltage source that biases
The voltage source voltage is set as a first reference voltage, and the first
A voltage that differs by a certain voltage from the reference voltage of
a voltage comparison circuit for comparing the voltage of the first input terminal as a reference voltage of the voltage comparison circuit, and second and third input terminals to which the output terminal of the voltage comparison circuit and the first input terminal are respectively coupled in a DC manner. the input signal source is coupled to the first input terminal via a capacitor, the control signal source is coupled to control the DC potential of the first input terminal, and the control signal source is coupled to control the DC potential of the first input terminal; The DC potential of the first input terminal changes from the first reference potential to the second reference potential by the control signal.
, the voltage comparison circuit outputs a first reference voltage, and the first input terminal reaches approximately the first reference potential from the potential exceeding the second reference voltage. When the voltage comparison circuit outputs a second reference voltage, the gate circuit compares the potentials of its second input terminal and third input terminal, and the voltage comparison circuit outputs a second reference voltage. When outputting a voltage, the voltage comparison circuit output voltage is outputted at the second input terminal of the gate circuit, and when the voltage comparison circuit outputs the second reference voltage, the output voltage is outputted at the third input terminal of the gate circuit. A switching circuit configured to output an input signal input to the first input terminal.
JP4432682A 1982-03-18 1982-03-18 Switching circuit Granted JPS58161424A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4432682A JPS58161424A (en) 1982-03-18 1982-03-18 Switching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4432682A JPS58161424A (en) 1982-03-18 1982-03-18 Switching circuit

Publications (2)

Publication Number Publication Date
JPS58161424A JPS58161424A (en) 1983-09-26
JPH0315377B2 true JPH0315377B2 (en) 1991-02-28

Family

ID=12688371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4432682A Granted JPS58161424A (en) 1982-03-18 1982-03-18 Switching circuit

Country Status (1)

Country Link
JP (1) JPS58161424A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11047114B2 (en) 2015-11-13 2021-06-29 Qf Technologies As Method and device to collect water

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11047114B2 (en) 2015-11-13 2021-06-29 Qf Technologies As Method and device to collect water

Also Published As

Publication number Publication date
JPS58161424A (en) 1983-09-26

Similar Documents

Publication Publication Date Title
US4581541A (en) Switch device equipped with muting function
JPH0315377B2 (en)
JPH0715623A (en) Device for so adjusting video signal that black level thereof coincides with predetermined reference level
US5412482A (en) Signal line changeover circuit with emitter followers
JP2960809B2 (en) Attenuator circuit
JPH0720250B2 (en) Burst gate pulse generation circuit
US5377012A (en) Color signal processing circuit for a video cassette recorder
JPH099104A (en) Soft clamping device and soft clamping method
KR920008562Y1 (en) Audio muting circuit of vcr
KR900006014Y1 (en) Fielding signal muting circuit of the video tape record
KR940001617Y1 (en) Audio recording control circuit for hi-fi vtr
JP3157461B2 (en) Smoothing circuit
JPH0424654Y2 (en)
KR200145193Y1 (en) Sound signal output control circuit
JPH0333981Y2 (en)
JPS593603Y2 (en) Muting circuit
KR820001568Y1 (en) Muting circuit
JPH0878979A (en) Signal processor
JPH0278317A (en) Signal switching circuit
JPH0638492Y2 (en) Analog switch circuit
JPH0568154B2 (en)
JPH0258707B2 (en)
JPH0447362B2 (en)
JPH0583098A (en) Switching circuit
JPH0231522B2 (en)