JPH0315227A - Snubber circuit - Google Patents
Snubber circuitInfo
- Publication number
- JPH0315227A JPH0315227A JP14536989A JP14536989A JPH0315227A JP H0315227 A JPH0315227 A JP H0315227A JP 14536989 A JP14536989 A JP 14536989A JP 14536989 A JP14536989 A JP 14536989A JP H0315227 A JPH0315227 A JP H0315227A
- Authority
- JP
- Japan
- Prior art keywords
- snubber circuit
- capacitor
- collective
- circuit
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 36
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 230000001052 transient effect Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 239000000470 constituent Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- GEKNCWBANDDJJL-UHFFFAOYSA-N esmolol hydrochloride Chemical compound [Cl-].COC(=O)CCC1=CC=C(OCC(O)C[NH2+]C(C)C)C=C1 GEKNCWBANDDJJL-UHFFFAOYSA-N 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Power Conversion In General (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は自己消弧可能なスイッチング素子(例えばGT
Oサイリスタ)を使用した電力変換装置のスナバ回路に
おける実装技術に係り、特に大容量交流電動機駆動に好
適な電力変換装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] The present invention relates to self-extinguishing switching elements (for example, GT
The present invention relates to a mounting technology in a snubber circuit of a power converter using a power converter (O thyristor), and particularly relates to a power converter suitable for driving a large-capacity AC motor.
従来,電力変換装置のスナバ回路については、アイ・イ
ー・イー・イー,アイ・二一・エス,コンファレンスレ
コード(1987年)第577頁から第583頁(IE
EE,IAS,Conf.Rec.(1 9 8 7
)pp577−583)において論じられている。Conventionally, regarding snubber circuits for power converters, IE, I.21.S., Conference Record (1987), pp. 577 to 583 (IE
EE, IAS, Conf. Rec. (1 9 8 7
) pp 577-583).
このスナバ回路は、第8図に示すように正極アームGT
Oサイリスタ4と負極アームGT○サイリスタ5に共通
な一括スナバ回路1が設けられている。This snubber circuit is connected to the positive arm GT as shown in FIG.
A collective snubber circuit 1 common to the O-thyristor 4 and the negative arm GT-thyristor 5 is provided.
上記従来技術は,正極アーム及び負極アームに共通であ
るが故の一括スナバ回路の寸法の大型化による配線長の
増大という点については配慮されておらず、スイッチン
グ時に配線インダクタンス或分によりGTOサイリスタ
に過電圧が印加されるという問題があった。例えば第8
図(a)に示す従来回路において、GT○サイリスタ4
がターンオフする場合のGT○4の電圧vo及び電流i
丁は(b)のようになる。電流が降下する時点で,スナ
バ回路の配線インダクタンス成分にほぼ比例して電圧が
はね上がる。このはね上がり電圧v ospが過大にな
るとGTOの動作点が安全動作領域外となり破壊に至る
。Vosp を小さくするためには配線インダクタンス
を極力小さくする必要がある.本発明の目的は、上記配
線インダクタンスを等価的に小さくできかつ従来の一括
スナバ回路の特長であるスイッチング時のエネルギーの
負荷利用あるいは電源回収が可能むスナバ回路を提供す
ることにある。The above conventional technology does not take into account the fact that the wiring length increases due to the larger dimensions of the collective snubber circuit, which is common to both the positive and negative arms, and the wiring inductance during switching causes the GTO thyristor to There was a problem that overvoltage was applied. For example, the 8th
In the conventional circuit shown in figure (a), GT○thyristor 4
Voltage vo and current i of GT○4 when turns off
The digit will be as shown in (b). At the point when the current drops, the voltage jumps up in approximately proportion to the wiring inductance component of the snubber circuit. If this rising voltage vosp becomes excessive, the operating point of the GTO will be outside the safe operating range, leading to destruction. In order to reduce Vosp, it is necessary to reduce the wiring inductance as much as possible. An object of the present invention is to provide a snubber circuit that can equivalently reduce the wiring inductance and that can utilize the energy load or recover power during switching, which is a feature of the conventional collective snubber circuit.
〔課題を解決するための手段〕
上記目的は、前記一括スナバ回路に小容量の第2の一括
スナバ回路を並列接続することにより達成される。[Means for Solving the Problems] The above object is achieved by connecting a second collective snubber circuit of small capacity in parallel to the collective snubber circuit.
前記第2の一括スナバ回路を構成する各々のコンデンサ
容量を第1の一括スナバ回路において相当する各々のコ
ンデンサ容量よりも小さくする。The capacitance of each capacitor constituting the second collective snubber circuit is made smaller than the capacitance of each corresponding capacitor in the first collective snubber circuit.
このようにすると第2の一括スナバ回路のコンデンサの
寸法を小さくできるため,配線によるインダクタンス及
びコンデンサ内部等価インダクタンスを小さくできる。In this way, the size of the capacitor of the second collective snubber circuit can be reduced, so that the inductance due to the wiring and the equivalent inductance inside the capacitor can be reduced.
これにより.スイッチング時に発生するはね上がり電圧
を低く抑えることができる。Due to this. It is possible to suppress the jump voltage that occurs during switching to a low level.
以下、本発明の一実施例を第1図を用いて説明する.第
1図は電力変換装置一相分の構成を示したものである。An embodiment of the present invention will be described below with reference to FIG. FIG. 1 shows the configuration of one phase of the power converter.
正極アームはGT○サイリスタ4とフリーホイールダイ
オード6から成り、負極アームはGTOサイリスタ5と
フリーホイールダイオード7から或る。コンデンサ10
1,102.ダイオード103,104、抵抗105で
構成した第1の一括スナバ回路1は、正負両極アームに
並列に接続される。10は交流側端子,8,9は直流側
端子である。第1のスナバ回路1にさらに並列に第2の
スナバ回路2を設けている。回路構成は第1のスナバ回
路lと同じく、コンデンサ201,202、ダイオード
203,204、抵抗205から或る。各スナバ回路を
構成するコンデンサ101,102,201,202の
容量をC1011 C1021 Cxo1, C2
02とし、Czot≦CLOL , Czoz≦C
toz ゜−(L)なる関係を持たせる。一般にコ
ンデンサにおいて、電圧定格が等しい場合には容量の小
さいものの方が大きいものより寸法が小さい。従って、
第2の一括スナバ回路2における実装時の配線長を第1
のものよりも短くでき、さらにコンデンサの内部等価イ
ンダクタンスも小さいため,コンデンサ201,ダイオ
ード203,コンデンサ202を含む経路及びコンデン
サ202,ダイオード204を含む経路のインダクタン
スを第1の一括スナバ回路のものよりも小さくすること
ができる。第2図にこれらのインダクタンスを考慮した
等価回路を示す。リアクトル206,207,208,
106,107などのインダクタンスをL 208 ,
L2Q71 Lzos, L五on, L107などと
する。コンデンサ容量が(1)式の関係にある場合には
、Lzoe<Ltoa+ L207<CL107, L
zoa<Llon・・(2)
なる関係にすることは十分可能である。例えば、前者の
値が後者の値の↓/5から1710程度であれば,(2
)式を満足する.例として第3図(a)に示すようにG
TOサイリスタ4に負荷電流iしが流れていて、オフゲ
ート信号が入力された場゜合を考える.第1のスナバ回
路のダイオード103及び第2のスナバ回路のダイオー
ド203が導通状態となり(b)に示す等価路で表すこ
とができる.ここで、
である。The positive arm consists of a GT○ thyristor 4 and a freewheeling diode 6, and the negative arm consists of a GTO thyristor 5 and a freewheeling diode 7. capacitor 10
1,102. A first collective snubber circuit 1 composed of diodes 103, 104 and a resistor 105 is connected in parallel to the positive and negative polar arms. 10 is an AC side terminal, and 8 and 9 are DC side terminals. A second snubber circuit 2 is further provided in parallel with the first snubber circuit 1. The circuit configuration consists of capacitors 201, 202, diodes 203, 204, and resistor 205, similar to the first snubber circuit 1. The capacitance of capacitors 101, 102, 201, 202 that constitute each snubber circuit is C1011 C1021 Cxo1, C2
02, Czot≦CLOL, Czoz≦C
The following relationship is established: toz ゜−(L). Generally, in capacitors, if the voltage ratings are the same, a capacitor with a smaller capacitance is smaller in size than a capacitor with a larger capacitance. Therefore,
The wiring length at the time of mounting in the second batch snubber circuit 2 is
Since the internal equivalent inductance of the capacitor is also smaller, the inductance of the path including the capacitor 201, diode 203, and capacitor 202 and the path including the capacitor 202 and diode 204 can be made shorter than that of the first collective snubber circuit. Can be made smaller. FIG. 2 shows an equivalent circuit that takes these inductances into account. Reactor 206, 207, 208,
106, 107, etc., as L 208 ,
L2Q71 Lzos, L5on, L107, etc. When the capacitor capacity is in the relationship of formula (1), Lzoe<Ltoa+ L207<CL107, L
zoa<Llon...(2) It is quite possible to establish the relationship. For example, if the former value is about ↓/5 to 1710 of the latter value, then (2
) satisfies the formula. For example, as shown in Figure 3(a),
Consider the case where a load current i is flowing through the TO thyristor 4 and an off-gate signal is input. The diode 103 of the first snubber circuit and the diode 203 of the second snubber circuit become conductive and can be expressed by the equivalent path shown in (b). Here, .
(l),
(2)式の関係から
が或り立つ。次に各スナバ回路のインピーダンスZ1及
びZ2は(b)より、
となり、(4)式の関係から、f=<fzとなる。各各
のスナバ回路について、共振周波数より低い周波数では
コンデンサのインピーダンスが、高い周波数ではりアク
トルのインピーダンスが支配的となる。しかも、(4)
式の関係から、
Zzlとすると、
となり、(4)式の関係から、IZll,lZzlを角
周波数ω(=2πf)の関数として図示すると第3図(
C)のようになる。ここでfx ,fxは各スナバ回路
の共振周波数で、
・・・(8)
となる。次に、第1のスナバ回路と第2のスナバ回路の
並列合成インピーダンス2を求めると次式のようになる
。The following holds true from the relationship between equations (l) and (2). Next, the impedances Z1 and Z2 of each snubber circuit are as follows from (b), and from the relationship of equation (4), f=<fz. For each snubber circuit, the impedance of the capacitor becomes dominant at frequencies lower than the resonant frequency, and the impedance of the actuator becomes dominant at frequencies higher than the resonant frequency. Moreover, (4)
From the relationship in the equation, if Zzl is set, then from the relationship in equation (4), if IZll, lZzl is illustrated as a function of the angular frequency ω (=2πf), it becomes as shown in Figure 3 (
C). Here, fx and fx are the resonant frequencies of each snubber circuit, and are expressed as follows (8). Next, the parallel composite impedance 2 of the first snubber circuit and the second snubber circuit is calculated as shown in the following equation.
Zx+Zz
l2111Z21
(8),(9)式から,
・・・(10)
という近似ができる。インピーダンスについて,低周波
領域ではコンデンサが、高周波領域ではりアクトルがそ
れぞれ支配的になることを考慮すると(9)式のIZ1
は,第3図(c)破線で示すような関数になる。すなわ
ち、fxより低い周波数領域ではコンデンサCxzx
が支配的に、f2より高い周波数領域ではりアクトルL
220が支配的になり,広範囲な周波数領域にわたっ
て、第1のスナバ回路lのみの場合のインピーダンスI
Z41よりも低いインピーダンスになる。+21が低い
ほどGTOサイリスタ4がターンオフした直後にスナバ
回路に電流源11から流れ込む負荷電流iLによって発
生する電圧vo:iしXZは低くなる。従って、従来例
に示した第8図(b)のはね上がり電圧V asp を
低く抑えることができる。Zx+Zz l2111Z21 From equations (8) and (9), the following approximation can be made: (10). Regarding impedance, considering that the capacitor is dominant in the low frequency region and the beam actor is dominant in the high frequency region, IZ1 of equation (9)
becomes a function as shown by the broken line in FIG. 3(c). That is, in the frequency range lower than fx, the capacitor Cxzx
is dominant in the frequency region higher than f2, the beam actor L
220 becomes dominant, and over a wide frequency range, the impedance I in the case of only the first snubber circuit l
It has a lower impedance than Z41. The lower +21 is, the lower the voltage vo:i XZ generated by the load current iL flowing into the snubber circuit from the current source 11 immediately after the GTO thyristor 4 is turned off. Therefore, the jump voltage V asp shown in FIG. 8(b) in the conventional example can be suppressed to a low level.
負極アームGTOサイリスタ5がターンオフする場合に
ついては,第2図における第1のスナバ回路lのリアク
トル107,コンデンサ102,ダイオード104,リ
アクトル108の経路を、第2のスナバ回路2のリアク
1−ル207,コンデンサ202,ダイオード204,
リアクトル208の経路を考えればよく,正極アームの
場合と同様の効果を得ることができる。When the negative arm GTO thyristor 5 turns off, the path of the reactor 107, capacitor 102, diode 104, and reactor 108 of the first snubber circuit 1 in FIG. , capacitor 202, diode 204,
It is only necessary to consider the route of the reactor 208, and the same effect as in the case of the positive electrode arm can be obtained.
第4図は第2の実施例を示す回路図である。本実施例は
、第1の実施例における第1図の抵抗205と抵抗10
5を共通に利用し、第1のスナバ回路の各構或素子に並
列に第2のスナバ回路の構成素子を接続したものである
。過渡的なはね上がり電圧抑制という点では、電流経路
として第3図と同様に考えればよく,全く同様の効果を
得ることができる。本実施例では,使用する抵抗は1台
でよいため、装置の小型化を図ることができるという効
果がある。また、第1のスナバ回路と第2のスナバ回路
の構或素子を並列に接続することから、定常的な状態で
のコンデンサ容量とダイオード許容電流を増やすことが
できるという効果もある。FIG. 4 is a circuit diagram showing the second embodiment. This embodiment uses the resistor 205 and the resistor 10 in FIG. 1 in the first embodiment.
5 is used in common, and the constituent elements of the second snubber circuit are connected in parallel to each constituent element of the first snubber circuit. In terms of suppressing transient voltage spikes, the current path can be considered in the same manner as in FIG. 3, and exactly the same effect can be obtained. In this embodiment, since only one resistor is needed, the device can be made smaller. Furthermore, since the structural elements of the first snubber circuit and the second snubber circuit are connected in parallel, there is an effect that the capacitor capacity and diode allowable current in a steady state can be increased.
第5図は第3の実施例を示す回路図である。本実施例は
、第2の実施例における第4図のコンデンサ202を負
極アームにも分離し、第1のスナバ回路におけるコンデ
ンサ102に並列にコンデンサ202とコンデンサ20
5を設けた例である。FIG. 5 is a circuit diagram showing a third embodiment. In this embodiment, the capacitor 202 shown in FIG. 4 in the second embodiment is also separated into the negative pole arm, and the capacitor 202 and the capacitor 20
This is an example in which 5 is provided.
本実施例では、コンデンサ201,ダイオード203,
コンデンサ202の経路とコン、デンサ205,ダイオ
ード204の経路の配線インダクタンスをさらに短くす
ることができるので、その分はね上がり電圧を低くする
ことができるという効果がある。またコンデンサ102
にコンデンサ202とコンデンサ205が並列接続され
ることから、等価的コンデンサ容量をさらに増やすこと
ができるという効果もある。In this embodiment, a capacitor 201, a diode 203,
Since the wiring inductance of the path of the capacitor 202 and the path of the capacitor, capacitor 205, and diode 204 can be further shortened, there is an effect that the surge voltage can be reduced accordingly. Also, the capacitor 102
Since capacitor 202 and capacitor 205 are connected in parallel, there is also the effect that the equivalent capacitor capacity can be further increased.
第6図は第4の実施例を示す回路図である。本実施例は
、第2の実施例を示す第4図において、第1の一括スナ
バ回路lのダイオード103,104を省略し、ダイオ
ード203,204のみとした例である。本実施例では
、ダイオードが減った分回路実装が容易になるという効
果がある。FIG. 6 is a circuit diagram showing a fourth embodiment. This embodiment is an example in which the diodes 103 and 104 of the first collective snubber circuit l are omitted from FIG. 4 showing the second embodiment, and only the diodes 203 and 204 are used. This embodiment has the effect that circuit implementation is easier because the number of diodes is reduced.
第7図は第5の実施例を示す回路図である。本実施例は
、第3の実施例を示す第5図における第1の一括スナバ
回路のダイオードを省酩したもので、前記第4の実施例
と同様の効果がある。FIG. 7 is a circuit diagram showing the fifth embodiment. In this embodiment, the diode of the first collective snubber circuit in FIG. 5 showing the third embodiment is omitted, and the same effect as that of the fourth embodiment is obtained.
本発明によれば、一括スナバの実装配線時における等価
的インダクタンスを小さくすることができるため、過渡
的なはね上がり電圧を低く抑制することができるという
効果がある。また、本発明は.GTOサイリスタの保護
に効果があり、インバータ,コンバータなどの電力変換
装置に適用した場合には、装置保護に有効である。According to the present invention, since it is possible to reduce the equivalent inductance when mounting and wiring the collective snubber, there is an effect that the transient jump voltage can be suppressed to a low level. Moreover, the present invention... It is effective in protecting GTO thyristors, and when applied to power conversion devices such as inverters and converters, it is effective in protecting devices.
第1図は本発明の一実施例の回路図、第2図は第1図の
詳細回路図,第3図は第1図,第2図の動作説明図、第
4図から第7図は第2の実施例から第5の実施例の回路
図,第8図は従来例を示す回路図である。
l・・第1の一括スナバ回路、V DSP・・・GT○
サイリスタアノートカソード間はね上がり電圧,2・・
・第2の一括スナバ回路、106〜108,120,2
0 6 − 2 0 8 , 2 2 0 ・・・配
線リアクトル、L108〜Ltoat Lt2o+
I,zoo〜Lzoa+ Lzzo −配線インダク
タンス、2・・・zl, Z2の並列合或インピーダン
ス、z1・・・第1の一括スナバ回路のインピーダンス
.Z2・・・第2の一括スナバ回路のインピ一ダンス。
第1図
+
第2図
2θ3
グθg
第4図
第3 図
第5 区
+
第6図
第7図Fig. 1 is a circuit diagram of an embodiment of the present invention, Fig. 2 is a detailed circuit diagram of Fig. 1, Fig. 3 is an explanatory diagram of the operation of Figs. 1 and 2, and Figs. 4 to 7 are Circuit diagrams of the second to fifth embodiments, and FIG. 8 are circuit diagrams showing a conventional example. l...First batch snubber circuit, V DSP...GT○
Voltage that jumps between the thyristor annotated cathode, 2...
・Second batch snubber circuit, 106 to 108, 120, 2
0 6 - 2 0 8 , 2 2 0 ... Wiring reactor, L108 ~ Ltoat Lt2o+
I, zoo~Lzoa+ Lzzo - wiring inductance, 2...zl, parallel combination of Z2 or impedance, z1... impedance of the first collective snubber circuit. Z2: Impedance of the second collective snubber circuit. Fig. 1 + Fig. 2 2θ3 g θg Fig. 4 Fig. 3 Fig. 5 Section + Fig. 6 Fig. 7
Claims (1)
回路を有する電力変換装置において、該スナバ回路に並
列に第2の一括スナバ回路を設けたことを特徴とするス
ナバ回路。2、請求項1記載のスナバ回路において、第
2の一括スナバ回路を構成する各素子を第1の一括スナ
バ回路において相当する各素子に並列になるように接続
したことを特徴とするスナバ回路。 3、請求項1又は2記載のスナバ回路において、第2の
一括スナバ回路を構成する各コンデンサの容量を第1の
一括スナバ回路において相当するコンデンサの容量より
も小容量にしたことを特徴とするスナバ回路。 4、請求項2、3又は4記載のスナバ回路において、第
2の一括スナバ回路を構成する各素子の配線長を、第1
の一括スナバ回路のそれよりも短くしたことを特徴とす
るスナバ回路。[Scope of Claims] 1. A power conversion device having a collective snubber circuit provided in common to a positive pole arm and a negative pole arm, characterized in that a second collective snubber circuit is provided in parallel to the snubber circuit. . 2. The snubber circuit according to claim 1, wherein each element constituting the second collective snubber circuit is connected in parallel to each corresponding element in the first collective snubber circuit. 3. The snubber circuit according to claim 1 or 2, characterized in that the capacitance of each capacitor constituting the second collective snubber circuit is smaller than the capacitance of the corresponding capacitor in the first collective snubber circuit. snubber circuit. 4. In the snubber circuit according to claim 2, 3 or 4, the wiring length of each element constituting the second collective snubber circuit is
A snubber circuit characterized in that it is shorter than that of the collective snubber circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14536989A JPH0315227A (en) | 1989-06-09 | 1989-06-09 | Snubber circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14536989A JPH0315227A (en) | 1989-06-09 | 1989-06-09 | Snubber circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0315227A true JPH0315227A (en) | 1991-01-23 |
Family
ID=15383628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14536989A Pending JPH0315227A (en) | 1989-06-09 | 1989-06-09 | Snubber circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0315227A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010097113A1 (en) * | 2009-02-26 | 2010-09-02 | Areva T&D Uk Limited | Solid state damping resistor |
-
1989
- 1989-06-09 JP JP14536989A patent/JPH0315227A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010097113A1 (en) * | 2009-02-26 | 2010-09-02 | Areva T&D Uk Limited | Solid state damping resistor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9780556B2 (en) | Voltage sourced converter with semiconductor modules handling a DC current fault | |
JP3745561B2 (en) | Multi-level neutral point potential fixed power converter | |
US5077651A (en) | Snubber circuit of power converter | |
JPH0698555A (en) | Gate power supply circuit | |
JPH07312878A (en) | Snubber circuit for three-level inverter | |
US4591966A (en) | Rectifying network | |
JPH0315227A (en) | Snubber circuit | |
JPS63157677A (en) | Bridge type inverter | |
JPH01268451A (en) | Overvoltage suppressing circuit for semiconductor device | |
JPH01209951A (en) | Power conversion device | |
JP3315303B2 (en) | Motor control device | |
JP3264632B2 (en) | Power converter | |
JPH0336221Y2 (en) | ||
JPH1066356A (en) | Snubber circuit of power converter | |
JPH04289778A (en) | Snubber circuit for power converter | |
JPS63117657A (en) | Drive circuit for semiconductor element | |
WO1998001939A1 (en) | Power converter | |
SU1173507A1 (en) | Inverter having protection | |
JPH031904B2 (en) | ||
JPH0686563A (en) | Power conversion apparatus | |
JPH11275871A (en) | Inverter | |
KR20000022425A (en) | Power converter | |
JPS6255730B2 (en) | ||
JPH07163134A (en) | Snubber circuit for switching elements connected in series | |
JPH0833313A (en) | Snubber circuit for power converter |