JPH03145823A - Method and apparatus for adaptive conversion encoding - Google Patents

Method and apparatus for adaptive conversion encoding

Info

Publication number
JPH03145823A
JPH03145823A JP1285802A JP28580289A JPH03145823A JP H03145823 A JPH03145823 A JP H03145823A JP 1285802 A JP1285802 A JP 1285802A JP 28580289 A JP28580289 A JP 28580289A JP H03145823 A JPH03145823 A JP H03145823A
Authority
JP
Japan
Prior art keywords
block length
circuit
auxiliary information
transform coefficients
outputs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1285802A
Other languages
Japanese (ja)
Other versions
JP3010651B2 (en
Inventor
Akihiko Sugiyama
昭彦 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1285802A priority Critical patent/JP3010651B2/en
Publication of JPH03145823A publication Critical patent/JPH03145823A/en
Application granted granted Critical
Publication of JP3010651B2 publication Critical patent/JP3010651B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

PURPOSE:To compress the auxiliary information quantity and to improve the coding quality while satisfying such a discrepant requirement as following the resolution and the property of an input signal by using a conversion coefficient obtained by applying linear conversion to the input signal to vary the block length N. CONSTITUTION:Normalization 2 and linear conversion 3 by an input signal are implemented as to plural block lengths to supply a relevant conversion coefficient and auxiliary information are fed to a block length selection circuit 7. When the calculation of the conversion coefficient to the block length is all finished, the block length selection circuit 7 uses N sets of conversion coefficient to each block length to select an optimum block length Nm and the conversion coefficient and auxiliary information corresponding to the optimum block length Nm are selected, the conversion coefficient is fed to a quantizer 4 and a bit distribution circuit 7 and the variance of the input signal being the auxiliary information and the optimum block length Nm are fed respectively to a multiplexing circuit 15.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、音声/音楽等の信号の帯域圧縮技術、特に時
間領域で得られる入力信号を他の領域に線形変換してか
ら行なう帯域圧縮技術に関する。
Detailed Description of the Invention (Field of Industrial Application) The present invention relates to band compression technology for signals such as voice/music, and in particular to band compression technology that performs band compression after linearly converting an input signal obtained in the time domain to another domain. Regarding technology.

(従来の技術) 限られた伝送容量の回線を使用して、音声/音楽等の信
号に含まれる情報を効率良く伝送するために、その情報
量を減少させることを帯域圧縮といい、主として適応差
分パルス符号変調[ADPCM]  (ディジタル  
コーディング  オブウエーブフォームズ、(Digi
talCoding  of Waveforms) 
、プレンティス ・ ホール社(PrenticeHa
 11) 、1984年、308ページ参照; 以下、
「文献1」)と適応変換符号化[ATC]  (アイイ
ーイーイー・トランザクションズ・オン・エイニスエス
ピー(IEEE TRANSACTIONS  ON 
ASSP)27巻1号、1979年、89−95ページ
参照; 以下、「文献2」)が知られている。以下に、
ATCの概要を文献2に従って簡単に説明する。
(Prior art) Bandwidth compression is the process of reducing the amount of information contained in signals such as voice/music in order to efficiently transmit the information contained in signals such as voice/music using lines with limited transmission capacity. Differential Pulse Code Modulation [ADPCM] (Digital
Coding of Waveforms, (Digi
talCoding of Waveforms)
, Prentice Hall Co., Ltd.
11), 1984, p. 308;
"Reference 1") and adaptive transform coding [ATC] (IEEE TRANSACTIONS ON
ASSP) Vol. 27, No. 1, 1979, pages 89-95; hereinafter referred to as "Reference 2") is known. less than,
The outline of ATC will be briefly explained according to Document 2.

第5図は、ATCの一構成例を示したブロック図である
。線形変換、ビット配分、量子化からなる符号化器では
、入力信号が入力端子1を経て線形変換回路3に供給さ
れる。入力端子1には一般に離散的な値が供給され、線
形変換回路3で予め定められた整数Nに等しい入力サン
プルを単位としたN点離散線形変換が施される。Nはブ
ロック長と呼ばれる。このN点離散線形変換としては、
ウオルシュ−アダマール変換(WAT)、離散フーリエ
変換(DFT)、離散コサイン変換(DCT)、KL変
換(KLT)等が用いられる。線形変換回路3の出力で
ある総数Nの変換係数は後述するビット配分に従って量
子化器4でそれぞれ量子化され、多重化回路5へ供給さ
れる。量子化器4内にはブロック長Nに等しい数の量子
化器が含まれており、各変換係数はそれぞれ専用の量子
化器で量子化される。ビット配分回路6では、変換係数
の振幅に対応した量子化ビット割当てを計算し、量子化
器4へ供給する。多重化回路5では、量子化器4から供
給される量子化された変換係数とビット配分回路6から
供給されるビット配分に用いた情報を多重化し、伝送路
8に送出する。
FIG. 5 is a block diagram showing an example of the configuration of the ATC. In an encoder comprising linear transformation, bit allocation, and quantization, an input signal is supplied to a linear transformation circuit 3 via an input terminal 1. In general, discrete values are supplied to the input terminal 1, and a linear transformation circuit 3 performs N-point discrete linear transformation in units of input samples equal to a predetermined integer N. N is called the block length. As this N-point discrete linear transformation,
Walsh-Hadamard transform (WAT), discrete Fourier transform (DFT), discrete cosine transform (DCT), KL transform (KLT), etc. are used. The total number N of transform coefficients output from the linear transform circuit 3 are each quantized by a quantizer 4 according to a bit allocation to be described later, and then supplied to a multiplexing circuit 5. The quantizer 4 includes a number of quantizers equal to the block length N, and each transform coefficient is quantized by a dedicated quantizer. The bit allocation circuit 6 calculates the quantization bit allocation corresponding to the amplitude of the transform coefficient and supplies it to the quantizer 4. The multiplexing circuit 5 multiplexes the quantized transform coefficients supplied from the quantizer 4 and the information used for bit allocation supplied from the bit distribution circuit 6, and sends the multiplexed information to the transmission line 8.

ビット配分、逆量子化、線形逆変換からなる復号化器で
は、伝送路8からの多重化信号が分離回路9で分離され
、量子化器4からの信号は逆量子化器10に、ビット配
分回路6からの信号は、ビット配分回路11へ供給され
る。ビット配分回路11では符号化器のビット配分回路
6と全く同様な方法で、各変換係数に対するビット配分
が決定される。
In the decoder, which consists of bit allocation, inverse quantization, and linear inverse transformation, the multiplexed signal from the transmission line 8 is separated by a separation circuit 9, and the signal from the quantizer 4 is sent to the inverse quantizer 10, which performs bit allocation and linear inverse transformation. The signal from circuit 6 is supplied to bit allocation circuit 11. The bit allocation circuit 11 determines the bit allocation for each transform coefficient in exactly the same manner as the bit allocation circuit 6 of the encoder.

逆量子化器10で、ビット配分回路11で決定されたビ
ット配分に従って逆量子化された変換係数は、線形逆変
換回路12で再び総数Nの時間領域の信号サンプルに変
換され、出力端子14に供給される。
The transform coefficients dequantized by the dequantizer 10 according to the bit allocation determined by the bit allocation circuit 11 are converted again into a total number N of time domain signal samples by the linear inverse transform circuit 12, and are sent to the output terminal 14. Supplied.

ビット配分回路における配分方法には、いくつかの種類
があるが、ここでは文献2に述べられている方法を第6
図(a) 、 (b)を参照して説明する。
There are several types of allocation methods in bit allocation circuits, but here we will use the method described in Document 2 as the sixth method.
This will be explained with reference to Figures (a) and (b).

この方法は、復号化器において逆量子化したときの量子
化二乗誤差が最小になるようするもので、ビット配分に
関する補助情報量を削減するために変換係数を1度間引
き、続いて補間した値を用いてビット数の最適化を行な
う。第5図に示されるビット配分回路Iは、第6図(a
)に示すように構成される。第5図の線形変換回路3で
得られた変換係数は、第6図(a)の入力端子41を経
て、間引き回路42に供給される。間引き回路42では
、N個の変換係数をそれぞれ二乗し、整数値M倍(Mは
Nの約数)の平均値を代表値として1/Hの間引きを行
なう。得られたL=N/Hのサンプル値は量子化器43
でそれぞれ量子化され、出力端子44と逆量子化器45
へ供給される。量子化器43、逆量子化器45は省略さ
れる場合もある。補間回路46においては、2を底とす
る対数をとった後、対数領域でM倍の線形補間が行なわ
れる。補間された信号を用いて第5図の量子化器4にお
けるビット配分が、次式によりビット数最適化回路47
で行なわれる。
This method minimizes the squared quantization error when dequantized in the decoder. In order to reduce the amount of auxiliary information regarding bit allocation, the transform coefficients are thinned out once, and then the interpolated values are Optimize the number of bits using The bit allocation circuit I shown in FIG.
). The conversion coefficients obtained by the linear conversion circuit 3 in FIG. 5 are supplied to the thinning circuit 42 via the input terminal 41 in FIG. 6(a). The decimation circuit 42 squares each of the N conversion coefficients, and performs 1/H decimation using an average value multiplied by an integer value M (M is a divisor of N) as a representative value. The obtained sample value of L=N/H is sent to the quantizer 43
are respectively quantized by the output terminal 44 and the inverse quantizer 45.
supplied to The quantizer 43 and inverse quantizer 45 may be omitted in some cases. In the interpolation circuit 46, after taking the base-2 logarithm, M times linear interpolation is performed in the logarithm domain. Using the interpolated signal, the bit allocation in the quantizer 4 of FIG. 5 is determined by the bit number optimization circuit 47 according to the following formula.
It will be held in

ここに、R+は1番目の変換係数(i=1.2.・・・
・・N)に対する割当てビット数、Rは1変換係数当り
の平均割当てビット数、σ、2ば補間回路46における
補間で近似的に復元されたi番目変換係数の二乗値であ
る。結果は出力端子48へ伝達され、量子化器4に供給
される。式(1)を用いてビット配分を行なうことによ
り、量子化二乗誤差を最小にできることがアイイーイー
イー・トランザクションズ・オン・エイニスエスピー(
IEEE TRANSACTIONS  ON  AS
SP)25巻4号、1977年、299−309ページ
参照; (以下、「文献3」)に示されている。出力端
子44で得られた間引かれた信号は、第5図の多重化回
路5を経て補助情報として伝送路8へ送出される。一方
、第5図のビット配分回路11は第6図(b)に示すよ
うに構成される。第5図の分離回路9からの信号は入力
端子49を経て補間回路46に供給される。符号化器内
のビット配分回路6が量子化器43及び逆量子化器45
を有する場合には、復号化器内のビット配分回路11も
対応して逆量子化器45を有する。補間回路46、ビッ
ト数最適化回路47では、既に説明した符号化器内の前
記補間回路46、ビット数最適化回路47と全く同様な
補間及びビット数最適化が行なわれる。
Here, R+ is the first conversion coefficient (i=1.2...
. The result is transmitted to the output terminal 48 and fed to the quantizer 4. IEE Transactions on AnisSP (IEE Transactions on ANISP) has shown that the squared quantization error can be minimized by allocating bits using equation (1).
IEEE TRANSACTIONS ON AS
SP) Vol. 25, No. 4, 1977, pages 299-309; (hereinafter referred to as "Reference 3"). The thinned signal obtained at the output terminal 44 is sent to the transmission line 8 as auxiliary information via the multiplexing circuit 5 shown in FIG. On the other hand, the bit allocation circuit 11 in FIG. 5 is configured as shown in FIG. 6(b). The signal from the separation circuit 9 of FIG. 5 is supplied to the interpolation circuit 46 via an input terminal 49. The bit allocation circuit 6 in the encoder includes a quantizer 43 and an inverse quantizer 45
, the bit allocation circuit 11 in the decoder also has a corresponding inverse quantizer 45. The interpolation circuit 46 and the bit number optimization circuit 47 perform the same interpolation and bit number optimization as the interpolation circuit 46 and the bit number optimization circuit 47 in the encoder described above.

従って、第6図(a)の出力端子48と第6図(b)の
出力端子50には、全く等しいビット配分のための信号
が得られ、符号化器側と復号化器側で対応のとれた量子
化/逆量子化が行なわれる。
Therefore, signals for completely equal bit allocation are obtained at the output terminal 48 in FIG. 6(a) and the output terminal 50 in FIG. 6(b), and corresponding signals are obtained on the encoder side and the decoder side. quantization/inverse quantization is performed.

これまでの説明では、ビット配分回路6から多重化回路
5へ補助情報として供給される信号は第6図(a)の出
力端子44で得られる間引かれた変換係数の二乗値とし
てきた。しかし、この信号な復号化器へ伝送する目的は
、ビット配分に利用される変換係数の概略値を符号化器
と復号化器で共有することである。このための補助情報
の伝送方法として、間引かれた変換係数の二乗値以外に
も、PARCOR係数、ADPCM及びベクトル量子化
による方法等が知られている。
In the explanation so far, the signal supplied from the bit allocation circuit 6 to the multiplexing circuit 5 as auxiliary information is the square value of the thinned-out transform coefficient obtained at the output terminal 44 in FIG. 6(a). However, the purpose of transmitting this signal to the decoder is to share approximate values of transform coefficients used for bit allocation between the encoder and the decoder. As methods for transmitting auxiliary information for this purpose, methods using PARCOR coefficients, ADPCM, vector quantization, and the like are known in addition to the square value of thinned-out transform coefficients.

符号化器において、第5図の線形変換回路3の出力に振
幅が入力信号のパワーに依存しない変換係数を求める目
的で、入力信号を正規化することもできる。この場合は
、第7図に示すように入力信号は正規化回路2を経て正
規化された後、線形変換回路3へ供給される。復号化器
では、線形逆変換回路12の出力は逆正規化回路13で
正規化回路2と反対の処理を施されてから、出力端子1
4へ伝達される。正規化に用いた規準値は多重化回路5
で量子化器4、ビット配分回路6からの信号と多重化さ
れ、伝送路8を経て復号化器へ伝達される。
In the encoder, the input signal can also be normalized in order to obtain transform coefficients whose amplitude does not depend on the power of the input signal at the output of the linear transform circuit 3 shown in FIG. In this case, as shown in FIG. 7, the input signal is normalized through the normalization circuit 2 and then supplied to the linear conversion circuit 3. In the decoder, the output of the linear inverse transform circuit 12 is subjected to processing opposite to that of the normalization circuit 2 in the inverse normalization circuit 13, and then sent to the output terminal 1.
4. The reference value used for normalization is the multiplexing circuit 5
The signal is multiplexed with the signals from the quantizer 4 and the bit allocation circuit 6, and is transmitted to the decoder via the transmission path 8.

復号化器側では分離回路9で逆量子化器10、ビット配
分回路11へ供給される信号と分離された後、逆正規化
回路13へ伝達される。第8図(a)、(b)に、正規
化回路2及び逆正規化回路13の構成をそれぞれ示す。
On the decoder side, the signal is separated from the signal supplied to the dequantizer 10 and bit allocation circuit 11 by the separation circuit 9, and then transmitted to the denormalization circuit 13. FIGS. 8(a) and 8(b) show the configurations of the normalization circuit 2 and the denormalization circuit 13, respectively.

第8図(a)の入力端子61には、第7図の入力端子1
から入力信号サンプルが供給される。
The input terminal 61 in FIG. 8(a) has the input terminal 1 in FIG.
The input signal samples are provided by

入力信号サンプルはバッファ62に一時蓄積された後、
Nサンプル毎にまとめて乗算器63でスケーリングを施
され、出力端子65へ供給される。出力端子65からの
出力信号は、第5図の線形変換回路3へ供給される。乗
算器63の乗数は、入力サンプルの電力の1ブロック分
の平均値の逆数である。この値は、平均零の入力信号に
対しては分散の逆数となり、分散計算回路64にて求め
られた分散値から計算することができる。分散計算回路
64にて求められた分散値は乗算器63で入力サンプル
の正規化に使用されると同時に、出力端子66を経て第
7図の多重化回路5へ供給され、多重化の後、補助情報
として復号化器へ伝達される。一方、第8図(b)の逆
正規化回路では、第7図の線形逆変換回路12からの信
号が入力端子67を経て乗算器68に供給される。乗算
器68では入力端子69を経て得られた分散値を用いて
出力信号を逆正規化し、バッファ70に蓄積する。入力
端子69に得られる分散値は、第7図の多重化回路5、
伝送路8及び分離回路9を経て、符号化器から伝達され
る。バッファ70はN個の復号化サンプル値を順に、出
力端子71を経て第7図の出力端子14に伝達する。
After the input signal samples are temporarily stored in buffer 62,
The N samples are collectively scaled by a multiplier 63 and supplied to an output terminal 65. The output signal from the output terminal 65 is supplied to the linear conversion circuit 3 shown in FIG. The multiplier of the multiplier 63 is the reciprocal of the average value of the input sample power for one block. This value is the reciprocal of the variance for an input signal with an average of zero, and can be calculated from the variance value determined by the variance calculation circuit 64. The variance value determined by the variance calculation circuit 64 is used by the multiplier 63 to normalize the input sample, and at the same time is supplied to the multiplexing circuit 5 in FIG. 7 via the output terminal 66, and after multiplexing, It is conveyed to the decoder as auxiliary information. On the other hand, in the inverse normalization circuit of FIG. 8(b), the signal from the linear inverse transform circuit 12 of FIG. 7 is supplied to the multiplier 68 via the input terminal 67. The multiplier 68 denormalizes the output signal using the dispersion value obtained through the input terminal 69 and stores it in the buffer 70 . The dispersion value obtained at the input terminal 69 is obtained by the multiplexing circuit 5 in FIG.
The signal is transmitted from the encoder via the transmission path 8 and the separation circuit 9. Buffer 70 sequentially transmits the N decoded sample values via output terminal 71 to output terminal 14 in FIG.

(発明が解決しようとする課題) ブロック数Nは第5図及び第7図に示した線形変換回路
3及び線形逆変換回路12で行なわれる演算の分解能に
影響し、Nが大きいほど分解能が高くなり符号化復号化
による誤差が減少する。また、ビット配分に関する補助
情報は一定時間に含まれるブロック数に反比例し、Nが
大きいほど補助情報量は削減される。これは、一定の伝
送容量に対してより多くの主情報を送ることができるこ
とを意味し、符号化品質向上につながる。一方、非定常
信号に対しては、必ずしも大きなNが少ない誤差を与え
るとは限らない。同一ブロック内の入力サンプルに対し
ては同一の処理がなされるが、ブロックが長いと非定常
信号は同一ブロック内でその特性が変化してしまう可能
性があるからである。
(Problem to be Solved by the Invention) The number of blocks N affects the resolution of calculations performed in the linear transformation circuit 3 and the linear inverse transformation circuit 12 shown in FIGS. 5 and 7, and the larger N is, the higher the resolution is. Errors caused by encoding and decoding are reduced. Further, the auxiliary information regarding bit allocation is inversely proportional to the number of blocks included in a certain period of time, and the larger N is, the more the amount of auxiliary information is reduced. This means that more main information can be sent for a given transmission capacity, leading to improved encoding quality. On the other hand, for non-stationary signals, a large N does not necessarily give a small error. This is because although the same processing is performed on input samples within the same block, if the block is long, the characteristics of a non-stationary signal may change within the same block.

従って、非定常性の強い信号に対しては、小さいブロッ
ク長Nで入力信号の性質の変化に追随するような符号化
を行なった方が良い。従来のATCでは、ブロック長N
が固定されていたために、前記の分解能と入力信号の性
質の変化への追従という相反する要求に答えることがで
きなかった。
Therefore, for signals with strong non-stationarity, it is better to perform encoding that follows changes in the properties of the input signal using a small block length N. In conventional ATC, block length N
Since the resolution was fixed, it was not possible to meet the conflicting demands of resolution and ability to follow changes in the properties of the input signal.

本発明の目的は、分解能と入力信号の性質の変化への追
従という相反する要求を満足しつつ、補助情報量を圧縮
して符号化品質を向上できる適応変換符号化の方法及び
装置を提供することにある。
An object of the present invention is to provide an adaptive transform encoding method and apparatus that can improve encoding quality by compressing the amount of auxiliary information while satisfying the conflicting demands of resolution and tracking changes in the properties of input signals. There is a particular thing.

(課題を解決するための手段) 本発明は、ブロック長が指定されている場合には該指定
されたブロック長で線形変換を行ない、それ以外の場合
には、入力信号サンプルをバッファに蓄積し、複数のブ
ロック長で該複数のブロック長の内で最大の数に等しい
入力サンプルを単位として独立に線形変換を行ない、得
られた変換係数及び補助情報をそれぞれ独立に記憶する
と同時に変換係数を用いて最適ブロック長を決定し、該
最適ブロック長に対応した前記記憶された変換係数及び
補助情報を選択し、該選択された変換係数に対しては変
換係数を用いて計算したビット配分により量子化を行な
い、該量子化出力とビット配分情報と前記選択された補
助情報を前記最適ブロック長と共に伝送/蓄積すること
を特徴とする。
(Means for Solving the Problems) The present invention performs linear transformation using the specified block length when the block length is specified, and otherwise stores input signal samples in a buffer. , independently performs linear transformation on a unit of input samples equal to the maximum number among the plurality of block lengths, independently stores the obtained transformation coefficients and auxiliary information, and simultaneously uses the transformation coefficients. determine the optimal block length, select the stored transform coefficients and auxiliary information corresponding to the optimal block length, and quantize the selected transform coefficients by bit allocation calculated using the transform coefficients. The quantization output, bit allocation information, and the selected auxiliary information are transmitted/stored together with the optimum block length.

また本発明は、入力サンプルを蓄積するバッファと、複
数のブロック長で該複数のブロック長の内で最大の数に
等しい入力サンプルを単位として独立に線形変換を行な
う線形変換回路と、得られた変換係数及び補助情報をそ
れぞれ独立に記憶し、変換係数を用いて最適ブロック長
を選択し、該最適ブロック長に対応した前記記憶された
変換係数及び補助情報を選択して前記最適ブロック長と
共に出力するブロック長選択回路と、該選択された変換
係数を用いてビット配分を計算するビット配分回路と、
該ビット配分回路で得られたビット配分を用いて前記選
択された変換係数を量子化する量子化器と、該量子化器
出力とビット配分回路出力と前記選択された補助情報と
前記最適ブロック長を多重化して伝送/蓄積する多重化
回路とを、少なくとも具備することを特徴とする。
The present invention also provides a buffer for accumulating input samples, a linear transformation circuit for independently performing linear transformation on a unit of input samples equal to the maximum number of the plurality of block lengths, and Transform coefficients and auxiliary information are each stored independently, an optimal block length is selected using the transform coefficients, and the stored transform coefficients and auxiliary information corresponding to the optimal block length are selected and output together with the optimal block length. a block length selection circuit that calculates bit allocation using the selected transform coefficient;
a quantizer that quantizes the selected transform coefficient using the bit allocation obtained by the bit allocation circuit; an output of the quantizer, an output of the bit allocation circuit, the selected auxiliary information, and the optimum block length; The device is characterized in that it includes at least a multiplexing circuit that multiplexes and transmits/stores the data.

(作用) 本発明の適応変換符号化の方法及び装置は、入力信号を
線形変換して得られる変換係数を用いてブロック長Nを
可変とすることにより、分解能と入力信号の性質の変化
への追従という相反する要求を満足しつつ、補助情報量
を圧縮して符号化品質を向上することができる。
(Operation) The adaptive transform encoding method and apparatus of the present invention makes the block length N variable using transform coefficients obtained by linearly transforming an input signal, thereby adapting to changes in resolution and properties of the input signal. It is possible to improve the encoding quality by compressing the amount of auxiliary information while satisfying the conflicting demands of tracking.

(実施例) 次に図面を参照して本発明について詳細に説明する。第
1図は、本発明の一実施例を示すブロック図である。同
図においては、ブロック長が指定されている場合には該
指定されたブロック長で符号化を行ない、それ以外の場
合には、入力信号に線形変換を行ない、得られた変換係
数を用いて最適ブロック長を決定し、最適ブロック長を
用いて符号化を行なう。このために、ブロック長選択回
路7及びブロック長指定信号入力端子17が備えられて
いる。次に、第1図の実施例の動作について説明する。
(Example) Next, the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram showing one embodiment of the present invention. In the figure, if a block length is specified, encoding is performed using the specified block length, otherwise, linear transformation is performed on the input signal, and the obtained transformation coefficients are used to perform encoding. The optimal block length is determined and encoding is performed using the optimal block length. For this purpose, a block length selection circuit 7 and a block length designation signal input terminal 17 are provided. Next, the operation of the embodiment shown in FIG. 1 will be explained.

ブロック長指定信号入力端子17に入力信号が供給され
ないときは、入力端子1に供給された入力信号は、ブロ
ック長の一つの候補N1を用いて正規化回路2で入力信
号の分散値で正規化される。
When no input signal is supplied to the block length designation signal input terminal 17, the input signal supplied to the input terminal 1 is normalized by the variance value of the input signal in the normalization circuit 2 using one block length candidate N1. be done.

正規化された信号は線形変換回路3においてN。The normalized signal is converted to N in the linear conversion circuit 3.

点離散線形変換を施された後、ブロック長選択回路7に
供給される。次に第2のブロック長N2に等しいサンプ
ルに対して、N1の場合と同様にして正規化、線形変換
が行なわれ、結果がブロック長選択回路7に供給される
。以上説明したN1、N2の場合と同様にして、複数の
ブロック長N3、N4、・・・・・Nnの場合について
入力信号による正規化及び線形変換が行なわれ対応する
変換係数及び補助情報がブロック長選択回路7に供給さ
れる。
After being subjected to point discrete linear transformation, it is supplied to the block length selection circuit 7. Next, normalization and linear transformation are performed on the samples equal to the second block length N2 in the same manner as in the case of N1, and the results are supplied to the block length selection circuit 7. In the same manner as in the cases of N1 and N2 explained above, normalization and linear transformation using input signals are performed for the cases of multiple block lengths N3, N4, ...Nn, and the corresponding transform coefficients and auxiliary information are converted into blocks. The signal is supplied to the length selection circuit 7.

但し、 通常N1くN2くN3くN4・・・・・<Nn
で、2 N += N H+t (1≦inn、)とす
る。 ブロック長N1、N2、N3、N4、・・・・・
Nnに対する変換係数の計算が全て終了したとき、ブロ
ック長選択回路7で各ブロック長に対するそれぞれN個
の変換係数を用いて最適ブロック長Nlnが選択される
However, normally N1 × N2 × N3 × N4...<Nn
Then, 2 N += N H+t (1≦inn,). Block length N1, N2, N3, N4,...
When calculation of all transform coefficients for Nn is completed, the block length selection circuit 7 selects the optimum block length Nln using N transform coefficients for each block length.

最適ブロック長Nmに対応した変換係数及び補助情報が
選択されて、変換係数は量子化器4とビット配分回路7
へ、補助情報である入力信号の分散値と最適ブロック長
Nmは多重化回路15へ、それぞれ供給される。最適ブ
ロック長NlTlは量子化されてから多重化回路15に
伝達される場合もある。
The transform coefficients and auxiliary information corresponding to the optimal block length Nm are selected, and the transform coefficients are sent to the quantizer 4 and the bit allocation circuit 7.
The dispersion value of the input signal and the optimum block length Nm, which are auxiliary information, are respectively supplied to the multiplexing circuit 15. The optimal block length NlTl may be transmitted to the multiplexing circuit 15 after being quantized.

ビット配分回路6では、ブロック長選択回路7から供給
された変換係数を用いてビット配分を行ない、得られた
ビット配分情報を用いて量子化器4はブロック長選択回
路7から供給される変換回路の量子化を行なう。量子化
された変換係数、前記のビット配分情報は多重化回路1
5で、前記最適ブロック長NIn及び入力信号の分散値
と多重化されて、伝送路8へ送出される。
The bit allocation circuit 6 performs bit allocation using the transformation coefficients supplied from the block length selection circuit 7, and the quantizer 4 uses the obtained bit allocation information to select the transformation circuit supplied from the block length selection circuit 7. Performs quantization. The quantized transform coefficients and the bit allocation information are sent to the multiplexing circuit 1.
At step 5, the signal is multiplexed with the optimal block length NIn and the dispersion value of the input signal, and sent to the transmission path 8.

ブロック長指定信号入力端子17に入力信号が供給され
たときは、ブロック長選択回路7は強制的に供給された
ブロック長N、を最適ブロック長Nlnに設定する。従
って、以降の量子化は供給されたブロック長N、に基づ
いて行なわれる。次に、ブロック長選択回路7の構成に
ついて詳細に説明する。
When an input signal is supplied to the block length designation signal input terminal 17, the block length selection circuit 7 forcibly sets the supplied block length N to the optimum block length Nln. Therefore, subsequent quantization is performed based on the supplied block length N. Next, the configuration of the block length selection circuit 7 will be explained in detail.

大きいブロック長を採用した際の復号信号の劣化は、入
力信号振幅の急激な増大及び減少に際して著しい。この
ような場合、前記振幅の急変動を引起こす変換係数成分
によって、N個の変換係数の振幅のバラツキが太き(な
る。N個の変換係数の振幅のバラツキ、すなわちダイナ
ミックレンジが大きいほど、一定の符号化品質を得るた
めの必要ビット数が増大する。従って、一定ビツト数で
符号化する際には、N個の変換係数の振幅のバラツキを
調べて、バラツキが最も小さいブロック長を選択して用
いることにより、最大の符号化品質を得ることができる
The deterioration of the decoded signal when a large block length is employed is significant when the input signal amplitude increases and decreases rapidly. In such a case, the variation in the amplitude of the N conversion coefficients becomes wider due to the conversion coefficient component that causes the sudden fluctuation in the amplitude. The number of bits required to obtain a constant encoding quality increases. Therefore, when encoding with a constant number of bits, it is necessary to check the variations in the amplitudes of N transform coefficients and select the block length with the smallest variation. Maximum encoding quality can be obtained by using

第2図にブロック長選択回路7の一構成例を示す。前記
バラツキの基準としては様々なものが考えられるが、こ
こでは変換係数の分散を用いる。
FIG. 2 shows an example of the configuration of the block length selection circuit 7. Although various criteria can be considered for the above-mentioned variation, the variance of the conversion coefficient is used here.

第2図における入力信号21.22.23は、入力端子
17に供給されたブロック長指定信号、線形変換回路3
から供給された変換係数、正規化回路2から供給された
入力信号の分散値にそれぞれ対応する。
Input signals 21, 22, and 23 in FIG. 2 are block length designation signals supplied to the input terminal 17, and linear conversion circuit 3
The transform coefficients supplied from the normalization circuit 2 correspond to the dispersion values of the input signal supplied from the normalization circuit 2, respectively.

また、出力信号30.31.32は、多重化回路15へ
供給される最適ブロック長Nm、量子化器4及びビット
配分回路6へ供給される変換係数、多重化回路15へ供
給される入力信号の分散値にそれぞれ対応する。各ブロ
ック長に対応した変換係数及び入力信号の分散値が、独
立して記憶装置25.26に記憶される。これらの入力
信号は記憶装置25.26に格納された後、セレクタ2
8.29においてそれぞれセレクタ27の出力である最
適ブロック長Nmに対応した値が選択され、それぞれ出
力信号31.32として出力される。一方、入力信号2
2は記憶装置25と同時に分散 計算回路24へも供給されており、分散計算回路24で
は各ブロック長候補値N、(1≦i<n)に対して変換
係数yj(Nl)(j=1・・・・・Nl)の振幅に対
する分散δ(N1) が計算される。但し、1・1は絶対値演算子、1y (
tL) lはI yj(Nl) lのjに対する平均値
である。m1n(δ(Nl))を与えるN1がNl、l
として選択されセレクタ27に供給される。但し、m1
n(・)は最小値演算子を表す。セレクタ27にはまた
、入力信号21としてブロック長選択信号が供給されて
いる。
Further, the output signals 30, 31, and 32 are the optimum block length Nm supplied to the multiplexing circuit 15, the transformation coefficient supplied to the quantizer 4 and the bit allocation circuit 6, and the input signal supplied to the multiplexing circuit 15. correspond to the variance values of . Transform coefficients and input signal variance values corresponding to each block length are independently stored in storage devices 25 and 26. After these input signals are stored in the storage devices 25 and 26, they are sent to the selector 2.
At 8.29, values corresponding to the optimum block length Nm, which are the outputs of the selector 27, are selected and output as output signals 31 and 32, respectively. On the other hand, input signal 2
2 is also supplied to the storage device 25 and the distribution calculation circuit 24 at the same time, and the distribution calculation circuit 24 calculates the transformation coefficient yj (Nl) (j=1 The variance δ(N1) for the amplitude of ...Nl) is calculated. However, 1・1 is the absolute value operator, 1y (
tL) l is the average value of I yj (Nl) l for j. N1 giving m1n(δ(Nl)) is Nl, l
is selected and supplied to the selector 27. However, m1
n(·) represents a minimum value operator. The selector 27 is also supplied with a block length selection signal as the input signal 21.

セレクタ27は、ブロック長選択信号が供給されている
ときは該ブロック長選択信号を、それ以外の場合は分散
計算回路24から供給される最適ブロック長NIr+を
選択して、出力信号31とする。出力信号31によって
セレクタ28及び29が制御されることは既に述べたと
おりである。以上の動作で、出力信号30として変換係
数の分散を選択基準とした最適ブロック長Nmが、出力
信号31及び32としてはN、nに対応した変換係数と
入力信号サンプルの分散値が、それぞれ得られる。
The selector 27 selects the block length selection signal when the block length selection signal is supplied, and selects the optimal block length NIr+ supplied from the variance calculation circuit 24 in other cases, and outputs it as the output signal 31. As already mentioned, the selectors 28 and 29 are controlled by the output signal 31. With the above operation, the optimal block length Nm using the variance of the transform coefficient as the selection criterion is obtained as the output signal 30, and the variance value of the transform coefficient and input signal sample corresponding to N and n are obtained as the output signals 31 and 32, respectively. It will be done.

第3図はブロック長選択回路7の他の構成例である。前
記バラツキの基準として、ここでは変換係数の最大振幅
と最小振幅の差の最小値を用いる。
FIG. 3 shows another example of the structure of the block length selection circuit 7. As the criterion for the variation, the minimum value of the difference between the maximum amplitude and the minimum amplitude of the conversion coefficient is used here.

第3図は第2図において分散計算回路24を最大最小計
算回路33で置き換えて得られるので、ここでは最大最
小計算回路33だけについて説明する。最大最小計算回
路33では各ブロック長候補値N1(1≦i<n)に対
して変換係数yj(Nl)(j=1・・・・・N、)の
最大振幅と最小振幅の差の最小値min[max(I 
yj(Nl) l )−min(I yj(tL) l
 )]が計算される。但し、min[・]、maX(・
)、1・1はそれぞれ最小値演算子、最大値演算子、絶
対値演算子を表す。。
Since FIG. 3 can be obtained by replacing the variance calculation circuit 24 in FIG. 2 with the maximum-minimum calculation circuit 33, only the maximum-minimum calculation circuit 33 will be described here. The maximum/minimum calculation circuit 33 calculates the minimum difference between the maximum amplitude and the minimum amplitude of the conversion coefficient yj (Nl) (j=1...N,) for each block length candidate value N1 (1≦i<n). The value min[max(I
yj(Nl) l )-min(I yj(tL) l
)] is calculated. However, min[・], maX(・
), 1.1 represent the minimum value operator, maximum value operator, and absolute value operator, respectively. .

min[max(I ydN+) l )−min(I
 yj(Nl) l )]を与えるN、がNrnとして
選択されセレクタ27に供給される。前記バラツキの基
準として、変換係数の最大振幅と最小振幅の代りにそれ
ぞれのノルムを用いても同様の結果が得られる。次に、
第4図を参照して実際の最適ブロック長選択の手続につ
いて、n種類のブロック長から最適ブロック長を決定す
る場合を例にとって説明する。ここでは説明を簡単にす
るために、第4図に示したようにn=3(3通りのブロ
ック長から最適ブロック長を選択する)と仮定する。
min[max(I ydN+) l )−min(I
yj(Nl) l )] is selected as Nrn and supplied to the selector 27. Similar results can be obtained by using the respective norms instead of the maximum and minimum amplitudes of the conversion coefficients as the standard for the variation. next,
Referring to FIG. 4, the actual procedure for selecting the optimum block length will be explained, taking as an example the case where the optimum block length is determined from n types of block lengths. Here, in order to simplify the explanation, it is assumed that n=3 (the optimum block length is selected from three different block lengths) as shown in FIG.

符号化器が動作を開始した時点の時刻1=0とする。時
刻NIT(Tはサンプリング周期)においては、第1図
の正規化回路内のバッファにN1個の入力信号サンプル
が蓄積される。この様子を第4図(a)の(A)に示す
。同図でN、(1)と表示された入力信号サンプル、す
なわちIと示されてハツチングを施された部分に対して
ブロック長N、による線形変換を行ない、変換係数を記
憶装置に記憶する。時刻N2Tには、バッファに第2の
ブロック長N 2 (N 1 < N 2)に等しいサ
ンプルが蓄積される。この様子を第4図(a)の(B)
に示す。このとき、同図でN 、 (2)と表示された
入力信号サンプル、すなわち■と示されてハツチングを
施された部分に対してブロック長N、による線形変換を
行ない、さらにN2(1)と表示された入力信号サンプ
ル、すなわちIと示されてハツチングを施された部分と
■と示されてハツチングを施された部分に対してブロッ
ク長N2による線形変換を行ない、それぞれの変換係数
を記憶装置に記憶する。時刻(N1+N2)Tには、バ
ッファにN、十N2に等しいサンフ゛ルが蓄積される。
Let time 1=0 be the time when the encoder starts operating. At time NIT (T is the sampling period), N1 input signal samples are accumulated in the buffer in the normalization circuit of FIG. This situation is shown in (A) of FIG. 4(a). In the same figure, the input signal sample indicated as N and (1), that is, the hatched portion indicated as I, is subjected to linear transformation with a block length of N, and the transformation coefficients are stored in a storage device. At time N2T, samples equal to the second block length N2 (N1 < N2) are accumulated in the buffer. This situation is shown in Figure 4 (a) and (B).
Shown below. At this time, the input signal sample indicated as N,(2) in the same figure, that is, the hatched part indicated as ■, is subjected to linear transformation with block length N, and then N2(1) Linear transformation with block length N2 is performed on the displayed input signal samples, that is, the hatched part marked I and the hatched part marked ■, and the respective transformation coefficients are stored in a storage device. to be memorized. At time (N1+N2)T, sample files equal to N+N2 are accumulated in the buffer.

この様子を第4図(a)の(C)に示す。このときには
、同図でN 1(3)と表示された入力信号サンプル、
すなわち■と示されてハツチングを施された部分に対し
てブロック長N、による線形変換を行ない、変換係数を
記憶装置に記憶する。さらに、時刻N3Tには、バッフ
ァに第3のブロック長N 3 (N 、< N 2 <
 N 3)に等しいサンプルが蓄積される。この様子を
第4図(a)の(D)に示す。
This situation is shown in FIG. 4(a)(C). At this time, the input signal sample indicated as N 1 (3) in the same figure,
That is, the hatched portion indicated by ■ is subjected to linear transformation using a block length N, and the transformation coefficients are stored in a storage device. Furthermore, at time N3T, the third block length N 3 (N , < N 2 <
Samples equal to N 3) are accumulated. This situation is shown in FIG. 4(a)(D).

このとき、同図でN、(4)と表示された入力信号サン
プル、すなわち■と示されてハツチングを施された部分
に対してブロック長N1による線形変換を行ない、また
N2(2)と表示された入力信号サンプル、すなわち■
と示されてハツチングを施された部分と■と示されてハ
ツチングを施された部分に対してブロック長N2による
線形変換を行ない、さらにN5(1)と表示された入力
信号サンプル、すなわち工、■、■、■と示されてハツ
チングを施された部分に対してブロック長N3による線
形変換を行ない、それぞれの変換係数を記憶装置に記憶
する。以下、記憶装置に記憶された、N 1 (1)、
N 1 (2)、N 1 (3)、N 1 (4)に対
応する変換係数、N2(1)とN2(2)に対応する変
換係数、及びN5(1)に対応する変換係数を用いて、
ブロック長N4、N2、N3に対する変換係数の分散δ
(N1)、δ(N2)、δ(N3)を計算し、その最小
値を検出することにより最適ブロック長Nmが決定され
る。
At this time, the input signal sample indicated as N, (4) in the same figure, that is, the hatched part indicated as ■, is subjected to linear transformation using block length N1, and is also indicated as N2 (2). input signal samples, i.e.
Linear transformation with block length N2 is performed on the hatched part shown as , and the hatched part shown as ■, and the input signal sample shown as N5(1), that is, Linear transformation using block length N3 is performed on the hatched portions indicated by (1), (2), and (2), and the respective transformation coefficients are stored in a storage device. Hereinafter, N 1 (1) stored in the storage device,
Using the conversion coefficients corresponding to N 1 (2), N 1 (3), N 1 (4), the conversion coefficients corresponding to N2 (1) and N2 (2), and the conversion coefficient corresponding to N5 (1), hand,
Variance δ of transform coefficients for block lengths N4, N2, N3
The optimal block length Nm is determined by calculating (N1), δ(N2), and δ(N3) and detecting the minimum value thereof.

以上の処理手続きをまとめて、第4図(b)に示す。N
5=2N2=4Ntの場合を例にとると、最大ブロック
長N3は11I[、■、■の4つの最小ブロック長N1
で表すことができる。工、■、■、■のブロックの入力
データに対するブロック長N1を用いた線形変換はそれ
ぞれ■、■、■、Ioのブロックにおいて行なわれる。
The above processing procedure is summarized in FIG. 4(b). N
Taking the case of 5=2N2=4Nt as an example, the maximum block length N3 is 11I [, ■, ■, the four minimum block lengths N1
It can be expressed as Linear transformation using the block length N1 for the input data of the blocks (1), (2), (2), and (2) is performed in the blocks (2), (2), (2), and Io, respectively.

I十IIと■+■のブロックの入力データに対するブロ
ック長N2を用いた線形変換はそれぞれ■と工′のブロ
ックにおいて行なわれる。さらに、I+n+II[+I
Vのブロックの入力データに対するブロック長N3を用
いた線形変換は工°のブロックにおいて行なわれる。従
って、最も処理量が多いIoのブロックでは、■に対す
るブロック長N1を用いた線形変換、III+Nに対す
るブロック長N2を用いた線形変換、I+II+I[I
+IVに対するブロック長N3を用いた線形変換、さら
に変換係数の分散δ(N、)、δ(N2)、δ(N3)
の計算と、その最小値検出による最適ブロック長Nmの
決定を行なわなければならない。すなわち、これら全て
の処理に要する時間はN、Tより短いことが前提となる
Linear transformation using the block length N2 for the input data of the blocks I1II and 2+2 is performed in the blocks 2 and 2, respectively. Furthermore, I+n+II[+I
Linear transformation using block length N3 for the input data of the block of V is performed in the block of work. Therefore, for block Io, which has the largest amount of processing, linear transformation using block length N1 for ■, linear transformation using block length N2 for III+N, linear transformation using block length N2 for III+N, linear transformation using block length N2 for
Linear transformation using block length N3 for +IV, and variances of transformation coefficients δ(N,), δ(N2), δ(N3)
The optimum block length Nm must be determined by calculating the minimum value of Nm. That is, it is assumed that the time required for all these processes is shorter than N and T.

第4図(b)から明らかなように、正規化回路2内のバ
ッファは最低N3Tの容量を持たねばならず、N3T毎
にリセットされる。選択された最適ブロック長に対応し
た変換係数がN3サンプルづつ記憶装置から取り出され
、量子化器4で量子化された後、第1図の伝送路8に送
出される。従って、伝送路8に送出されるデータは、第
4図(c)に示すように、N3を単位として同じブロッ
ク長が連続する。
As is clear from FIG. 4(b), the buffer in the normalization circuit 2 must have a capacity of at least N3T, and is reset every N3T. Transform coefficients corresponding to the selected optimal block length are taken out from the storage device in N3 samples at a time, quantized by the quantizer 4, and then sent to the transmission line 8 in FIG. Therefore, as shown in FIG. 4(c), the data sent to the transmission path 8 has consecutive blocks of the same length in units of N3.

これまでの実施例の説明では、正規化回路2が存在する
ことを前提としていたが、既に従来のATCの説明で第
5図と第7図を参照して述べたように、入力信号をその
分散で正規化する過程は省略することもできる。しかし
、従来例と異なりバッファは省略することはできない。
The description of the embodiments so far has been based on the assumption that the normalization circuit 2 exists, but as already described with reference to FIGS. 5 and 7 in the description of the conventional ATC, the input signal is The process of normalizing by variance can also be omitted. However, unlike the conventional example, the buffer cannot be omitted.

なお、第2図において第7図に示した入力信号の正規化
を行なわないときは、入力信号23及び出力信号32は
存在せず、これに付随して記憶装置26及びセレクタ2
9は不用となる。
Note that in FIG. 2, when the input signal shown in FIG. 7 is not normalized, the input signal 23 and the output signal 32 do not exist, and accordingly, the storage device 26 and the selector 2
9 becomes unnecessary.

(発明の効果) 以上詳細に述べたように、本発明によれば異なるブロッ
ク長で線形変換を行なって得られる変換係数により入力
信号の性質を判定して最適ブロック長を選択し、最適ブ
ロック長に対応した変換係数を量子化して情報を伝送す
るために、分解能と入力信号の性質の変化への追従とい
う相反する要求を満足しつつ、補助情報量を圧縮して符
号化品質を向上できる適応変換符号化の方法及び装置を
提供することができる。
(Effects of the Invention) As described in detail above, according to the present invention, the characteristics of the input signal are determined based on the transform coefficients obtained by performing linear transform with different block lengths, and the optimal block length is selected. In order to transmit information by quantizing transform coefficients corresponding to A method and apparatus for transform encoding can be provided.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の1実施例を示すブロック図、力サンプ
ルを格納するバッファの状態の一例と最適ブロック長を
選択する手続を示す図、第5図は従来例を示すブロック
図、第6図(a)、 (b)は第5図のビット配分回路
工及びビット配分回路■の詳細を示す図、第7図は他の
従来例を示す図、第8図(a)、 (b)は第7図にお
ける正規化回路及び逆正規化回路の詳細を示す図である
。 図において、1.17は入力端子、2は正規化回路、3
は線形変換回路、4は量子化器、6はビット配分回路、
7はブロック長選択回路、8は伝送路、15は多重化回
路をそれぞれ示す。
FIG. 1 is a block diagram showing one embodiment of the present invention, an example of the state of a buffer that stores force samples and a procedure for selecting an optimal block length, FIG. 5 is a block diagram showing a conventional example, and FIG. Figures (a) and (b) are diagrams showing details of the bit allocation circuit and bit allocation circuit (■) in Figure 5, Figure 7 is a diagram showing another conventional example, and Figures 8 (a) and (b). 7 is a diagram showing details of the normalization circuit and the denormalization circuit in FIG. 7. FIG. In the figure, 1.17 is an input terminal, 2 is a normalization circuit, and 3
is a linear conversion circuit, 4 is a quantizer, 6 is a bit allocation circuit,
7 represents a block length selection circuit, 8 represents a transmission path, and 15 represents a multiplexing circuit.

Claims (6)

【特許請求の範囲】[Claims] (1)音声/音楽等の信号の情報量を圧縮して伝送/蓄
積するために入力信号を適応変換符号化する際に、ブロ
ック長が指定されている場合には該指定されたブロック
長で線形変換を行ない、それ以外の場合には、入力信号
サンプルをバッファに蓄積し、複数のブロック長で該複
数のブロック長の内で最大の数に等しい入力サンプルを
単位として独立に線形変換を行ない、得られた変換係数
及び補助情報をそれぞれ独立に記憶すると同時に変換係
数を用いて最適ブロック長を決定し、該最適ブロック長
に対応した前記記憶された変換係数及び補助情報を選択
し、該選択された変換係数に対しては変換係数を用いて
計算したビット配分により量子化を行ない、該量子化出
力とビット配分情報と前記選択された補助情報を前記最
適ブロック長と共に伝送/蓄積することを特徴とする適
応変換符号化の方法。
(1) When adaptively converting an input signal to compress and transmit/storage the information content of a signal such as voice/music, if a block length is specified, the specified block length is used. Otherwise, the input signal samples are stored in a buffer and the linear transformation is performed independently in units of input samples equal to the maximum number of the plurality of block lengths. , store the obtained transform coefficients and auxiliary information independently, simultaneously determine an optimal block length using the transform coefficients, select the stored transform coefficients and auxiliary information corresponding to the optimal block length, and select the stored transform coefficients and auxiliary information corresponding to the optimal block length. quantization is performed on the converted transform coefficients by bit allocation calculated using the transform coefficients, and the quantized output, bit allocation information, and the selected auxiliary information are transmitted/stored together with the optimal block length. Features adaptive transform coding method.
(2)変換係数を用いた最適ブロック長の決定は、変換
係数の分散を用いて行なうことを特徴とする請求項1記
載の適応変換符号化の方法。
(2) The adaptive transform encoding method according to claim 1, wherein the determination of the optimal block length using the transform coefficients is performed using the variance of the transform coefficients.
(3)変換係数を用いた最適ブロック長の決定は、変換
係数の振幅最大値と振幅最小値を用いて行なうことを特
徴とする請求項1記載の適応変換符号化の方法。
(3) The adaptive transform encoding method according to claim 1, wherein the determination of the optimal block length using the transform coefficients is performed using the maximum amplitude value and the minimum amplitude value of the transform coefficients.
(4)入力サンプルを蓄積するバッファと、複数のブロ
ック長で該複数のブロック長の内で最大の数に等しい入
力サンプルを単位として独立に線形変換を行なう線形変
換回路と、得られた変換係数及び補助情報をそれぞれ独
立に記憶し、変換係数を用いて最適ブロック長を選択し
、該最適ブロック長に対応した前記記憶された変換係数
及び補助情報を選択して前記最適ブロック長と共に出力
するブロック長選択回路と、該選択された変換係数を用
いてビット配分を計算するビット配分回路と、該ビット
配分回路で得られたビット配分を用いて前記選択された
変換係数を量子化する量子化器と、該量子化器出力とビ
ット配分回路出力と前記選択された補助情報と前記最適
ブロック長を多重化して伝送/蓄積する多重化回路を具
備することを特徴とする適応変換符号化装置。
(4) A buffer that accumulates input samples, a linear conversion circuit that independently performs linear conversion using input samples equal to the maximum number of block lengths as a unit, and the obtained conversion coefficients. and auxiliary information independently, selects an optimal block length using transform coefficients, selects the stored transform coefficients and auxiliary information corresponding to the optimal block length, and outputs the selected transform coefficients and auxiliary information together with the optimal block length. a long selection circuit; a bit allocation circuit that calculates bit allocation using the selected transform coefficient; and a quantizer that quantizes the selected transform coefficient using the bit allocation obtained by the bit allocation circuit. and a multiplexing circuit that multiplexes and transmits/stores the output of the quantizer, the output of the bit allocation circuit, the selected auxiliary information, and the optimal block length.
(5)ブロック長選択回路は、変換係数を記憶する第1
の記憶装置と、補助情報を記憶する第2の記憶装置と、
前記変換係数を受けてその分散を計算し、最小の分散を
与えるブロック長に対応した信号を出力する分散計算回
路と、該分散計算回路の出力と外部から供給されるブロ
ック長指定信号を受け、該ブロック長指定信号でいずれ
かの入力信号を選択して出力する第1のセレクタと、前
記第1の記憶装置の出力を受け前記第1のセレクタの出
力でいずれかを選択して出力する第2のセレクタと、前
記第2の記憶装置の出力を受け前記第1のセレクタの出
力でいずれかを選択して出力する第3のセレクタとを具
備することを特徴とする請求項4記載の適応変換符号化
装置。
(5) The block length selection circuit includes a first block length selection circuit that stores transform coefficients.
a second storage device that stores auxiliary information; and a second storage device that stores auxiliary information.
a variance calculation circuit that receives the transformation coefficient, calculates its variance, and outputs a signal corresponding to a block length that provides the minimum variance; and receives an output of the variance calculation circuit and a block length designation signal supplied from the outside; a first selector that selects and outputs one of the input signals using the block length designation signal; and a first selector that receives the output of the first storage device and selects and outputs one of the input signals using the output of the first selector. 5. The adaptation according to claim 4, further comprising a third selector that receives the output of the second storage device and selects and outputs one of the outputs of the first selector. Transform coding device.
(6)ブロック長選択回路は、変換係数を記憶する第1
の記憶装置と、補助情報を記憶する第2の記憶装置と、
前記変換係数を受けてその振幅の最大値と最小値を検出
し、該最大値と該最小値の差の最小値を与えるブロック
長に対応した信号を出力する最大最小計算回路と、該最
大最小計算回路の出力と外部から供給されるブロック長
指定信号を受け、該ブロック長指定信号でいずれかの入
力信号を選択して出力する第1のセレクタと、前記第1
の記憶装置の出力を受け前記第1のセレクタの出力でい
ずれかを選択して出力する第2のセレクタと、前記第2
の記憶装置の出力を受け前記第1のセレクタの出力でい
ずれかを選択して出力する第3のセレクタとを具備する
ことを特徴とする請求項4記載の適応変換符号化装置。
(6) The block length selection circuit includes a first block length selection circuit that stores transform coefficients.
a second storage device that stores auxiliary information; and a second storage device that stores auxiliary information.
a maximum-minimum calculation circuit that receives the transformation coefficient, detects the maximum value and minimum value of its amplitude, and outputs a signal corresponding to a block length that gives the minimum value of the difference between the maximum value and the minimum value; a first selector that receives the output of the calculation circuit and a block length designation signal supplied from the outside, and selects and outputs one of the input signals using the block length designation signal;
a second selector that receives the output of the storage device and selects and outputs one of the outputs of the first selector;
5. The adaptive transform encoding apparatus according to claim 4, further comprising a third selector that receives the output of the storage device and selects and outputs one of the outputs of the first selector.
JP1285802A 1989-10-31 1989-10-31 Method and apparatus for adaptive transform coding Expired - Lifetime JP3010651B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1285802A JP3010651B2 (en) 1989-10-31 1989-10-31 Method and apparatus for adaptive transform coding

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1285802A JP3010651B2 (en) 1989-10-31 1989-10-31 Method and apparatus for adaptive transform coding

Publications (2)

Publication Number Publication Date
JPH03145823A true JPH03145823A (en) 1991-06-21
JP3010651B2 JP3010651B2 (en) 2000-02-21

Family

ID=17696270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1285802A Expired - Lifetime JP3010651B2 (en) 1989-10-31 1989-10-31 Method and apparatus for adaptive transform coding

Country Status (1)

Country Link
JP (1) JP3010651B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6060105B2 (en) * 2014-04-02 2017-01-11 豊光 根橋 Support tool and bag

Also Published As

Publication number Publication date
JP3010651B2 (en) 2000-02-21

Similar Documents

Publication Publication Date Title
EP2282310B1 (en) Entropy coding by adapting coding between level and run-length/level modes
JP2661985B2 (en) Digital video signal encoding device and corresponding decoding device
JP2841765B2 (en) Adaptive bit allocation method and apparatus
JPH0671237B2 (en) High efficiency coding system
JP2000338998A (en) Audio signal encoding method and decoding method, device therefor, and program recording medium
JPH0969781A (en) Audio data encoding device
JPH03145823A (en) Method and apparatus for adaptive conversion encoding
JP2890522B2 (en) Method and apparatus for adaptive transform coding
JP2638209B2 (en) Method and apparatus for adaptive transform coding
JP2569850B2 (en) Method and apparatus for adaptive transform coding
JP2778128B2 (en) Method and apparatus for adaptive transform coding
JP2778166B2 (en) Method and apparatus for adaptive transform coding
JP2923996B2 (en) Method and apparatus for adaptive transform coding
JP2569849B2 (en) Method and apparatus for adaptive transform coding
JP2778161B2 (en) Method and apparatus for adaptive transform coding
JPH0815261B2 (en) Adaptive transform vector quantization coding method
JP2569842B2 (en) Method and apparatus for adaptive transform coding
JP3010652B2 (en) Method and apparatus for adaptive transform coding
JP2638208B2 (en) Method and apparatus for adaptive transform coding / decoding
JP2890523B2 (en) Method and apparatus for adaptive transform coding
JP3092124B2 (en) Method and apparatus for adaptive transform coding
JPS6333025A (en) Sound encoding method
JPH0472870A (en) Picture encoding system

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081210

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091210

Year of fee payment: 10

EXPY Cancellation because of completion of term