JPH03144742A - Microcomputer - Google Patents
MicrocomputerInfo
- Publication number
- JPH03144742A JPH03144742A JP1283347A JP28334789A JPH03144742A JP H03144742 A JPH03144742 A JP H03144742A JP 1283347 A JP1283347 A JP 1283347A JP 28334789 A JP28334789 A JP 28334789A JP H03144742 A JPH03144742 A JP H03144742A
- Authority
- JP
- Japan
- Prior art keywords
- pattern data
- terminal
- external
- memory
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001678 irradiating effect Effects 0.000 abstract description 3
- 241001071864 Lethrinus laticaudis Species 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000008676 import Effects 0.000 description 2
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Digital Computer Display Output (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、外部プログラムに従い、キャラクタ−のパ
ターンデータを格納したメモリから取り出したパターン
データを映像信号に変換して出力するマイクロコンピュ
ータに関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a microcomputer that converts pattern data retrieved from a memory storing character pattern data into a video signal and outputs the video signal according to an external program.
ＯＳ Ｄ （Ｏｎ ５ｃｒｅｅｎ Ｄｉｓｐｌａｙ ）
を内蔵したマイクロコンピュータは、外部入力信号に基
づきＴＶのブラウン管上に文字や数字などのキャラクタ
を映し出すための映像信号を発生する装置である。OSD (On 5 screen display)
A microcomputer with a built-in is a device that generates a video signal for displaying characters such as letters and numbers on a TV's cathode ray tube based on an external input signal.
第４図は従来のＯＳ、 Ｄ内蔵のプログラム開発用マイ
クロコンピュータのブロック図である。同図に示すよう
に、マイクロコンピュータ１内には、０５Ｄ２とＣＰＵ
３が内蔵されている。０８Ｄ２は、相互に接続されてい
るキャクタ・ジェネレータ（Ｃ−Ｇ）用マスクＲＯＭ９
ｂ、表示ＲＡＭ６及びＯ３Ｄ制御回路７から構成されて
いる。表示ＲＡＭ６は、図示しない表示装置の映像面に
対応したアドレス空間を有しており、表示したい所望の
キャラクタに対応するキャラクタコードが映像面の所望
の表示位置に対応するアドレスに書込まれる。Ｃ−Ｇ用
マスクＲＯＭ９ｂは多数のキャラクタコードの各々に対
応づけて、各キャラクタを構成するパターンデータを格
納している。また、Ｏ３Ｄ制御回路７は表示ＲＡＭ６に
格納されたキャラクタコードを所定周期で読出し、この
読出したキャラクタコードに対応したパターンデータを
Ｃ−Ｇ用マスクＲＯＭ９ｂから読取ってこれを映像信号
に変換して映像信号出力端子８から出力する。FIG. 4 is a block diagram of a conventional program development microcomputer with built-in OS and D. As shown in the figure, the microcomputer 1 contains a 05D2 and a CPU.
3 is built-in. 08D2 is a character generator (CG) mask ROM 9 that is connected to each other.
b, a display RAM 6 and an O3D control circuit 7. The display RAM 6 has an address space corresponding to a video screen of a display device (not shown), and a character code corresponding to a desired character to be displayed is written to an address corresponding to a desired display position on the video screen. The CG mask ROM 9b stores pattern data constituting each character in association with each of a large number of character codes. The O3D control circuit 7 also reads the character code stored in the display RAM 6 at a predetermined period, reads pattern data corresponding to the read character code from the C-G mask ROM 9b, converts it into a video signal, and displays the image. It is output from the signal output terminal 8.
ＣＰＵ３は内部バス４を介して０３Ｄ２内の表示ＲＡＭ
６及びＯ８Ｄ制御回路７に接続されるとともに、外部端
子５に接続されている。ＣＰＵ３は、外部端子５を介し
てＥＰＲＯＭ等の外部メモリ１０に接続可能であり、こ
の外部メモリ１０に格納された外部プログラムを取込む
ことができ、この外部プログラムに基づき、表示ＲＡＭ
６に書込まれたキャラクタコードを書換えたり、Ｏ３Ｄ
制御回路７に映像信号の出力タイミング等の指令信号を
与えたりすることにより、外部プログラムを実行する。The CPU 3 accesses the display RAM in 03D2 via the internal bus 4.
6 and O8D control circuit 7, and is also connected to external terminal 5. The CPU 3 can be connected to an external memory 10 such as an EPROM via an external terminal 5, and can import an external program stored in this external memory 10, and based on this external program, the display RAM
6, rewrite the character code written in O3D
The external program is executed by giving a command signal such as the output timing of a video signal to the control circuit 7.
このようなマイクロコンピュータ１を収納するパッケー
ジとして、第５図に示すようなピギーバック形パッケー
ジがある。ピギーバック形パッケージ１１はその上面に
ピギーバック端子１２、その下面に外部接続端子１３を
有している。ピギーバック端子１２は、第４図で示した
外部端子５に相当する端子を含んでおり、外部接続端子
１３は映像信号出力端子８を含んでいる。したがって、
ピギーバック端子１２を介して、ユーザは外部プログラ
ムを内部のＣＰＵ３に実行させることができる。As a package for housing such a microcomputer 1, there is a piggyback type package as shown in FIG. The piggyback package 11 has piggyback terminals 12 on its upper surface and external connection terminals 13 on its lower surface. The piggyback terminal 12 includes a terminal corresponding to the external terminal 5 shown in FIG. 4, and the external connection terminal 13 includes a video signal output terminal 8. therefore,
Via the piggyback terminal 12, the user can cause the internal CPU 3 to execute an external program.
第６図はピギーバック端子１２を利用して行った第１の
エミュレーション例を示す説明図である。FIG. 6 is an explanatory diagram showing a first example of emulation performed using the piggyback terminal 12.
同図に示すように、パソコン等の外部プログラムメモリ
内蔵コンピュータ２１が、ＲＯＭエミュレータインタフ
ェース２２及びエミュレート端子２３を介して、ピギー
バック端子１２に接続されている。As shown in the figure, a computer 21 with a built-in external program memory, such as a personal computer, is connected to the piggyback terminal 12 via a ROM emulator interface 22 and an emulation terminal 23.
このように接続することにより、マイクロコンピュータ
１内のＣＰＵ３を、コンピュータ２１内蔵のメモリ中に
格納された外部プログラムで動作させることができ、外
部接続端子１３を介して接続された、デイスプレィ装置
等のユーザシステムのエミュレーションを行うことがで
きる。By connecting in this manner, the CPU 3 in the microcomputer 1 can be operated by an external program stored in the built-in memory of the computer 21, and a display device or the like connected via the external connection terminal 13 can be operated. User system emulation can be performed.
第７図はピギーバック端子１２を利用して行った第２の
エミュレーション例を示す説明図である。FIG. 7 is an explanatory diagram showing a second example of emulation performed using the piggyback terminal 12.
同図に示すように、外部プログラムが格納されたＥＰＲ
ＯＭ２６の外部端子が、直接ピギーバック端子１２に接
続されている。As shown in the figure, the EPR in which external programs are stored
An external terminal of the OM 26 is directly connected to the piggyback terminal 12.
このように接続することによっても、マイクロコンピュ
ータ１内のＣＰＵ３をＥＰＲＯＭ２６に書込まれた外部
プログラムで動作させることができ、外部接続端子１３
を介して接続されたユーザシステムのエミュレーション
を行うことができる。By connecting in this manner, the CPU 3 in the microcomputer 1 can be operated by an external program written in the EPROM 26, and the external connection terminal 13
It is possible to emulate a user system connected via.
従来のＯ３Ｄ内蔵のマイクロコンピュータは以上のよう
に構成されており、ＣＧ用のメモリとしてマスクＲＯＭ
が用いられており、ＣＧ用のメモリに格納されたキャラ
クタ−のパターンデータが固定されている。このため、
Ｏ５Ｄ内蔵のマイクロコンピュータのユーザがプログラ
ム開発（特にデバッグ）時に、キャラクタ−のパターン
データを自由に設定または変更することができないとい
う問題点があった。A conventional microcomputer with a built-in O3D is configured as described above, and uses mask ROM as CG memory.
is used, and the character pattern data stored in the CG memory is fixed. For this reason,
There is a problem in that a user of a microcomputer with a built-in O5D cannot freely set or change character pattern data when developing a program (especially debugging).
この発明は上記のような問題点を解決するために成され
たもので、映像信号として出力するキャラクタ−のパタ
ーンデータを自由に変更することができるＯＳＤ内蔵の
マイクロコンピュータを得ることを目的とする。This invention was made in order to solve the above-mentioned problems, and the object is to obtain a microcomputer with a built-in OSD that can freely change the pattern data of characters output as a video signal. .
この発明にかかるマイクロコンピュータは、外部プログ
ラムを取込み、該外部プログラムに従って動作するＣＰ
Ｕと、種々のキャラクタ−のパターンデータを格納した
メモリを有し、前記ＣＰＵの制御のもとで、前記メモリ
から前記パターンデータを取込み、該パターンデータを
映像信号に変換して出力するオンスクリーンディスプレ
イとを備えており、前記メモリは書込み・消去可能な不
揮発なメモリである。A microcomputer according to the present invention incorporates an external program and operates according to the external program.
U, and an on-screen device that has a memory storing pattern data of various characters, reads the pattern data from the memory, converts the pattern data into a video signal, and outputs the image signal under the control of the CPU. The memory is a writable and erasable nonvolatile memory.
この発明においては、種々のキャラクタ−のパターンデ
ータを格納したメモリは書込み・消去可能な不揮発なメ
モリであるため、常にキャラクタ−のパターンデータの
書換えが可能である。In this invention, since the memory storing the pattern data of various characters is a writable and erasable nonvolatile memory, the pattern data of the characters can always be rewritten.
第１図はこの発明の一実施例である、ＯＳＤ内蔵のプロ
グラム開発用マイクロコンピュータのブロック図である
。同図に示すように、マイクロコンピュータ１′内には
、０３Ｄ２とＣＰＵ３が内蔵されている。０５Ｄ２は、
相互に接続されているＣ＠Ｇ用Ｅ Ｐ ＲＯＭ ９ ａ
、表示ＲＡＭ６及びＯＳＤ制御回路７から構成されて
いる。表示ＲＡＭ６は、図示しない表示装置の映像面に
対応したアドレス空間を有しており、表示したい装置の
キャラクタに対応するキャラクタコードが映像面の所望
の表示位置に対応するアドレスに書込まれる。・Ｃ−Ｇ
用ＥＰＲＯＭ９ａは多数のキャラクタコード各々に対応
づけて、キャラクタを構成するパターンデータを格納し
ており、内部バス４を介して書込み端子１４に接続され
ている。また、Ｏ５Ｄ制御回路７は表示ＲＡＭ６に格納
されたキャラクタコードを所定周期で読出し、読出した
キャラクタコードに対応したパターンデータをＣ−Ｇ用
ＥＰ ＲＯＭ ９ ａから読取って、これを映像信号に
変換して映像信号出力端子８から出力する。FIG. 1 is a block diagram of a program development microcomputer with a built-in OSD, which is an embodiment of the present invention. As shown in the figure, a microcomputer 1' has a built-in microcomputer 03D2 and a CPU3. 05D2 is
Mutually connected C@G EP ROM 9a
, a display RAM 6 and an OSD control circuit 7. The display RAM 6 has an address space corresponding to a video screen of a display device (not shown), and a character code corresponding to a character of the device desired to be displayed is written to an address corresponding to a desired display position on the video screen.・CG
The EPROM 9a stores pattern data constituting characters in association with each of a large number of character codes, and is connected to the write terminal 14 via the internal bus 4. Further, the O5D control circuit 7 reads the character code stored in the display RAM 6 at a predetermined period, reads pattern data corresponding to the read character code from the C-G EP ROM 9a, and converts it into a video signal. The video signal is output from the video signal output terminal 8.
ＣＰＵ３は内部バス４を介して０３Ｄ２内の表示ＲＡＭ
６及びＯ３Ｄ制御回路７に接続されるとともに、外部端
子５に接続されている。ＣＰＵ３は、外部端子５を介し
てＥＰＲＯＭ等の外部メモリ１０に接続可能であり、こ
の外部メモリ１０に格納された外部プログラムを取込む
ことができ、この外部プログラムに基づき、表示ＲＡＭ
６に書込まれたキャラクタコードを書換えたり、ＯＳＤ
制御回路７に映像信号の出力タイミング等の指令信号を
与えたりすることにより、外部プログラムを実行する。The CPU 3 accesses the display RAM in 03D2 via the internal bus 4.
6 and O3D control circuit 7, and is also connected to external terminal 5. The CPU 3 can be connected to an external memory 10 such as an EPROM via an external terminal 5, and can import an external program stored in this external memory 10, and based on this external program, the display RAM
6, rewrite the character code written in the OSD
The external program is executed by giving a command signal such as the output timing of a video signal to the control circuit 7.
このようなマイクロコンピュータ１′を収納するパッケ
ージの一例として、この実施例では、第２図に示すよう
なピギーバック形パッケージ１１ａを用いる。ピギーバ
ック形パッケージｌｌａはその上面にピギーバック端子
１２ａ１その下面に外部接続端子１３ａを有している。As an example of a package that houses such a microcomputer 1', this embodiment uses a piggyback package 11a as shown in FIG. The piggyback package lla has a piggyback terminal 12a on its upper surface and an external connection terminal 13a on its lower surface.
ピギーバック端子１２ａは、第１図で示した外部端子５
に相当する端子を含んでおり、外部接続端子１３ａは映
像信号出力端子８及び書込み端子１４を含んでいる。し
たがって、ピギーバック端子１２を介して、ユーザは外
部プログラムを内部のＣＰＵ３に実行させることができ
る。また、Ｃ−Ｇ用ＥＰＲＯＭ９ａに格納されたパター
ンデータの消去用に、消去窓１５ａがピギーバック形パ
ッケージ１１の上面中央部に形成されている。The piggyback terminal 12a is the external terminal 5 shown in FIG.
The external connection terminal 13a includes a video signal output terminal 8 and a write terminal 14. Therefore, via the piggyback terminal 12, the user can cause the internal CPU 3 to execute an external program. Further, an erase window 15a is formed at the center of the top surface of the piggyback package 11 for erasing pattern data stored in the CG EPROM 9a.
この様な構成において、従来同様、ピギーノク・ツク端
子１２を利用して、第６図及び第７図で示したユーザシ
ステムのエミュレーションが行える。In such a configuration, the user system shown in FIGS. 6 and 7 can be emulated by using the piggyback terminal 12 as in the conventional case.
また、Ｃ−Ｇ用Ｅ Ｐ ＲＯＭ ９ ａに格納されたパ
ターンデータの消去は、消去窓１５を通して紫外線を照
射することにより行われる。なお、ピギーノくツク形パ
ッケージｌｌａの上面にビギーノく・ツク端子１２ａを
介してＥＦＲＯＭ等の外部装置が装着されている場合は
、外部装置を取り除いた後、消去が行われる。Further, the pattern data stored in the CG EPROM 9a is erased by irradiating ultraviolet rays through the erase window 15. Note that if an external device such as an EFROM is attached to the top surface of the piggyback-shaped package 11a via the piggyback terminal 12a, erasing is performed after removing the external device.
一方、Ｃ−Ｇ用ＥＰＲＯＭ９ａへのキャラクタ−のパタ
ーンデータの書込みは、書込み端子１４に書込みデータ
を印加することにより行われる。On the other hand, character pattern data is written into the CG EPROM 9a by applying write data to the write terminal 14.
マイクロコンピュータ１′を収納するノく・ソケージの
他の例として、第３図に示すようなパッケージ１１ｂを
用いてもよい。パッケージ１１ｂは下面に外部接続端子
１３ｂを有している。外部接続端子１３ｂは、第１図で
示した外部端子５．映像信号出力端子８及び書込み端子
１４を含んでいる。As another example of a cage for housing the microcomputer 1', a package 11b as shown in FIG. 3 may be used. The package 11b has external connection terminals 13b on the bottom surface. The external connection terminal 13b is the external terminal 5. shown in FIG. It includes a video signal output terminal 8 and a write terminal 14.
したがって、外部接続端子１３ｂを介して、ユーザは外
部プログラムを内部のＣＰＵ３に実行させることができ
る。また、Ｃ−Ｇ用Ｅ Ｐ Ｒ，ＯＭ ９ ａに格納さ
れたパターンデータの消去用の消去窓１５ｂがパッケー
ジ１１ｂの上面中央部に形成されている。Therefore, the user can cause the internal CPU 3 to execute an external program via the external connection terminal 13b. Further, an erase window 15b for erasing pattern data stored in the CG EPR, OM 9a is formed at the center of the upper surface of the package 11b.
この様な構成において、外部端子５に相当する外部接続
端子１３を介して外部プログラムが取込めるように接続
すれば、第６図及び第７図で示したのと等価なユーザシ
ステムのエミュレーションが行える。また、Ｃ−ＧＪＴ
］ＥＰＲＯＭ９ａに格納されたパターンデータの消去は
、消去窓１５ｂを通して紫外線を照射することにより行
われる。なお、パッケージｌｌｂ上面に外部装置が装着
されることはないため、ピギーバック形パッケージ１１
ａのように、消去時に外部装置を取り除く手間はない。In such a configuration, if it is connected so that an external program can be loaded through the external connection terminal 13 corresponding to the external terminal 5, it is possible to emulate a user system equivalent to that shown in FIGS. 6 and 7. . Also, C-GJT
] The pattern data stored in the EPROM 9a is erased by irradiating ultraviolet light through the erase window 15b. Note that since no external device is attached to the top surface of the package llb, the piggyback package 11
There is no need to remove the external device when erasing as in (a).
一方、Ｃ−Ｇ用ＥＰＲＯＭ９ａへのパターンデータの
書込みは、書込み端子１４に書込みデータを印加するこ
とにより行われる。On the other hand, pattern data is written into the CG EPROM 9a by applying write data to the write terminal 14.
なお、この実施例では、Ｃ−Ｇ用のメモリとしてＥＦＲ
ＯＭを用いたが、不揮発で書込み消去可能なメモリであ
れば代用可能であり、ＥＥＰＲＯＭのように、不揮発で
、電気的に書込み消去可能なメモリをＣ−Ｇ用のメモリ
として用いれば、マイクロコンピュータの収納パッケー
ジに消去窓を設ける必要もない。In addition, in this embodiment, EFR is used as the memory for C-G.
Although OM was used, any non-volatile, programmable and erasable memory can be used instead. If a non-volatile, electrically programmable and erasable memory, such as EEPROM, is used as the C-G memory, it can be used in a microcomputer. There is no need to provide an erasing window in the storage package.
以上説明したように、この発明によれば、種々のキャラ
クタ−のパターンデータを格納したメモリは書込み・消
去可能な不揮発なメモリであり、常にキャラクタ−のパ
ターンデータの書換えが可能であるため、プログラム開
発時に、キャラクタ−のパターンデータを自由に変更す
ることができる。As explained above, according to the present invention, the memory that stores the pattern data of various characters is a writable and erasable nonvolatile memory, and the character pattern data can always be rewritten. During development, character pattern data can be changed freely.
第１図はこの発明の一実施例であるＯ５Ｄ内蔵のプログ
ラム開発用マイクロコンピュータを示すブロック図、第
２図及び第３図はそのマイクロコンピュータの収納用パ
ッケージを示す斜視図、第４図は従来のＯ３Ｄ内蔵のプ
ログラム開発用マイクロコンピュータを示すブロック図
、第５図はそのマイクロコンピュータの収納用パッケー
ジを示す斜視図、第６図及び第７図はピギーバック端子
を利用して行ったエミュレーション例を示す説明図であ
る。
図ニオイテ、２１；１０ｓＤ、３はＣＰＵ、６は表示Ｒ
ＡＭ、７はＯ３Ｄ制御回路、９ａはＣ−Ｇ用ＥＰＲＯＭ
である。
なお、各図中同一符号は同一または相当部分を示す。FIG. 1 is a block diagram showing a program development microcomputer with a built-in O5D that is an embodiment of the present invention, FIGS. 2 and 3 are perspective views showing a storage package for the microcomputer, and FIG. 4 is a conventional Figure 5 is a block diagram showing a program development microcomputer with a built-in O3D, Figure 5 is a perspective view showing a storage package for the microcomputer, Figures 6 and 7 are examples of emulation performed using piggyback terminals. FIG. Figure 21; 10sD, 3 is CPU, 6 is display R
AM, 7 is O3D control circuit, 9a is EPROM for C-G
It is. Note that the same reference numerals in each figure indicate the same or corresponding parts.
Claims (1)
って動作するＣＰＵと、 種々のキャラクターのパターンデータを格納したメモリ
を有し、前記ＣＰＵの制御のもとで、前記メモリから前
記パターンデータを取込み、該パターンデータを映像信
号に変換して出力するオンスクリーンディスプレイとを
備えたマイクロコンピュータにおいて、 前記メモリは書込み・消去可能な不揮発なメモリである
ことを特徴とするマイクロコンピュータ。(1) It has a CPU that takes in an external program and operates according to the external program, and a memory that stores pattern data of various characters, and under the control of the CPU, takes in the pattern data from the memory and operates according to the external program. A microcomputer equipped with an on-screen display that converts pattern data into a video signal and outputs the same, wherein the memory is a writable and erasable nonvolatile memory.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1283347A JP2899328B2 (en) | 1989-10-30 | 1989-10-30 | Microcomputer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1283347A JP2899328B2 (en) | 1989-10-30 | 1989-10-30 | Microcomputer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03144742A true JPH03144742A (en) | 1991-06-20 |
| JP2899328B2 JP2899328B2 (en) | 1999-06-02 |
Family
ID=17664309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1283347A Expired - Fee Related JP2899328B2 (en) | 1989-10-30 | 1989-10-30 | Microcomputer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2899328B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5333539A (en) * | 1976-09-09 | 1978-03-29 | Matsushita Electric Ind Co Ltd | Memory test unit |
| JPS60262249A (en) * | 1984-06-08 | 1985-12-25 | Fuji Xerox Co Ltd | Microprocessor applying device |
-
1989
- 1989-10-30 JP JP1283347A patent/JP2899328B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5333539A (en) * | 1976-09-09 | 1978-03-29 | Matsushita Electric Ind Co Ltd | Memory test unit |
| JPS60262249A (en) * | 1984-06-08 | 1985-12-25 | Fuji Xerox Co Ltd | Microprocessor applying device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2899328B2 (en) | 1999-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950702061A (en) | Write data to non-volatile memory | |
| JPH0315212B2 (en) | ||
| JPH03144742A (en) | Microcomputer | |
| JP2001154839A (en) | Recording medium for managing reading information, and information processor | |
| JPH03158184A (en) | Sewing machine operated according to control program | |
| JP3480957B2 (en) | Memory programming equipment | |
| JPH04359293A (en) | Microcomputer for screen display | |
| JP2002073360A (en) | Start information rewrite device | |
| JP3223160B2 (en) | Microcomputer | |
| JP3270729B2 (en) | Extended instruction set simulator | |
| JPH064686A (en) | Semiconductor integrated circuit device | |
| US6753868B2 (en) | Single-chip microcomputer and method of modifying memory contents of its memory device | |
| JPS6290733A (en) | Device for displaying content of ram | |
| JP3152349B2 (en) | IC card system | |
| JPS63244133A (en) | Storing system for control program | |
| JPH07295879A (en) | Data processor | |
| JPS5553736A (en) | Display unit | |
| JPH04255082A (en) | Apparatus loaded with microcomputer | |
| JPH04344579A (en) | Microprocessor | |
| JPS60169906A (en) | Programmable controller | |
| JPH01251232A (en) | Information processor | |
| JPH03171343A (en) | Memory check device | |
| JPS6057434A (en) | Development system for microcomputer program using personal computer | |
| JPH0554203A (en) | Ic card | |
| JPH08307480A (en) | Communication terminal equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080312 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |