JPH03143640A - Printer - Google Patents

Printer

Info

Publication number
JPH03143640A
JPH03143640A JP28201289A JP28201289A JPH03143640A JP H03143640 A JPH03143640 A JP H03143640A JP 28201289 A JP28201289 A JP 28201289A JP 28201289 A JP28201289 A JP 28201289A JP H03143640 A JPH03143640 A JP H03143640A
Authority
JP
Japan
Prior art keywords
memory
dot
data
print head
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28201289A
Other languages
Japanese (ja)
Inventor
Shizuo Sato
佐藤 鎮雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP28201289A priority Critical patent/JPH03143640A/en
Publication of JPH03143640A publication Critical patent/JPH03143640A/en
Pending legal-status Critical Current

Links

Landscapes

  • Record Information Processing For Printing (AREA)

Abstract

PURPOSE:To enable high speed printing to be performed without requiring necessity for editing a dot data according to the pin array in a printing head by a method wherein a dot pattern of a character is stored in a CG memory according to the dot array in the printing head, and a logical product is taken from the dot array data read from the memory and said dot pattern. CONSTITUTION:When a data is read from a CG memory 2, a pin array data is read from a pin array data memory 3 in synchronization therewith, and both are inputted to an AND circuit 5. The AND circuit 5 extracts only a necessary data from data to be read from the CG memory 2, and outputs that. A data to be outputted from the AND circuit 5 is stored in a buffer memory 6, which is read at specified printing timing with said DMA circuit 9, and is printed with a printing head 8 via a printing control circuit 7.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は印字装置にかかり、特に高速に印字するのに好
適なドツト方式の印字装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a printing device, and particularly to a dot-type printing device suitable for high-speed printing.

[従来の技術] 従来のドツト方式印字装置は、特開昭57−49572
号公報に開示されているように、キャラクタジェネレー
タメモリ(以下、CGメモリと称する)に格納されるド
ツトパターンは、印字ヘッドのドツトを形成する複数の
ビンが縦一列に配置されているときに適合するように、
−文字針づつ格納されている。したがって、印字ヘッド
のピン配列が一列の場合には、CGメモリからそのまま
ドツトパターンを読み出せばよいが、印字ヘッドのピン
配列がいわゆる2列のちどり配列の場合や、ひし形配列
の場合には、各ヘッドのピン配列にしたがって、1文字
分のデータを飛び飛びのアドレスから順次読み出して、
バッファメモリに格納する必要がある。
[Prior art] A conventional dot printing device is disclosed in Japanese Patent Application Laid-Open No. 57-49572.
As disclosed in the above publication, the dot pattern stored in the character generator memory (hereinafter referred to as CG memory) is suitable when a plurality of bins forming the dots of the print head are arranged in a vertical line. As you do,
-Character hands are stored one by one. Therefore, if the pin arrangement of the print head is in a single row, the dot pattern can be read directly from the CG memory, but if the pin arrangement of the print head is a so-called two-row arrangement or a diamond arrangement, According to the pin arrangement of each head, data for one character is read out sequentially from discrete addresses,
Must be stored in buffer memory.

[発明が解決しようとする課題] 上記した従来技術においては、印字ヘッドのピン配列に
ついて配慮されておらず、印字ヘッドのピン配列がいわ
ゆる2列のちどり配列の場合や、ひし形配列等の場合に
は、CGメモリのドツトデータを印字ヘッドのピン配列
に合せて、編集する必要があった。したがって、印字ヘ
ッドのピン配列が複雑になるはと、印字速度が低下する
という問題点があった。
[Problems to be Solved by the Invention] In the above-mentioned conventional technology, no consideration is given to the pin arrangement of the print head. It was necessary to edit the dot data in the CG memory to match the pin arrangement of the print head. Therefore, there is a problem that the pin arrangement of the print head becomes complicated and the printing speed decreases.

本発明は、上記した従来技術の問題点に鑑みなされたも
ので、高速印字を行なうことが可能な印字装置を提供す
ることを目的としている。
The present invention has been made in view of the problems of the prior art described above, and an object of the present invention is to provide a printing device capable of high-speed printing.

[課題を解決するための手段] 本発明の印字装置は、文字パターンを格納したCGメモ
リと、CGメモリから読み出されたドツトデータを一時
的に格納するバッファメモリと、ドツト方式の印字ヘッ
ドと、バッファメモリからドツトデータを取り出して印
字ヘッドによって印字させる印字制御部と、上記各部分
を、1.す御するマイクロプロセッサとを含んで構成さ
れる印字装置に適用されるものであり、特に上記CGメ
モリは上記印字ヘッドのドツト配列に適合したドツトパ
ターンを格納し、さらに上記印字ヘッドのドツト配列パ
ターンを記憶したドツト配列データメモリと、上記CG
メモリから読み出されたドツトパターンと上記ドツト配
列データメモリから読み出されたドツト配列パターンと
を人力するアンド回路とを設け、上記アンド回路から出
力されるドツトパターンを上記バッファメモリに格納す
るように構成したことを特徴としている。
[Means for Solving the Problems] The printing device of the present invention includes a CG memory that stores character patterns, a buffer memory that temporarily stores dot data read from the CG memory, and a dot-type print head. , a print control unit that takes out dot data from the buffer memory and causes the print head to print it; and each of the above parts: 1. In particular, the CG memory stores a dot pattern that matches the dot arrangement of the print head, and further stores a dot pattern that matches the dot arrangement of the print head. The dot array data memory that stores the above CG
An AND circuit is provided for manually inputting the dot pattern read from the memory and the dot array pattern read from the dot array data memory, and the dot pattern output from the AND circuit is stored in the buffer memory. It is characterized by its composition.

[作用] 本発明によれば、CGメモリ内に印字ヘッドのドツト配
列に合せて文字のドツトパターンを格納し、ドツト配列
データメモリから読み出された印字ヘッドのドツト配列
データとアンドが取られ、その結果得られたドツトパタ
ーンがバッファメモリを介して印字される。したがって
、CGメモリのドツトデータを印字ヘッドのピン配列に
合せて編集する必要がなく、高速印字が可能になる。
[Operation] According to the present invention, the dot pattern of a character is stored in the CG memory in accordance with the dot arrangement of the print head, and the dot pattern is ANDed with the dot arrangement data of the print head read from the dot arrangement data memory. The resulting dot pattern is printed via a buffer memory. Therefore, there is no need to edit the dot data in the CG memory to match the pin arrangement of the print head, and high-speed printing becomes possible.

[実施例コ 以下添付の図面に示す実施例により、更に詳細に本発明
について説明する。
[Embodiments] The present invention will be explained in more detail below with reference to embodiments shown in the attached drawings.

第1図は本発明の印字装置の一実施例を示すブロック図
である。第1図に示す印字装置は、マイクロプロセッサ
1と、CGメモリ2と、ピン配列データメモリ3と、カ
ウンタ4と、アンド回路5と、バッファメモリ6と、印
字制御回路7と、ワイヤドツト方式の印字ヘッド8と、
DMA回路9と、バス10とから構成されている。
FIG. 1 is a block diagram showing an embodiment of the printing device of the present invention. The printing device shown in FIG. 1 includes a microprocessor 1, a CG memory 2, a pin arrangement data memory 3, a counter 4, an AND circuit 5, a buffer memory 6, a print control circuit 7, and wire dot type printing. Head 8 and
It is composed of a DMA circuit 9 and a bus 10.

ここで、第2図(a)に示すように、印字ヘッド8のピ
ンP1〜PlOは、ひし型配列のピン配置となっており
、各ピンP1〜PIOの印字位置は第2図(b)に示す
ような配置となる。
Here, as shown in FIG. 2(a), the pins P1 to PIO of the print head 8 have a diamond-shaped pin arrangement, and the printing position of each pin P1 to PIO is as shown in FIG. 2(b). The arrangement will be as shown in .

また、CGメモリ2は、例えば第3図に示すドツト構成
の文字rAJ、rBJを、第4図に示すような配置で格
納している。すなわち、文字rAJは1ワードが10ビ
ツトのメモリ2のアドレスO〜17に格納され、同じく
文字rBJは1ワードが10ビツトのメモリ2のアドレ
ス9〜23に格納されている。ここで、各アドレスの1
ビツト目は、印字ヘッド8のピンP1の印字データに相
当し、2ビツト目は印字ヘッド8のピンP2の印字デー
タに相当し、以下同様に、iビット目は印字ヘッド8の
ピンPi  (i=1〜10)の印字データに相当する
。したがって、第4図に示す文字rAJ等のデータは、
ピンP1〜PLOの配置、すなわちこの配置に起因する
印字タイミングの差に応じて、各ドツトが所定のビット
数だけすれた配置になっている。さらに、各文字は、第
4図に示すように、それぞれCGメモリ2の一部重複し
たアドレスに(この実施例では、9アドレス分)格納さ
れる。
Further, the CG memory 2 stores, for example, the dot-configured characters rAJ and rBJ shown in FIG. 3 in an arrangement as shown in FIG. 4. That is, the character rAJ is stored at addresses O-17 of the memory 2, each word of which is 10 bits, and the character rBJ is stored at addresses 9-23 of the memory 2, each word of which is 10 bits. Here, 1 of each address
The ith bit corresponds to the print data of pin P1 of the print head 8, the 2nd bit corresponds to the print data of pin P2 of the print head 8, and similarly, the i-th bit corresponds to the print data of pin P1 of the print head 8. =1 to 10). Therefore, the data such as the characters rAJ shown in FIG.
Depending on the arrangement of pins P1 to PLO, that is, the difference in printing timing caused by this arrangement, each dot is arranged with a predetermined number of bits apart. Furthermore, as shown in FIG. 4, each character is stored at partially overlapping addresses in the CG memory 2 (9 addresses in this embodiment).

また、ピン配列データメモリ3は、第5図に示すように
、ひし型配列の印字ヘッド8に合せてアドレス0〜17
に図示するようなデータを格納している。このデータは
、CGメモリ2と同様に、1ワード10ビツトで構成さ
れ、CGメモリ2から読み出されるデータとアンド回路
5を用いてアンド条件を取ることにより、マスクをかけ
、これによって上記したように2つの文字か重複して格
納されているCGメモリ2から読み出されるデータから
1文字分のデータを抽出するものである。
Further, as shown in FIG.
The data shown in the figure is stored. Like the CG memory 2, this data is composed of 1 word of 10 bits, and is masked by taking an AND condition using the data read from the CG memory 2 and the AND circuit 5. Data for one character is extracted from data read out from the CG memory 2 in which two or more characters are stored redundantly.

さらに、第1図に示すカウンタ4は、CGメモリ2から
1アドレス分のデータが読み出される毎にカウントアツ
プされ、またビン配列データメモリ3から一文字分のデ
ータが読み出される毎に、すなわち18カウントする毎
に、ゼロクリアされる。
Further, the counter 4 shown in FIG. 1 counts up each time data for one address is read from the CG memory 2, and counts up by 18 each time data for one character is read from the bin array data memory 3. Cleared to zero each time.

次に、第1図に示す実施例の動作について説明する。今
、CGメモリ2から文字「A Jに関するデータが読み
出されたとすると、これに同期してピン配列データメモ
リ3からビン配列データが読み出され、共にアンド回路
5に入力される。アンド回路5は、上記したようにCG
メモリ2から読み出されるデータから文字rAJのデー
タだけを抽出し、第6図に示すように文字rAJのデー
タだけを出力する。アンド回路5から出力されるデータ
は、バッファメモリ6に格納され、そのDMA回路9に
より所定の印字タイミングで読み出され、印字制御回路
7を介して印字ヘッド8によって印字される。
Next, the operation of the embodiment shown in FIG. 1 will be explained. Now, if data regarding the character "A J" is read out from the CG memory 2, the bin array data is read out from the pin array data memory 3 in synchronization with this, and both are input to the AND circuit 5.AND circuit 5 is, as mentioned above, CG
Only the data of the character rAJ is extracted from the data read from the memory 2, and only the data of the character rAJ is output as shown in FIG. The data output from the AND circuit 5 is stored in a buffer memory 6, read out by the DMA circuit 9 at a predetermined printing timing, and printed by the print head 8 via the print control circuit 7.

なお、以上に説明した実施例においては、CGメモリ2
に格納された各文字データは、第4図に示すように重複
して格納される。したがって、CGメモリ2に必要とさ
れるメモリ容量は、少なくて済む。例えば、印字文字の
横方向ドツト数をnとし、格納文字数をmとすると、C
Gメモリ2に必要とされるメモリ容量は、nX(m+1
)  ドツトになる。
In addition, in the embodiment described above, the CG memory 2
Each character data stored in 1 is stored redundantly as shown in FIG. Therefore, the memory capacity required for the CG memory 2 can be small. For example, if the number of horizontal dots of printed characters is n and the number of stored characters is m, then C
The memory capacity required for G memory 2 is nX(m+1
) becomes a dot.

また、上記の実施例においては、印字ヘッドが複数のビ
ンを備えたワイヤドツト方式の印字ヘッドであるとして
説明したが、本発明はこれに限定されるものではなく、
例えばドツト方式の印字ヘッドであればよく、熱転写式
の印字ヘッド等にも適用できるものである。
Further, in the above embodiment, the print head is a wire dot type print head having a plurality of bins, but the present invention is not limited to this.
For example, it may be a dot type print head, and can also be applied to a thermal transfer type print head.

[発明の効果コ 以上の説明から明らかなように、本発明によればCGメ
モリに印字ヘッドのピン配列に適合させたドツトデータ
を格納し、さらに印字ヘッドのピン配列データとアンド
条件を取りながら読み出すため、CGメモリのドツトデ
ータを印字ヘッドのピン配列に合せて編集する必要がな
くなり、印字ヘッドのピン配列が2列のちどり配列やひ
し型配列等の場合でも、高速印字を行なうことが可能に
なる。
[Effects of the Invention] As is clear from the above explanation, according to the present invention, dot data adapted to the pin arrangement of the print head is stored in the CG memory, and furthermore, while taking an AND condition with the pin arrangement data of the print head, This eliminates the need to edit the dot data in the CG memory to match the print head's pin arrangement, and high-speed printing is possible even when the print head's pin arrangement is in a two-row arrangement or a diamond arrangement. become.

また、CGメモリに一文字分のドツトデータを他の一文
字分のデータと一部重複して格納するため、CGメモリ
の容量を増加することなく、実現することができる。
Furthermore, since the dot data for one character is stored in the CG memory partially overlapping with the data for another character, this can be realized without increasing the capacity of the CG memory.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すブロック図、第2図(
a)は第1図に示す印字ヘッドのピン配列を示す説明図
、第2図(b)は第2図(a)に示す各ピンの印字位置
を示す説明図、第3図は文字のフォントデザインの一例
を示す説明図、第4図は第1図に示すCGメモリに格納
されるドツトデータの一例を示す説明図、第5図は第1
図に示すビン配列データメモリに格納されるデータの一
例を示す説明図、第6図は文字式を印字するときに第1
図のバッファメモリに格納されるドツトデータの一例を
示す説明図である。 l・・・マイクロプロセッサ、2・・・CGメモリ、3
・・・ピン配列データメモリ、4・・・カウンタ、5・
・・アンド回路、6・・・バッファメモリ、7・・・印
字制御回路、8・・・印字ヘッド、P1〜P2・・・ビ
ン。
FIG. 1 is a block diagram showing one embodiment of the present invention, and FIG. 2 (
a) is an explanatory diagram showing the pin arrangement of the print head shown in Fig. 1, Fig. 2 (b) is an explanatory diagram showing the printing position of each pin shown in Fig. 2 (a), and Fig. 3 is an explanatory diagram showing the printing position of each pin shown in Fig. 2 (a). An explanatory diagram showing an example of a design, FIG. 4 is an explanatory diagram showing an example of dot data stored in the CG memory shown in FIG. 1, and FIG.
Fig. 6 is an explanatory diagram showing an example of data stored in the bin array data memory shown in Fig. 6.
FIG. 3 is an explanatory diagram showing an example of dot data stored in the buffer memory shown in the figure. l...Microprocessor, 2...CG memory, 3
...Pin arrangement data memory, 4...Counter, 5.
...AND circuit, 6...Buffer memory, 7...Print control circuit, 8...Print head, P1-P2...Bin.

Claims (1)

【特許請求の範囲】[Claims] 1、文字パターンを格納したキャラクタジェネレータメ
モリと、キャラクタジェネレータメモリから読み出され
たドットデータを一時的に格納するバッファメモリと、
ドット方式の印字ヘッドと、バッファメモリからドット
データを取り出して印字ヘッドによって印字させる印字
制御部と、上記各部分を制御するマイクロプロセッサと
を含んで構成される印字装置において、上記キャラクタ
ジェネレータメモリは上記印字ヘッドのドット配列に適
合したドットパターンを格納し、さらに上記印字ヘッド
のドット配列パターンを記憶したドット配列データメモ
リと、上記キャラクタジェネレータメモリから読み出さ
れたドットパターンと上記ドット配列データメモリから
読み出されたドット配列パターンとを入力するアンド回
路とを設け、上記アンド回路から出力されるドットパタ
ーンを上記バッファメモリに格納するように構成したこ
とを特徴とする印字装置。
1. A character generator memory that stores character patterns, a buffer memory that temporarily stores dot data read from the character generator memory,
In a printing device that includes a dot-type print head, a print control unit that retrieves dot data from a buffer memory and causes the print head to print it, and a microprocessor that controls each of the above parts, the character generator memory is A dot array data memory that stores a dot pattern that matches the dot array of the print head, and a dot array data memory that stores the dot array pattern of the print head, and a dot pattern read from the character generator memory and the dot array data memory that stores the dot array pattern of the print head. 1. A printing device comprising: an AND circuit for inputting the output dot array pattern; and the dot pattern output from the AND circuit is stored in the buffer memory.
JP28201289A 1989-10-31 1989-10-31 Printer Pending JPH03143640A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28201289A JPH03143640A (en) 1989-10-31 1989-10-31 Printer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28201289A JPH03143640A (en) 1989-10-31 1989-10-31 Printer

Publications (1)

Publication Number Publication Date
JPH03143640A true JPH03143640A (en) 1991-06-19

Family

ID=17647000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28201289A Pending JPH03143640A (en) 1989-10-31 1989-10-31 Printer

Country Status (1)

Country Link
JP (1) JPH03143640A (en)

Similar Documents

Publication Publication Date Title
US4543644A (en) Control circuit for matrix-driven recording
JPS6335431B2 (en)
EP0533049B1 (en) Printer for printing bold characters
JPH03143640A (en) Printer
CA1167987A (en) Circuit for controlling information on a display
US4635081A (en) Apparatus and method for generating dot-matrix characters in graphic patterns
JPS594706B2 (en) Print pattern generator
KR900007140B1 (en) Output device
JPS58211285A (en) Data editing system in chinese character printer
JPS6016676B2 (en) Character pattern information storage method in dot printer
JPH0462627A (en) Data converting device
JPH0630927B2 (en) Pattern output method
JPS61202854A (en) Printer controller
JPS58211463A (en) Printer
JP2000284775A (en) Dot pattern data editing system
JPS6230436B2 (en)
JPS6137441A (en) High-speed printing processing system of dot printer
JPS646027B2 (en)
JPS63317355A (en) Printer
JPS629962A (en) Character pattern write system
JPS60107694A (en) Character/graphic display unit
JPH01243091A (en) Transmission control method for character pattern
JPH0444867A (en) Data control device for page printer
JPS6217546B2 (en)
JPS583024A (en) Character pattern generating and processing system