JPH03118652A - Integrated circuit - Google Patents
Integrated circuitInfo
- Publication number
- JPH03118652A JPH03118652A JP1255892A JP25589289A JPH03118652A JP H03118652 A JPH03118652 A JP H03118652A JP 1255892 A JP1255892 A JP 1255892A JP 25589289 A JP25589289 A JP 25589289A JP H03118652 A JPH03118652 A JP H03118652A
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- serial bus
- integrated circuit
- gate
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、LSI等の集積回路に関する。[Detailed description of the invention] [Purpose of the invention] (Industrial application field) The present invention relates to integrated circuits such as LSIs.
(従来の技術)
従来から、第2図に示すように、LSI等の集積回路1
を、シリアルバスインタフェース回路2およびシリアル
バスレジスタ3を通して入力される制御信号Aに基づき
作動させるが、または外部より直接入力された制御信号
Bに基づき作動させるかの選択は、マルチプレクサ4を
用いて行っていた。そしてこのマルチプレクサ4におい
てどちらの制御信号を選択するがは、外部ピン5を介し
て入力された選択信号に基づいて決定されるようになっ
ていた。(Prior Art) Conventionally, as shown in FIG.
The multiplexer 4 is used to select whether to operate based on the control signal A input through the serial bus interface circuit 2 and the serial bus register 3, or based on the control signal B input directly from the outside. was. Which control signal to select in the multiplexer 4 is determined based on a selection signal input via an external pin 5.
ところが、このように外部ピンの一つを、上述のマルチ
プレクサ4に対する選択信号入力用に充てることは、外
囲器のビン数が限定された集積回路においては、機能の
拡張化を妨げる一つの要因にもなりかねないため、好ま
しい方法とは言いきれなかった。また、マルチプレクサ
4の構成においては多数のゲートを要するのでコスト高
になるという問題もあった。However, dedicating one of the external pins to the selection signal input to the multiplexer 4 described above is a factor that hinders functional expansion in integrated circuits with a limited number of package bins. This could not be said to be the preferred method as it could lead to this. Furthermore, the configuration of the multiplexer 4 requires a large number of gates, resulting in a problem of high cost.
(発明が解決しようとする課題)
このように従来からの集積回路では、制御信号の選択の
ため、外部ピンを一つ占有してしまうので、このことが
機能の拡張化を妨げる要因の一つになっていた。また、
多数のゲート数を要するためコスト高になる問題もあっ
た。(Problem to be solved by the invention) In this way, in conventional integrated circuits, one external pin is occupied for selecting control signals, and this is one of the factors that prevents expansion of functions. It had become. Also,
There is also the problem of high cost because it requires a large number of gates.
本発明はこのような課題を解決するためのもので、外部
ピンを用いることなく、しかもより少ないゲート数で、
インタフェース回路を通じて入力された制御信号と外部
より直接入力された制御信号のいずれか一方を、有効な
制御信号として選択することのできる集積回路の提供を
目的としている。The present invention is intended to solve these problems, without using external pins, and with a smaller number of gates.
The object of the present invention is to provide an integrated circuit that can select either a control signal input through an interface circuit or a control signal input directly from the outside as a valid control signal.
[発明の構成]
(課題を解決するための手段)
本発明の集積回路は上記目的を達成するために、インタ
フェース回路を通じて制御信号を入力する第1の制御信
号入力手段と、外部より制御信せを直接入力する第2の
制御信号入力手段と、第1および第2の制御信号入力手
段よりそれぞれ入力された制御信号から所定の論理演算
を行うゲートとを備え、各制御信号のうち、いずれか一
方を所定のレベルに設定することにより、他方の制御信
号を有効な制御信号としてゲートより出力するようにし
たものである。[Structure of the Invention] (Means for Solving the Problem) In order to achieve the above object, the integrated circuit of the present invention includes a first control signal input means for inputting a control signal through an interface circuit, and a control signal input means for inputting a control signal from the outside. and a gate that performs a predetermined logical operation from the control signals inputted from the first and second control signal input means, respectively. By setting one control signal to a predetermined level, the other control signal is output from the gate as an effective control signal.
(作 用)
本発明の集積回路では、第1および第2の制御信号入力
手段よりそれぞれ入力された各制御信号から所定の論理
演算を行うゲートを設け、各制御信号のうちいずれか一
方を所定のレベルに設定する。これにより、他方の制御
信号は、集積回路に対して有効な制御信号としてゲート
から出力される。(Function) In the integrated circuit of the present invention, a gate is provided that performs a predetermined logical operation from each control signal inputted from the first and second control signal input means, and one of the control signals is input to a predetermined value. level. As a result, the other control signal is outputted from the gate as a control signal valid for the integrated circuit.
したがって、この発明によれば、外部ピンを用いること
なく、シかもより少ないゲート数で、インタフェース回
路を通じて入力された制御信号と外部より直接入力され
た制御信号のいずれか一方を、有効な制御信号として選
択することが可能となる。Therefore, according to the present invention, either a control signal input through an interface circuit or a control signal input directly from the outside can be converted into an effective control signal without using external pins and with a smaller number of gates. It is possible to select as.
(実施例) 以下、本発明の実施例を図面に基づいて説明する。(Example) Embodiments of the present invention will be described below based on the drawings.
第1図は本発明に係る一実施例の集積回路における制御
信号入力系の構成を説明するためのブロック図である。FIG. 1 is a block diagram for explaining the configuration of a control signal input system in an integrated circuit according to an embodiment of the present invention.
同図において、11はLSI等の集積回路に対する信号
入力を制御するシリアルバスインタフェース回路、12
はシリアルバスインタフェース回路11により受信され
た制御信号Aを、データラッチクロックBに従ってラッ
チし、これを−時的に保持するシリアルバスレジスタで
ある。尚、このシリアルバスレジスタ12の内容は、リ
セット信号Cの入力により初期化されるようになってい
る。また、13はシリアルバスレジスタ12に保持され
た制御信号Aと外部ピン14を介して外部より直接入力
された制御信号りとの論理和をとって、その結果を集積
回路おける有効な制御信号としてシリアルバスに出力す
るためのORゲートである。In the figure, 11 is a serial bus interface circuit that controls signal input to an integrated circuit such as an LSI;
is a serial bus register that latches the control signal A received by the serial bus interface circuit 11 in accordance with the data latch clock B and temporarily holds it. Note that the contents of this serial bus register 12 are initialized by inputting a reset signal C. In addition, 13 takes the logical sum of the control signal A held in the serial bus register 12 and the control signal input directly from the outside via the external pin 14, and uses the result as an effective control signal in the integrated circuit. This is an OR gate for outputting to the serial bus.
このような構成の集積回路において、シリアルバスイン
タフェース回Th1lを通じて入力される制御信号Aと
外部より直接入力される制御信号りのうち、前者を選択
して当該集積回路において使用する場合は、外部ピン1
4をアース接続する。In an integrated circuit having such a configuration, when selecting the former between the control signal A input through the serial bus interface circuit Th1l and the control signal input directly from the outside and using it in the integrated circuit, the external pin 1
Connect 4 to ground.
これにより、シリアルバスレジスタ12に保持された制
御信号Aが、そのままORゲート13からシリアルバス
に送出される。As a result, the control signal A held in the serial bus register 12 is directly sent from the OR gate 13 to the serial bus.
また、外部より直接入力された制御信号りを選択する場
合は、外部ピン14を他の集積回路(図示せず)と接続
して、シリアルバスレジスタ12にリセット信号Cを入
力する。When selecting a control signal input directly from the outside, connect the external pin 14 to another integrated circuit (not shown) and input the reset signal C to the serial bus register 12.
これにより、シリアルバスレジスタ12の内容は川明化
され、外部ピン14を介して入力された制御信号りが、
そのままORゲート13から出力される。As a result, the contents of the serial bus register 12 are made clear, and the control signal input via the external pin 14 is
It is output from the OR gate 13 as it is.
かくしてこの実施例の集積回路によれば、外部ピンを用
いることなく、シリアルバスインタフェース回路11を
通じて入力される制御信号Aと外部より直接入力される
制御信号りのいずれか一方を、有効な制御信号として選
択することが可能となる。Thus, according to the integrated circuit of this embodiment, either the control signal A input through the serial bus interface circuit 11 or the control signal input directly from the outside can be converted into a valid control signal without using an external pin. It is possible to select as.
また、この実施例の集積回路は、単純な論理ゲ−ト(O
Rゲート13)を用いた構成なので、従来のマルチプレ
クサを用いた集積回路に比べ、かなり少ないゲート数で
済み、この結果、コストダウンを図ることもできる。Moreover, the integrated circuit of this embodiment is a simple logic gate (O
Since the configuration uses the R gate 13), the number of gates is considerably smaller than that of an integrated circuit using a conventional multiplexer, and as a result, costs can be reduced.
[発明の効果コ
以上説明したように本発明の集積回路によれば、外部ピ
ンを用いることなく、しかもより少ないゲト数で、イン
タフェース回路を通じて入力された制御信号と外部より
直接入力された制御信号のいずれか一方を、有効な制御
信号として選択することが可能となる。[Effects of the Invention] As explained above, according to the integrated circuit of the present invention, a control signal input through an interface circuit and a control signal input directly from the outside can be processed without using external pins and with a smaller number of gates. It becomes possible to select either one of them as an effective control signal.
第1図は本発明に係る一実施例の集積回路における制御
信号入力系の構成を説明するためのブロック図、第2図
は従来の集積回路の制御信号入力系の構成を示すブロッ
クである。
11・・・シリアルバスインタフェース回路、12・・
・シリアルバスレジスタ、13・・・ORゲート。FIG. 1 is a block diagram for explaining the configuration of a control signal input system in an integrated circuit according to an embodiment of the present invention, and FIG. 2 is a block diagram showing the configuration of a control signal input system of a conventional integrated circuit. 11... Serial bus interface circuit, 12...
・Serial bus register, 13...OR gate.
Claims (1)
の制御信号入力手段と、 外部より制御信号を直接入力する第2の制御信号入力手
段と、 前記第1および第2の制御信号入力手段よりそれぞれ入
力された制御信号から所定の論理演算を行うゲートとを
備え、 前記各制御信号のうち、いずれか一方を所定のレベルに
設定することにより、他方の制御信号を有効な制御信号
として前記ゲートより出力するようにしたことを特徴と
する集積回路。[Claims] A first device that inputs a control signal through an interface circuit.
a second control signal input means for directly inputting a control signal from the outside; and a gate for performing a predetermined logical operation from the control signals input from the first and second control signal input means, respectively. An integrated circuit comprising the following: By setting one of the control signals to a predetermined level, the other control signal is output from the gate as an effective control signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1255892A JP2575895B2 (en) | 1989-09-29 | 1989-09-29 | Control signal switching device for integrated circuits |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1255892A JP2575895B2 (en) | 1989-09-29 | 1989-09-29 | Control signal switching device for integrated circuits |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03118652A true JPH03118652A (en) | 1991-05-21 |
JP2575895B2 JP2575895B2 (en) | 1997-01-29 |
Family
ID=17285020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1255892A Expired - Lifetime JP2575895B2 (en) | 1989-09-29 | 1989-09-29 | Control signal switching device for integrated circuits |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2575895B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0701215A1 (en) * | 1994-09-06 | 1996-03-13 | Pitney Bowes, Inc. | An improved digital communication I/O port |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6240187A (en) * | 1985-08-12 | 1987-02-21 | エ−デイ−シ− テレコミユニケ−シヨンズ,インコ−ポレイテイド | Lamp receptacle and manufacture thereof |
-
1989
- 1989-09-29 JP JP1255892A patent/JP2575895B2/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6240187A (en) * | 1985-08-12 | 1987-02-21 | エ−デイ−シ− テレコミユニケ−シヨンズ,インコ−ポレイテイド | Lamp receptacle and manufacture thereof |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0701215A1 (en) * | 1994-09-06 | 1996-03-13 | Pitney Bowes, Inc. | An improved digital communication I/O port |
US5664123A (en) * | 1994-09-06 | 1997-09-02 | Pitney Bowes Inc. | Digital communication I/O port |
Also Published As
Publication number | Publication date |
---|---|
JP2575895B2 (en) | 1997-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0254981B1 (en) | Diagnostic circuit | |
EP0602973A2 (en) | Mixed signal integrated circuit architecture and test methodology | |
US5416919A (en) | Semiconductor integrated circuit with functional blocks capable of being individually tested externally | |
US5631912A (en) | High impedance test mode for JTAG | |
JPH07107916B2 (en) | Very large scale integrated circuit | |
US4835414A (en) | Flexible, reconfigurable terminal pin | |
JPH0365670A (en) | Integrated circuit device | |
US6218864B1 (en) | Structure and method for generating a clock enable signal in a PLD | |
US6961884B1 (en) | JTAG mirroring circuitry and methods | |
JPH06213974A (en) | Improvement of test constitution capable of testing sequence element | |
JPH03167487A (en) | Test facilitating circuit | |
JPH03118652A (en) | Integrated circuit | |
US6385748B1 (en) | Direct access logic testing in integrated circuits | |
US4766593A (en) | Monolithically integrated testable registers that cannot be directly addressed | |
JPS6248846B2 (en) | ||
JP2922370B2 (en) | Output circuit | |
JP2690083B2 (en) | Semiconductor integrated circuit device | |
JPH02117205A (en) | Scan latch circuit | |
US5670983A (en) | Video controller with shared configuration pins | |
JPS62219300A (en) | Semiconductor integrated circuit | |
JPS6173075A (en) | Extraction system for lsi logical state | |
JPH07120535A (en) | Method for diagnosing logic circuit and lsi circuit | |
JPH05265949A (en) | Integrated circuit device | |
JPS6072318A (en) | Logical lsi | |
JPH0497543A (en) | Peripheral macrocell |