JPH03117206A - Adaptive filter - Google Patents

Adaptive filter

Info

Publication number
JPH03117206A
JPH03117206A JP25588889A JP25588889A JPH03117206A JP H03117206 A JPH03117206 A JP H03117206A JP 25588889 A JP25588889 A JP 25588889A JP 25588889 A JP25588889 A JP 25588889A JP H03117206 A JPH03117206 A JP H03117206A
Authority
JP
Japan
Prior art keywords
coefficient
memory
adaptive filter
data
storage means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25588889A
Other languages
Japanese (ja)
Inventor
Shigenobu Minami
重信 南
Shoichiro Yamazaki
山崎 彰一郎
Atsushi Asano
篤 浅野
Takeshi Yamaguchi
武史 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP25588889A priority Critical patent/JPH03117206A/en
Publication of JPH03117206A publication Critical patent/JPH03117206A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain an adaptive filter whose tap coefficient correction calculation is executed in a processing time nearly equal to that for product sum calculation by applying pipeline processing to the tap coefficient correction calculation. CONSTITUTION:Switches 106, 107 are thrown to the position of R and a switch 108 is thrown to the position of CV respectively and respective data are read from a data memory 101 and a coefficient memory 102. The data are subject to prescribed product sum calculation by a multiplier 104 and an accumulator 105. Then a switch 112 is thrown to the position of W to bring an auxiliary coefficient memory 103 to the write mode and a coefficient data from the coefficient memory 102 is written in the memory 103 via a delay circuit 109 in a pipeline mode. Then a constant alpha is multiplied with a residual signal e(k) generated by an external subtractor at a multiplier 110, the result is inputted to a multiplier 104 via the switch 108 and the data from the memory 101 is inputted to generate a correction coefficient. Then the switch 112 is thrown to the position of R, the said correction coefficient, and a coefficient data from the memory 103 are corrected by addition, and the obtained coefficient is written in the memory 102 through a delay circuit 113.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、l5DN加入者線伝送システム、遠隔会議の
音響エコー防止、衛星回線のエコー感防止等で広く用い
られるエコーキャンセラやイコライザ等の・主要部であ
る適応フィルタに関する。
[Detailed Description of the Invention] [Object of the Invention] (Industrial Application Field) The present invention is an echo canceller that is widely used in I5DN subscriber line transmission systems, acoustic echo prevention in remote conferences, echo perception prevention in satellite lines, etc. It relates to adaptive filters, which are the main part of equalizers and equalizers.

(従来の技術) 通常、適応フィルタは、エコーキャンセラやイコライザ
等の主要部に用いられる。
(Prior Art) Adaptive filters are usually used in main parts of echo cancellers, equalizers, and the like.

エコー牛ヤンセラにおける適応フィルタ201は、第3
図に示すように、未知系202のH(ω)(但しωは角
周波数)なる特性を推定して、その近似特性R(ω)を
得るものである。ここで適応フィルタ201により得ら
れた近似特性R(ω)の精度が高く、はぼH(ω)−H
(ω)の場合は、適応フィルタ201の出力?(ω)と
未知系202の出力Y(ω)とはほぼ等しくなり、減算
器203の出力である誤差信号E(ω)の電力は非常に
小さくなる。したがって、未知系202の出力Y(ω)
がエコーの場合は、適応フィルタ201を用いてエコー
の消去が可能になる。
The adaptive filter 201 in the echo cow Jansera is the third
As shown in the figure, the characteristic H(ω) (where ω is the angular frequency) of the unknown system 202 is estimated to obtain its approximate characteristic R(ω). Here, the accuracy of the approximation characteristic R(ω) obtained by the adaptive filter 201 is high, and H(ω)−H
(ω), the output of the adaptive filter 201? (ω) and the output Y(ω) of the unknown system 202 are almost equal, and the power of the error signal E(ω), which is the output of the subtracter 203, becomes very small. Therefore, the output Y(ω) of the unknown system 202
If the signal is an echo, the adaptive filter 201 can be used to cancel the echo.

一方、イコライザにおける適応フィルタ301は、上述
のエコーキャンセラと同様に、H−’(ω)なる特性を
有する未知系302の逆特性R(ω)を推定し、未知系
302で歪を受けた受信信号Y(ω)から未知系の入力
信号である送信信号X(ω)を再生する。
On the other hand, similarly to the echo canceller described above, the adaptive filter 301 in the equalizer estimates the inverse characteristic R(ω) of the unknown system 302 having the characteristic H-'(ω), and estimates the inverse characteristic R(ω) of the unknown system 302 that is A transmission signal X(ω), which is an unknown input signal, is reproduced from the signal Y(ω).

ところで、上述した適応フィルタは時間領域で実現され
ることが多く、最急降下法や学習同定法といった逐次処
理で推定動作を行うのが一般的である。
By the way, the above-mentioned adaptive filter is often realized in the time domain, and the estimation operation is generally performed by sequential processing such as the steepest descent method or the learning identification method.

この場合、例えば最急降下法では、適応フィルタは、以
下のように積和演算、修正係数生成演算、タップ係数修
正演算により実現できる。
In this case, for example, in the steepest descent method, the adaptive filter can be realized by a product-sum operation, a correction coefficient generation operation, and a tap coefficient correction operation as follows.

1)積和演算 y  (k)−H”  (k)X”  (k)2)修正
係数生成演算 Δ(k)−α(y (k) −y (k) ) X(k
)3)タップ係数修正演算 H(k+1)−H(k)+Δ(k) ここで、H”  (k) 、X”  (k)は、それぞ
れ適応フィルタの特性H(ω)、適応フィルタ入力信号
の特性X(ω)の時刻にサンプルにおける時間領域の系
列で、 H” (k) = (h + (k)、h 2 (k)
、  、h N (k))X ” (k) = (x 
(k−N+1)、   、 x (k−N+1))であ
る。また、αは推定精度を決定する係数、y (k)は
適応フィルタの参照信号である。
1) Product-sum operation y (k) − H” (k)
)3) Tap coefficient correction calculation H(k+1)-H(k)+Δ(k) Here, H"(k) and X"(k) are the characteristic H(ω) of the adaptive filter and the adaptive filter input signal, respectively. A time-domain sequence of samples at time X(ω) of the characteristic H” (k) = (h + (k), h 2 (k)
, , h N (k))X ” (k) = (x
(k-N+1), , x (k-N+1)). Further, α is a coefficient that determines estimation accuracy, and y (k) is a reference signal of the adaptive filter.

これらの演算は、例えば第5図に示すように、適応トラ
ンスバーサルフィルタで実現することができる。
These calculations can be realized by an adaptive transversal filter, as shown in FIG. 5, for example.

この図において、401は適応フィルタの特性H”  
(k)を記憶する係数メモリ、402は適応フィルタの
入力信号系列X”  (k)を記憶するデータメモリで
ある。
In this figure, 401 is the characteristic H'' of the adaptive filter.
402 is a data memory that stores the input signal sequence X'' (k) of the adaptive filter.

この適応フィルタにおける積和演算は、第1および第2
のスイッチ403.404をそれぞれR側に、第3のス
イッチ405をCv側に接続した上で、上記各メモリ4
01.402のデータをそれぞれ読出し、これらのデー
タから第1の乗算器406およびアキュムレータ407
を用いて下式の演算を行うことによりなされる。
The product-sum operation in this adaptive filter is performed on the first and second
The switches 403 and 404 are connected to the R side, and the third switch 405 is connected to the Cv side.
01.01, 402, and from these data, the first multiplier 406 and the accumulator 407
This is done by calculating the following formula using .

9 (k)−Σ  h I(k )  x (k−1+
1)1拳■ また修正係数生成演算は、外部の減算器で生成した残差
信号e (k)に第2の乗算器408で定数αを掛は合
せた後、これをCR側に接続された第3のスイッチ40
5を介して第1の・乗算器406に入力し、さらにこの
第1の乗算器406に、R側に接続された第2のスイッ
チ404を介してデータメモリ402のデータを入力し
て、下式の演算を行うことによりなされる。
9 (k)-Σ h I(k) x (k-1+
1) 1st ■ In addition, the correction coefficient generation operation is performed by multiplying the residual signal e (k) generated by an external subtracter by a constant α in a second multiplier 408, and then adding it to the signal connected to the CR side. third switch 40
5 to the first multiplier 406, and further inputs the data in the data memory 402 to the first multiplier 406 via the second switch 404 connected to the R side. This is done by performing calculations on formulas.

d h +  (k ) −a e (k ) x (
k−1+1)(但し1m1−N) タップ係数修正演算は、R側に接続された第1のスイッ
チ403を介して係数メモリ401から読出されたi番
目のタップ係数b+  (k)と、上述の修正係数生成
演算により得られた修正係数dhi  (k)とを加算
器409で加算して行われる。
d h + (k) − a e (k) x (
k-1+1) (however, 1m1-N) The tap coefficient correction calculation is performed using the i-th tap coefficient b+ (k) read from the coefficient memory 401 via the first switch 403 connected to the R side, and the above-mentioned This is performed by adding the correction coefficient dhi (k) obtained by the correction coefficient generation operation in an adder 409.

h+ (k+1)−h+  (k)+dht  (k)
(但し1m1−N) ところで、一般的な時間領域の適応フィルタは、各サン
プル毎に上述の演算を実行することにより実現できるが
、例えば125μSeCの限られた時間内にN −40
00にものぼる非常に次数の高い適応FIRフィルタを
実現したり、12.5μsecといった非常に短いサン
プリング間隔のもとで32タップ程度の適応FIRフィ
ルタを実現しようとする場合、上記各演算に要する時間
が大きな障害となる。
h+ (k+1)-h+ (k)+dht (k)
(However, 1m1-N) By the way, a general time-domain adaptive filter can be realized by executing the above-mentioned calculation for each sample.
When trying to realize an adaptive FIR filter with a very high order of up to 00, or an adaptive FIR filter with about 32 taps at a very short sampling interval of 12.5 μsec, the time required for each of the above calculations is is a major obstacle.

そこで、通常、メモリアクセス、乗算、累積加算(アキ
ュムレータ)等の主要演算を、異なるハードウェアで同
一時間に次々に実行するパイプライン処理が用いられて
いる。
Therefore, pipeline processing is usually used in which main operations such as memory access, multiplication, and cumulative addition (accumulator) are executed one after another at the same time using different hardware.

しかしながら、メモリアクセスの一部には本質的にパイ
プライン処理化できない部分があることから、これが全
体の処理効率を大きく損う結果となっていた。
However, since some memory accesses cannot be inherently pipelined, this results in a significant loss of overall processing efficiency.

第6図は係数メモリとデータメモリに対するアクセスの
様子を示している。
FIG. 6 shows how the coefficient memory and data memory are accessed.

同図に示すように、積和演算は、係数メモリからの係数
およびデータメモリからのデータの読出しが1メモリサ
イクル内に行われ、パイプライン処理を適用して同時に
1メモリサイクル内で積和演算を行えば1メモリサイク
ルで1タツプの積和演算を行うことができる。
As shown in the figure, in the product-sum operation, the coefficients from the coefficient memory and the data from the data memory are read out within one memory cycle, and the product-sum operation is simultaneously performed within one memory cycle by applying pipeline processing. By doing this, it is possible to perform a one-tap sum of products operation in one memory cycle.

一方、タップ係数修正演算は、係数メモリから読出した
タップ係数に修正を加えた後、再び元の係数メモリに収
容する必要があるため、パイプライン処理が適用できず
、係数メモリへのアクセスが1タツプあたり 2回、す
なわち 2メモリサイクル分必要になる。したがって、
タップ係数の修正に積和演算の約2倍の処理時間が必要
となる。
On the other hand, in the tap coefficient correction operation, the tap coefficients read from the coefficient memory must be corrected and then stored in the original coefficient memory again, so pipeline processing cannot be applied and access to the coefficient memory is limited to one time. Two times per tap, or two memory cycles, are required. therefore,
Correcting the tap coefficients requires about twice as much processing time as the sum-of-products calculation.

(発明が解決しようとする課題) このように従来からの適応フィルタでは、タップ係数修
正演算の時間が、積和演算に費す時間の約2倍必要にな
り、このことがシステム実現上の大きな障害となってい
た。
(Problem to be solved by the invention) In this way, in conventional adaptive filters, the time required for the tap coefficient correction calculation is approximately twice the time spent on the product-sum calculation, which is a major problem in system implementation. It was a hindrance.

本発明はこのような課題を解決するためのもので、タッ
プ係数修正演算のパイプライン処理化を図って、このタ
ップ係数修正演算を積和演算並の処理時間で実現するこ
とのできる適応フィルタの提供を目的としている。
The present invention aims to solve these problems by implementing pipeline processing of tap coefficient correction calculations, and provides an adaptive filter that can realize the tap coefficient correction calculations in a processing time comparable to that of product-sum calculations. intended to provide.

[発明の構成] (課題を解決するための手段) 本発明の適応フィルタは上記した目的を達成するだに、
未知系の入力信号と該未知系の出力信号から逐次処理に
よって未知系の特性を推定する適応フィルタであって、
未知系の入力信号を記憶する第1の記憶手段と、未知系
の特性の推定値である適応フィルタの係数を記憶する第
2の記憶手段と、適応フィルタの係数を補助的に記憶す
る第3の記憶手段と、第1および第2の記憶手段からそ
れぞれ読出したデータから積和演算を行う積和演算手段
と、この積和演算手段の実行時、第2の記憶手段から読
出された係数を第3の記憶手段に転送する転送手段と、
未知系出力信号と積和演算結果から、適応フィルタの係
数を逐次的に変更するだめの情報を生成する修正係数生
成手段と、生成された情報を用いて第3の記憶手段から
読出された係数を修正し、その修正結果を第2の記憶手
段に記憶する係数修正手段とを備えたものである。
[Structure of the Invention] (Means for Solving the Problems) The adaptive filter of the present invention achieves the above-mentioned objects, and also has the following features:
An adaptive filter that estimates characteristics of an unknown system by sequential processing from an input signal of the unknown system and an output signal of the unknown system,
a first storage means for storing input signals of an unknown system; a second storage means for storing coefficients of an adaptive filter which are estimated values of characteristics of the unknown system; and a third storage means for storing coefficients of an adaptive filter auxiliary. a storage means, a product-sum calculation means for performing a product-sum calculation from the data read from the first and second storage means, respectively; a transfer means for transferring to a third storage means;
correction coefficient generation means for generating information for sequentially changing the coefficients of the adaptive filter from the unknown system output signal and the product-sum calculation results; and coefficients read from the third storage means using the generated information. and coefficient correction means for correcting the correction result in the second storage means.

(作 用) 本発明の適応フィルタでは、従来のタップ係数メモリ(
第2の記憶手段)に加え、補助的にタップ係数を記憶す
る第3の記憶手段を新たに用意し、積和演算の実行時、
第2の記憶手段から読出された係数を転送手段により第
3の記憶手段にパイプライン的に転送する。そして、タ
ップ係数修正処理では、第3の記憶手段より係数を読出
して、これに修正を加えた後、この修正係数を第2の記
憶手段に書込むようにしたので、これまで不可能であっ
たタップ係数の修正にパイプライン処理を適用すること
が可能となる。
(Function) In the adaptive filter of the present invention, the conventional tap coefficient memory (
In addition to the second storage means), a third storage means for additionally storing the tap coefficients is newly prepared, and when executing the product-sum operation,
The coefficients read from the second storage means are transferred to the third storage means by the transfer means in a pipeline manner. In the tap coefficient correction process, the coefficients are read out from the third storage means, the corrections are made to the coefficients, and then the correction coefficients are written into the second storage means, which was previously impossible. Pipeline processing can be applied to modify tap coefficients.

この結果、従来、■タップあたり 2メモリサイクル要
していた第2の記憶手段に対するアクセスを1メモリサ
イクルにすることが可能になって、タップ係数修正処理
を積和演算並の処理時間で実現することができ、適応フ
ィルタの実現の容易性を増大化することができる。
As a result, access to the second storage means, which conventionally required two memory cycles per tap, can be reduced to one memory cycle, making it possible to perform tap coefficient correction processing in the same processing time as a sum-of-products operation. This can increase the ease of implementation of the adaptive filter.

(実施例) 以下、本発明の実施例を図面に基づいて説明する。(Example) Embodiments of the present invention will be described below based on the drawings.

第1図は本発明に係る一実施例の適応フィルタの構成を
説明するためのブロック図である。
FIG. 1 is a block diagram for explaining the configuration of an adaptive filter according to an embodiment of the present invention.

同図において、101は未知系の入力信号である適応フ
ィルタへの入力信号系列を記憶するデータメモリ、10
2は未知系の特性の推定値である適応フィル、夕のタッ
プ係数を記憶する係数メモリ、103は適応フィルタの
係数を補助的に記憶する補助係数メモリである。また、
104.105はデータメモリ101から第1のスイッ
チ106を介して読出された未知系入力信号および係数
メモリ102から第2、第3のスイッチ107.108
を介して読出された係数から所定の積和演算を行う積和
演算回路を構成する第1の乗算器およびアキュムレータ
である。さらに109は積和演算回路における積和演算
の実行に伴って係数メモリ102から補助係数メモリ1
03にパイプライン処理で係数データを転送するための
遅延回路である。110は外部の減算器で生成した残差
信号(未知系出力信号)に推定精度を決定するための定
数αを掛は合せる第2の乗算器である。そしてこの第2
の乗算器110の出力は、第3のスイッチ108を介し
て上述の第1の乗算器104にて、データメモリ101
から読出された未知系入力信号と掛は合されて、その結
果得られた値が、適応フィルタの特性を逐次的に変化さ
せるための情報となる。したがって、この第1の乗算器
104および第2の乗算器110から修正係数生成回路
が構成されていることになる。さらに、111は補助係
数メモリ103から第4のスイッチ112を介して読出
された係数データに、上述の修正係数生成回路の出力を
加算する加算器である。この加算器111の加算結果は
、遅延回路113、第2のスイッチ107を介して係数
メモリ102にパイプライン的に転送され書込まれるよ
うになっている。これにより、係数メモリ102内の係
数データに修正を加えるための係数修正回路が構成され
ている。
In the figure, 101 is a data memory that stores an input signal sequence to the adaptive filter, which is an unknown system input signal;
Reference numeral 2 denotes a coefficient memory that stores adaptive filters and evening tap coefficients that are estimated values of characteristics of an unknown system, and 103 represents an auxiliary coefficient memory that auxiliarily stores coefficients of the adaptive filter. Also,
104 and 105 are unknown system input signals read out from the data memory 101 via the first switch 106 and the second and third switches 107 and 108 from the coefficient memory 102;
These are a first multiplier and an accumulator that constitute a product-sum calculation circuit that performs a predetermined product-sum calculation from coefficients read out via the first multiplier and accumulator. Further, reference numeral 109 indicates an auxiliary coefficient memory 1 from the coefficient memory 102 as the product-sum operation is executed in the product-sum operation circuit.
This is a delay circuit for transferring coefficient data to 03 by pipeline processing. A second multiplier 110 multiplies the residual signal (unknown system output signal) generated by the external subtracter by a constant α for determining estimation accuracy. And this second
The output of the multiplier 110 is sent to the data memory 101 at the first multiplier 104 via the third switch 108.
The multiplication is combined with the unknown input signal read from the input signal, and the resulting value becomes information for sequentially changing the characteristics of the adaptive filter. Therefore, the first multiplier 104 and the second multiplier 110 constitute a correction coefficient generation circuit. Furthermore, 111 is an adder that adds the output of the above-mentioned correction coefficient generation circuit to the coefficient data read out from the auxiliary coefficient memory 103 via the fourth switch 112. The addition result of the adder 111 is transferred to the coefficient memory 102 via the delay circuit 113 and the second switch 107 in a pipeline manner and written therein. This constitutes a coefficient modification circuit for modifying the coefficient data in the coefficient memory 102.

次に以上のように構成された適応フィルタの動作につい
て説明する。
Next, the operation of the adaptive filter configured as above will be explained.

まず第1および第2のスイッチ106.107をそれぞ
れR側に、第3のスイッチ108をCV側に接続して、
データメモリ101および係数メモリ102からそれぞ
れのデータを読出す。これらのデータは、第1の乗算器
104およびアキュムレータ105からなる積和演算回
路に入力され、ここで所定の積和演算が行われる。
First, connect the first and second switches 106 and 107 to the R side, and the third switch 108 to the CV side,
Each data is read from data memory 101 and coefficient memory 102. These data are input to a product-sum calculation circuit consisting of a first multiplier 104 and an accumulator 105, where a predetermined product-sum calculation is performed.

ここで、第4のスイッチ112はW側に接続され、補助
係数メモリ103は書込みモードとなる。
Here, the fourth switch 112 is connected to the W side, and the auxiliary coefficient memory 103 is in the write mode.

これにより積和演算の実行に伴って、係数メモリ102
から読出された係数データは、遅延回路109を介して
パイプライン的に補助係数メモリ103へ転送され書込
まれる。
As a result, the coefficient memory 102
The coefficient data read from the auxiliary coefficient memory 103 is transferred to and written in the auxiliary coefficient memory 103 in a pipeline manner via the delay circuit 109.

この後、修正係数生成回路において、外部の減算器で生
成した残差信号e (k)に第2の乗゛算器110で定
数αを掛は合せた後、これを第3のスイッチ108を介
して第1の乗算器104に入力し、さらにこの第1の乗
算器104に、データメモリ101から読出されたデー
タを入力することにより、修正係数が生成される。
After this, in the correction coefficient generation circuit, the residual signal e (k) generated by the external subtracter is multiplied by a constant α in the second multiplier 110, and then the third switch 108 is applied. A correction coefficient is generated by inputting the data read from the data memory 101 to the first multiplier 104 via the first multiplier 104 .

次に、第4のスイッチ112をR側に接続して、係数メ
モリ103を読出しモードとし、修正係数生成回路にお
いて生成された修正係数と、補助係数メモリ103から
読出した係数データとを加算器111で加算して係数デ
ータの修正演算を行う。
Next, the fourth switch 112 is connected to the R side, the coefficient memory 103 is set to read mode, and the correction coefficient generated in the correction coefficient generation circuit and the coefficient data read from the auxiliary coefficient memory 103 are transferred to the adder 111. perform correction calculations on the coefficient data.

そしてこの修正の結果得られた係数データを遅延回路1
13を通じてパイプライン的に係数メモリ102に転送
して書込む。
Then, the coefficient data obtained as a result of this modification is transferred to the delay circuit 1.
13, the coefficients are transferred to the coefficient memory 102 in a pipeline manner and written therein.

かくして、この実施例では、第2図に示すように、従来
、係数データの修正処理において、■タップ当り 2メ
モリサイクルを必要としていたが、当該タップ係数修正
処理の完全なパイプライン化により、実質的に 1メモ
リサイクルで済ますことが可能となり、これにより適応
フィルタの実現の容易性を増大することができる。
Thus, in this embodiment, as shown in FIG. 2, the coefficient data correction process conventionally required two memory cycles per tap, but by completely pipelining the tap coefficient correction process, In general, only one memory cycle is required, which increases the ease of implementing the adaptive filter.

[発明の効果] 以上説明したように本発明の適応フィルタによれば、タ
ップ係数修正演算のパイプライン処理化を図って、この
タップ係数修正演算を積和演算並の処理時間で実現する
ことが可能となり、これにより適応フィルタの実現の容
易性を増大化することができる。
[Effects of the Invention] As explained above, according to the adaptive filter of the present invention, the tap coefficient correction calculation can be performed in a pipeline process, and the tap coefficient correction calculation can be realized in the same processing time as the product-sum calculation. This makes it possible to increase the ease of implementing the adaptive filter.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明に係る一実施例の適応フィルタの構成を
説明するためのブロック図、第2図は第1図の適応フィ
ルタの効果を示す図、第3図および第4図は従来からの
適応フィルタの採用例を示すブロック図、第5図は適応
トランスバーサルフィルタの構成を示すブロック図、第
6図は第5図の適応フィルタにおけるメモリアクセスの
様子を示す図である。 101・・・データメモリ、102・・・係数メモリ、
103・・・補助係数メモリ、104・・・第1の乗算
器、105・・・アキュムレータ、106.107.1
08.112・・・スイッチ、109.113・・・遅
延回路、110・・・第2の乗算器、111・・・加算
器。
FIG. 1 is a block diagram for explaining the configuration of an adaptive filter according to an embodiment of the present invention, FIG. 2 is a diagram showing the effect of the adaptive filter of FIG. 1, and FIGS. 3 and 4 are conventional filters. FIG. 5 is a block diagram showing the configuration of an adaptive transversal filter, and FIG. 6 is a diagram showing memory access in the adaptive filter of FIG. 101...Data memory, 102...Coefficient memory,
103... Auxiliary coefficient memory, 104... First multiplier, 105... Accumulator, 106.107.1
08.112...Switch, 109.113...Delay circuit, 110...Second multiplier, 111...Adder.

Claims (1)

【特許請求の範囲】 未知系の入力信号と該未知系の出力信号から逐次処理に
よって前記未知系の特性を推定する適応フィルタであっ
て、 前記未知系の入力信号を記憶する第1の記憶手段と、 前記未知系の特性の推定値である適応フィルタの係数を
記憶する第2の記憶手段と、 前記適応フィルタの係数を補助的に記憶する第3の記憶
手段と、 前記第1および第2の記憶手段からそれぞれ読出したデ
ータから積和演算を行う積和演算手段と、この積和演算
手段の実行時、前記第2の記憶手段から読出された係数
を前記第3の記憶手段に転送する転送手段と、 前記未知系出力信号と前記積和演算結果から、前記適応
フィルタの係数を逐次的に変更するための情報を生成す
る修正係数生成手段と、 生成された情報を用いて前記第3の記憶手段から読出さ
れた係数を修正し、その修正結果を前記第2の記憶手段
に記憶する係数修正手段とを備えたことを特徴とする適
応フィルタ。
[Scope of Claims] An adaptive filter that estimates the characteristics of the unknown system through sequential processing from an input signal of the unknown system and an output signal of the unknown system, comprising: a first storage means for storing the input signal of the unknown system; and a second storage means for storing adaptive filter coefficients that are estimated values of the characteristics of the unknown system; a third storage means for auxiliary storage of the adaptive filter coefficients; and the first and second storage means. A sum-of-product calculation means performs a sum-of-product calculation from data read from the respective storage means, and when the sum-of-product calculation means is executed, the coefficient read from the second storage means is transferred to the third storage means. transfer means; correction coefficient generation means for generating information for sequentially changing the coefficients of the adaptive filter from the unknown system output signal and the product-sum operation result; an adaptive filter comprising: a coefficient modifying means for modifying the coefficients read from the storage means, and storing the modification result in the second storage means.
JP25588889A 1989-09-29 1989-09-29 Adaptive filter Pending JPH03117206A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25588889A JPH03117206A (en) 1989-09-29 1989-09-29 Adaptive filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25588889A JPH03117206A (en) 1989-09-29 1989-09-29 Adaptive filter

Publications (1)

Publication Number Publication Date
JPH03117206A true JPH03117206A (en) 1991-05-20

Family

ID=17284965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25588889A Pending JPH03117206A (en) 1989-09-29 1989-09-29 Adaptive filter

Country Status (1)

Country Link
JP (1) JPH03117206A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100324046B1 (en) * 1993-02-18 2002-06-20 그래햄 이. 테일러 Adaptive index filter, its adjustment method and its use method, control loop and its control method
US6745218B1 (en) 1999-03-16 2004-06-01 Matsushita Electric Industrial Co., Ltd. Adaptive digital filter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100324046B1 (en) * 1993-02-18 2002-06-20 그래햄 이. 테일러 Adaptive index filter, its adjustment method and its use method, control loop and its control method
US6745218B1 (en) 1999-03-16 2004-06-01 Matsushita Electric Industrial Co., Ltd. Adaptive digital filter

Similar Documents

Publication Publication Date Title
US5371789A (en) Multi-channel echo cancellation with adaptive filters having selectable coefficient vectors
US4723294A (en) Noise canceling system
US5638439A (en) Adaptive filter and echo canceller
JPS61263331A (en) Adaption of non-linear filter, non-linear adaptive filter and echo canceller
JP3068996B2 (en) Adaptive filter device and method for generating step gain
JP3135902B2 (en) Automatic equalizer and semiconductor integrated circuit
AU739217B2 (en) Adaptive filter, step size control method thereof, and record medium therefor
JP2842345B2 (en) Echo canceller
JP2960086B2 (en) Pipelined processor for implementing least mean square algorithm
WO1998038582A1 (en) Adaptive dual filter echo cancellation
JP2000035788A (en) Multiple channel adaptive filtering
Kuo et al. Multiple-microphone acoustic echo cancellation system with the partial adaptive process
JPH03117206A (en) Adaptive filter
GB2281989A (en) Suppressing undesired signal components by use of a split filter
JPH05145379A (en) Coefficient revision method in adaptive filter device
Hofmann et al. Recent advances on LIP nonlinear filters and their applications: Efficient solutions and significance-aware filtering
JP3236226B2 (en) Echo canceller
White et al. A nonlinear adaptive digital filter
JP3147207B2 (en) Adaptive unknown system output estimation method
JP2850826B2 (en) Method and apparatus for removing multi-channel echo
JP2841952B2 (en) Echo cancellation device
JP3147864B2 (en) Adaptive step size control adaptive filter and adaptive step size control method
JPH0624397B2 (en) DC compensation circuit
JPS59119913A (en) Adaptive filter
JPH0447720A (en) Echo canceller