JPH0311582B2 - - Google Patents
Info
- Publication number
- JPH0311582B2 JPH0311582B2 JP58061180A JP6118083A JPH0311582B2 JP H0311582 B2 JPH0311582 B2 JP H0311582B2 JP 58061180 A JP58061180 A JP 58061180A JP 6118083 A JP6118083 A JP 6118083A JP H0311582 B2 JPH0311582 B2 JP H0311582B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- antenna
- transmitter
- diode
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 claims description 42
- 239000003990 capacitor Substances 0.000 description 27
- 230000008878 coupling Effects 0.000 description 19
- 238000010168 coupling process Methods 0.000 description 19
- 238000005859 coupling reaction Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 7
- 238000010521 absorption reaction Methods 0.000 description 4
- 230000005284 excitation Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 101150079361 fet5 gene Proteins 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/44—Transmit/receive switching
Description
【発明の詳細な説明】
本発明は、１本のアンテナを用いて交互に送信
と受信を行うシンプレツクス送受信機に係り、特
に、送・受信時におけるアンテナの切換回路を改
良したシンプレツクス送受信機に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a simplex transmitter/receiver that alternately transmits and receives data using a single antenna, and particularly relates to a simplex transmitter/receiver that has an improved antenna switching circuit for transmitting and receiving. Regarding.
一般に、この種のシンプレツクス送受信機にお
いては、１本のアンテナを、送信時には送信部
へ、受信時には受信部へ切換接続するためのリレ
ー又はダイオード切換回路が設けられている。 Generally, this type of simplex transmitter/receiver is provided with a relay or diode switching circuit for selectively connecting one antenna to a transmitting section during transmission and to a receiving section during reception.
この内ダイオード切換回路を備えたシンプレツ
クス送受信機の一例を第１図に示す。図中、１は
最終段の出力トランジスタ２のコレクタより出力
端子３に送信信号を出力する送信部であつて、こ
の送信部１の出力端子３は、インピーダンス整合
回路４、結合コンデンサ５およびスイツチングダ
イオード６を直列に介してアンテナに接続されて
いる。また、このアンテナは受信側のスイツチン
グダイオード８および結合コンデンサ９を介して
受信部１０の入力端子１１に接続されている。さ
らに、前記各ダイオード６，８のアノード側にそ
れぞれチヨークコイル１２，１３を介して切換ス
イツチ１４により選択的に正の直流バイアス電圧
（＋B2）が印加されるようになつている。また、
アンテナ７とアースとの間には直流バイアス用の
抵抗１５が介挿されている。前記インピーダンス
整合回路４は、送信部１から出力される送信信号
の出力インピーダンスをアンテナ７の入力インピ
ーダンスに整合させるもので、具体的には、送信
部１の出力端子３と結合コンデンサ５との間に介
挿されたコイル１６と可変コンデンサ１７との直
列回路、この可変コンデンサ１７と上記結合コン
デンサ５の接続点とアース間に介挿された可変コ
ンデンサ１８および前記終段の出力トランジスタ
２に直流バイアス電圧（＋B1）を供給するため
のコイル１９とバイアスコンデンサ２０とで構成
されている。 An example of a simplex transmitter/receiver equipped with a diode switching circuit is shown in FIG. In the figure, 1 is a transmitter that outputs a transmission signal from the collector of the final stage output transistor 2 to an output terminal 3. It is connected to the antenna via a diode 6 in series. Further, this antenna is connected to an input terminal 11 of a receiving section 10 via a switching diode 8 and a coupling capacitor 9 on the receiving side. Further, a positive DC bias voltage (+B 2 ) is selectively applied to the anode side of each of the diodes 6 and 8 by a changeover switch 14 via a choke coil 12 and 13, respectively. Also,
A DC bias resistor 15 is inserted between the antenna 7 and the ground. The impedance matching circuit 4 matches the output impedance of the transmission signal output from the transmitter 1 with the input impedance of the antenna 7. DC bias is applied to a series circuit of a coil 16 and a variable capacitor 17 inserted in the circuit, a variable capacitor 18 inserted between the connection point of the variable capacitor 17 and the coupling capacitor 5 and the ground, and the final stage output transistor 2. It consists of a coil 19 and a bias capacitor 20 for supplying voltage (+B 1 ).
このような回路構成のシンプレツクス送受信機
において、送信時には切換スイツチ１４を第１図
に示すように送信側へ投入し、直流バイアス電圧
（＋B2）をチヨークコイル１２を介して送信回路
へ印加し、スイツチングダイオード６を導通状態
にする。スイツチングダイオード６を導通状態に
した後、送信部１の出力端子３から送信信号が出
力されると、この送信信号はインピーダンス整合
回路４にてインピーダンス整合された後、結合コ
ンデンサ５およびスイツチングダイオード６を介
してアンテナ７に導入される。なお、この送信信
号はスイツチングダイオード８にて遮断されるの
で、受信部１０への洩れはわずかである。 In a simplex transmitter/receiver having such a circuit configuration, when transmitting, the selector switch 14 is turned on to the transmitting side as shown in FIG. The switching diode 6 is made conductive. After the switching diode 6 is made conductive, when a transmission signal is output from the output terminal 3 of the transmitter 1, the transmission signal is impedance matched in the impedance matching circuit 4, and then connected to the coupling capacitor 5 and the switching diode. 6 to the antenna 7. Note that since this transmission signal is blocked by the switching diode 8, there is little leakage to the receiving section 10.
一方、受信時には切換スイツチ１４を受信側へ
投入し、直流バイアス電圧（＋B2）をチヨーク
コイル１３を介して受信側回路へ印加し、スイツ
チングダイオード８を導通状態にする。したがつ
て、アンテナ７からの受信信号はスイツチングダ
イオード８および結合コンデンサ９を介して受信
部１０の入力端１１へ導入される。 On the other hand, at the time of reception, the changeover switch 14 is turned on to the reception side, a DC bias voltage (+B 2 ) is applied to the reception side circuit via the check coil 13, and the switching diode 8 is made conductive. Therefore, the received signal from the antenna 7 is introduced into the input end 11 of the receiving section 10 via the switching diode 8 and the coupling capacitor 9.
第２図はダイオード切換回路を使用したシンプ
レツクス送受信機のもう一つの例で、この回路の
特徴は、送信と受信の切換操作を自動的に行ない
得ることである。なお第１図と同一部分には同一
符合が付してある。 FIG. 2 shows another example of a simplex transmitter/receiver using a diode switching circuit, and the feature of this circuit is that it can automatically switch between transmission and reception. Note that the same parts as in FIG. 1 are given the same reference numerals.
この送受信機においては、アンテナ７と送信側
の結合コンデンサ５との間に互いに逆向きに並列
接続された二つのダイオード２１，２２からなる
並列回路が介挿されている。一方、このアンテナ
７は受信側の１／４波長回路２３を介して受信部
１０の入力端１１に接続されている。 In this transmitter/receiver, a parallel circuit consisting of two diodes 21 and 22 connected in parallel in opposite directions is inserted between the antenna 7 and the coupling capacitor 5 on the transmitting side. On the other hand, this antenna 7 is connected to the input end 11 of the receiving section 10 via a quarter wavelength circuit 23 on the receiving side.
前記１／４波長回路２３は、信号線路に直列に
介挿されたコイル２６と並列に介挿された二つの
コンデンサ２７，２８とからなるπ形集中定数線
路である。また、送信時に１／４波長回路２３の
一端を短絡させるために受信部１０の入力端１１
とアースとの間に極性が互いに逆向きとなるよう
に二つのダイオード２４，２５が介挿されてい
る。 The 1/4 wavelength circuit 23 is a π-type lumped constant line consisting of a coil 26 inserted in series with the signal line and two capacitors 27 and 28 inserted in parallel. Also, in order to short-circuit one end of the 1/4 wavelength circuit 23 during transmission, the input end 11 of the receiving section 10 is
Two diodes 24 and 25 are inserted between the ground and the ground so that their polarities are opposite to each other.
このような回路構成のシンプレツクス送受信機
において、送信時に送信部１から出力される送信
信号はインピーダンス整合回路４、結合コンデン
サ５を介してダイオード２１，２２に印加され
る。送信信号は一般に大振幅であるので、この送
信信号は、ダイオード２１，２２を通流してアン
テナ７に導入される。また、この送信信号は１／
４波長回路２３を通してダイオード２４，２５に
加わるが、大振幅のためにこの二つのダイオード
を導通させる。したがつて、１／４波長回路２３
の出力端は短絡されたことになり、アンテナ７に
接続されている入力端のインピーダンスが上昇す
るので、１／４波長回路２３に流入する送信信号
はわずかとなる。 In the simplex transmitter/receiver having such a circuit configuration, a transmission signal outputted from the transmitter 1 during transmission is applied to the diodes 21 and 22 via the impedance matching circuit 4 and the coupling capacitor 5. Since the transmitted signal generally has a large amplitude, this transmitted signal passes through the diodes 21 and 22 and is introduced into the antenna 7. Also, this transmission signal is 1/
It is applied to diodes 24 and 25 through a four-wavelength circuit 23, but due to the large amplitude, these two diodes are made conductive. Therefore, the quarter wavelength circuit 23
Since the output terminal of is short-circuited and the impedance of the input terminal connected to the antenna 7 increases, the amount of the transmission signal flowing into the quarter wavelength circuit 23 becomes small.
一方、受信時には、アンテナ７からの受信信号
は１／４波長回路２３を介して受信部１０の入力
端１１に入力する。なお、アンテナ７からの受信
信号の振幅は、送信信号の振幅に比較して桁違い
に低く、一般のダイオードの順方向のしきい値
（約0.6V）より小さい値である。したがつて、ア
ンテナ７に入力した受信信号はダイオード２１，
２２にて遮断されるので、送信側回路へ流入する
ことはない。また、ダイオード２４，２５を導通
させることもなく、１／４波長回路２３は単に線
路として働くだけである。 On the other hand, during reception, the received signal from the antenna 7 is input to the input end 11 of the receiving section 10 via the 1/4 wavelength circuit 23. Note that the amplitude of the received signal from the antenna 7 is orders of magnitude lower than the amplitude of the transmitted signal, and is smaller than the forward threshold (about 0.6 V) of a general diode. Therefore, the received signal input to the antenna 7 is transmitted through the diode 21,
Since the signal is cut off at 22, it does not flow into the transmitting circuit. Further, the diodes 24 and 25 are not made conductive, and the quarter wavelength circuit 23 simply functions as a line.
しかしながら、第１図および第２図に示す従来
のシンプレツクス送受信機においては次のような
問題ががあつた。 However, the conventional simplex transmitter/receiver shown in FIGS. 1 and 2 has the following problems.
すなわち、第１図および第２図に示すいずれの
送受信機においても、送信時に、送信部１から出
力される送信信号は送信回路に直列に接続された
ダイオード６（第１図），２１，２２（第２図）
内を流れるために、このダイオードの導通時の内
部抵抗に起因する抵抗損が生じる。したがつて、
送信出力が低下し、シンプレツクス送受信機全体
の効率が低下するおそれがあつた。また、第２図
の送受信機においては、ダイオード２１，２２お
よび２４，２５を直流バイアス電圧によらず、送
信信号のみで導通状態を維持させているので、送
信信号の振幅が比較的小さいときは、特に送信信
号に対する損失の割合が大きい。 That is, in both the transceivers shown in FIG. 1 and FIG. 2, during transmission, the transmission signal output from the transmitting section 1 is transmitted through the diodes 6 (FIG. 1), 21, 22 connected in series to the transmitting circuit. (Figure 2)
This causes a resistance loss due to the internal resistance of this diode when it is conductive. Therefore,
There was a risk that the transmission output would decrease and the efficiency of the entire simplex transmitter/receiver would decrease. In addition, in the transceiver shown in Fig. 2, the diodes 21, 22 and 24, 25 are maintained in a conductive state only by the transmission signal without depending on the DC bias voltage, so when the amplitude of the transmission signal is relatively small, In particular, the ratio of loss to the transmitted signal is large.
本発明は、このような事情に基づいてなされた
ものであり、その目的とするところは、簡単な回
路構成で、送信部から出力される送信信号をダイ
オードを介さずにアンテナへ導びくことができ、
もつて、受信時の損失を増加させずに、送信時に
おける送信信号の損失を低減したシンプレツクス
送受信機を提供することにある。 The present invention has been made based on these circumstances, and its purpose is to guide the transmission signal output from the transmitter to the antenna without passing through the diode, with a simple circuit configuration. I can,
The object of the present invention is to provide a simplex transmitter/receiver that reduces the loss of transmitted signals during transmission without increasing the loss during reception.
以下本発明を図面を用いて説明する。第３図は
本発明の一実施例に係るシンプレツクス送受信機
を示す回路構成図であり、第１図と同一部分には
同一符合が付してある。 The present invention will be explained below using the drawings. FIG. 3 is a circuit diagram showing a simplex transmitter/receiver according to an embodiment of the present invention, and the same parts as in FIG. 1 are given the same reference numerals.
この実施例のシンプレツクス送受信機において
は、最終段の出力トランジスタ２を有する送信部
１はインピーダンス整合回路４を介してアンテナ
７に接続されている。また、上記送信部１は図示
極性のダイオード３１と結合コンデンサ３２とか
らなる直列回路を介して受信部１０の入力端子１
１に接続されている。さらに、上記ダイオード３
１および上記結合コンデンサ３２の接続点により
このダイオードに直流バイアス電圧を流すための
抵抗３３およびスイツチ３４が介挿されている。 In the simplex transmitter/receiver of this embodiment, a transmitting section 1 having a final stage output transistor 2 is connected to an antenna 7 via an impedance matching circuit 4. The transmitting section 1 is connected to the input terminal 1 of the receiving section 10 via a series circuit consisting of a diode 31 and a coupling capacitor 32 having polarities shown in the figure.
Connected to 1. Furthermore, the diode 3
1 and the coupling capacitor 32, a resistor 33 and a switch 34 are inserted for applying a DC bias voltage to this diode.
一般に、送信時に終段の出力トランジスタ２は
直流バイアス電圧（＋B1）から大電流を消費す
るため、送信時だけこの直流バイアス電圧（＋
B1）を印加する様にするには大電流容量のスイ
ツチを必要とする。そのため送信部終段の出力ト
ランジスタ２の出力端子３には常に直流バイアス
電圧（＋B1）を印加しておき受信時にはこの出
力トランジスタ２への高周波入力（励振）を止め
てこの出力トランジスタ２をカツトオフにさせて
おくことが多い。実施例の送信部１においても終
段の出力トランジスタ２のコレクタ出力端子３に
は常に直流バイアス電圧（＋B1）が印加され受
信時には励振が止められて電流は流れない。 Generally, during transmission, the final stage output transistor 2 consumes a large current from the DC bias voltage (+B 1 ), so this DC bias voltage (+B 1 ) is used only during transmission.
B1 ) requires a switch with a large current capacity. Therefore, a DC bias voltage (+B 1 ) is always applied to the output terminal 3 of the output transistor 2 at the final stage of the transmitting section, and when receiving, the high frequency input (excitation) to this output transistor 2 is stopped and this output transistor 2 is cut off. I often leave it on. Also in the transmitter 1 of the embodiment, a DC bias voltage (+B 1 ) is always applied to the collector output terminal 3 of the final stage output transistor 2, and during reception, excitation is stopped and no current flows.
このように構成されたシンプレツクス送受信機
において、送信時に開閉スイツチ３４を開放すれ
ば、送信部１から出力される送信信号はインピー
ダンス整合回路４を介してアンテナ７へ導入され
る。一方、この送信信号は、開閉スイツチ３４が
開放されているので、ダイオード３１で半波整流
され、結合コンデンサ３２に充電される。この結
合コンデンサ３２が送信信号の波高値まで充電さ
れると、ダイオード３１に電流は流れない。した
がつて、結合コンデンサ３２の充電完了以後は、
送信信号がダイオード３１を流れることはないの
で、このダイオード３１による送信信号の損失は
生じない。 In the simplex transmitter/receiver constructed as described above, when the open/close switch 34 is opened during transmission, the transmission signal output from the transmitter 1 is introduced to the antenna 7 via the impedance matching circuit 4. On the other hand, since the on/off switch 34 is open, this transmission signal is half-wave rectified by the diode 31 and charged into the coupling capacitor 32. When this coupling capacitor 32 is charged to the peak value of the transmission signal, no current flows through the diode 31. Therefore, after the coupling capacitor 32 is fully charged,
Since the transmission signal does not flow through the diode 31, no transmission signal loss occurs due to the diode 31.
一方、受信時に開閉スイツチ３４を閉成すれ
ば、前述したように送信部１の出力端子３に直流
電圧が印加されたままであるので、ダイオード３
１、抵抗３３および開閉スイツチ３４に直流バイ
アス電流が流れる。したがつて、ダイオード３１
は導通状態になり、その結果、アンテナ７からの
受信信号はインピーダンス整合回路４、ダイオー
ド３１および結合コンデンサ３２を介して受信部
１０の入力端子１１へ導入される。 On the other hand, if the open/close switch 34 is closed during reception, the DC voltage remains applied to the output terminal 3 of the transmitter 1 as described above, so the diode 3
1. A DC bias current flows through the resistor 33 and the on/off switch 34. Therefore, diode 31
becomes conductive, and as a result, the received signal from the antenna 7 is introduced into the input terminal 11 of the receiving section 10 via the impedance matching circuit 4, the diode 31, and the coupling capacitor 32.
なお、この回路構成図において、受信部１０か
らダイオード側を見たインピーダンスは、送信部
１の終段の出力トランジスタ２のコレクタ容量お
よびインピーダンス整合回路４が存在するため
に、アンテナ７のインピーダンスとは異なるが、
通常受信部１０の入口に設けられる同調回路の、
たとえば、入力タツプ位置を調整することにより
容易に整合をとることが可能であるので、特に問
題とはならない。 In this circuit configuration diagram, the impedance seen from the receiving section 10 on the diode side is different from the impedance of the antenna 7 due to the presence of the collector capacitance of the output transistor 2 at the final stage of the transmitting section 1 and the impedance matching circuit 4. Although different,
A tuning circuit normally provided at the entrance of the receiving section 10,
For example, matching can be easily achieved by adjusting the input tap position, so this is not a particular problem.
なお、第１図の回路から単にダイオード６とチ
ヨークコイル１２を取り去りインピーダンス整合
回路４とアンテナ７を直結するとダイオード６に
よる送信信号の損失は無くなるが受信時にもイン
ピーダンス整合回路４がアンテナ７と並列に接続
されたままなので、吸収現象が生じ受信時の損失
が増加してしまう。この吸収現象はインピーダン
ス整合回路４が本質的には共振回路であるため、
ちようど共振回路の共振周波数を測定するための
いわゆるデツプメータと同一原理によつて生ずる
ものである。 Note that if the diode 6 and the chiyoke coil 12 are simply removed from the circuit of FIG. 1 and the impedance matching circuit 4 and the antenna 7 are directly connected, the loss of the transmitted signal due to the diode 6 will be eliminated, but the impedance matching circuit 4 will be connected in parallel with the antenna 7 during reception as well. As the signal remains unchanged, an absorption phenomenon occurs and the loss during reception increases. This absorption phenomenon occurs because the impedance matching circuit 4 is essentially a resonant circuit.
It is generated based on the same principle as a so-called depth meter for measuring the resonant frequency of a resonant circuit.
しかし、第３図のような回路構成にすれば、受
信時においても直流バイアス電圧（＋B1）が印
加されている送信部１の終段の出力トランジスタ
２は受信時においては単なるコンデンサと等価で
あり、吸収現象が生ずるような共振回路は形成さ
れない。したがつて、インピーダンス整合回路４
を介して出力トランジスタ２のコレクタ出力端が
接続された出力端子３から受信信号を取り出して
も吸収現象による損失は生じない。 However, if the circuit is configured as shown in Figure 3, the output transistor 2 at the final stage of the transmitter 1, to which the DC bias voltage (+B 1 ) is applied even during reception, is equivalent to a simple capacitor during reception. Therefore, a resonant circuit that would cause an absorption phenomenon is not formed. Therefore, the impedance matching circuit 4
Even if the received signal is taken out from the output terminal 3 to which the collector output terminal of the output transistor 2 is connected via the receiver, no loss due to the absorption phenomenon occurs.
さらに、本実施例においては、ダイオード３
１、結合コンデンサ３２、抵抗３３および開閉ス
イツチ３４を用いたのみであるので、第１図およ
び第２図に示した従来の送受信機に比較して回路
構成を大幅に簡単化することができる。したがつ
て、製造費を低減することが可能である。 Furthermore, in this embodiment, the diode 3
1. Since only the coupling capacitor 32, resistor 33 and on/off switch 34 are used, the circuit configuration can be greatly simplified compared to the conventional transceiver shown in FIGS. 1 and 2. Therefore, it is possible to reduce manufacturing costs.
第４図は本発明の他の実施例に係るシンプレツ
クス送受信機の回路構成図であり、第３図と同一
部分には同一符合が付してある。 FIG. 4 is a circuit diagram of a simplex transmitter/receiver according to another embodiment of the present invention, in which the same parts as in FIG. 3 are given the same reference numerals.
この実施例のシンプレツクス送受信機における
スイツチング回路は、FET５１とマイナス整流
回路５２とで構成されている。すなわち、ダイオ
ード３１および結合コンデンサ３２の接続点に抵
抗３３を介して、ゲート・ソース間電圧が零ボル
トであつてもドレイン電流の流れるｎチヤンネル
のFET５１のドレインを接続し、このFET５１
のソースを接地している。さらに、このFET５
１のゲートとアンテナ７とをマイナス整流回路５
２で接続している。このマイナス整流回路５２
は、送信部１からインピーダンス整合回路４を介
してアンテナ７に導びかれた大振幅の送信信号を
マイナス整流するものであり、ゲートとアンテナ
７間に直列接続されたダイオード５３、コンデン
サ５４およびゲートとアース間に並列接続された
コンデンサ５５およびダイオード５６とで構成さ
れている。 The switching circuit in the simplex transmitter/receiver of this embodiment is composed of an FET 51 and a negative rectifier circuit 52. That is, the drain of an n-channel FET 51 through which a drain current flows even when the gate-source voltage is 0 volts is connected to the connection point between the diode 31 and the coupling capacitor 32 via the resistor 33, and the drain of the FET 51 is
The source is grounded. Furthermore, this FET5
The gate of 1 and the antenna 7 are connected to a negative rectifier circuit 5.
Connected with 2. This negative rectifier circuit 52
is for negative rectification of a large-amplitude transmission signal led from the transmitter 1 to the antenna 7 via the impedance matching circuit 4, and includes a diode 53, a capacitor 54, and a gate connected in series between the gate and the antenna 7. The capacitor 55 and the diode 56 are connected in parallel between the ground and the ground.
このように構成されたシンプレツクス送受信機
において、送信時に、送信部１から出力される送
信信号はインピーダンス整合回路４を介してアン
テナ７に導びかれると共に、マイナス整流回路５
２に印加される。このマイナス整流回路５２に導
入された上記送信信号は負の直流電圧に整流され
る。したがつて、FET５１のゲートは負の直流
電圧が印加されるので、このFET５１はオフ状
態になる。その結果、ダイオード３１に直流バイ
アス電流は流れないので第３図の実施例と同様
に、送信時におけるダイオード３１による送信信
号の損失は生じない。 In the simplex transmitter/receiver configured in this way, at the time of transmission, the transmission signal output from the transmitter 1 is guided to the antenna 7 via the impedance matching circuit 4, and is also guided to the antenna 7 via the negative rectifier circuit 5.
2. The transmission signal introduced into this negative rectifier circuit 52 is rectified into a negative DC voltage. Therefore, since a negative DC voltage is applied to the gate of FET 51, this FET 51 is turned off. As a result, since no DC bias current flows through the diode 31, no loss of the transmission signal due to the diode 31 occurs during transmission, similar to the embodiment shown in FIG.
一方、受信時においては、受信信号がマイナス
整流回路５２に導入されるが、前述したように、
受信信号の振幅レベルは小さいので、この受信信
号はダイオード５３，５６で遮断される。したが
つて、FET５１のゲートは負電圧が印加されな
いので、FET５１はオン状態となる。その結果、
ダイオード３１に直流バイアス電流が流れ、第３
図の実施例と同様に、受信信号がダイオード３１
および結合コンデンサ３２を介して受信部１０へ
導入される。 On the other hand, during reception, the received signal is introduced into the negative rectifier circuit 52, but as described above,
Since the amplitude level of the received signal is small, this received signal is blocked by the diodes 53 and 56. Therefore, since no negative voltage is applied to the gate of FET 51, FET 51 is turned on. the result,
A DC bias current flows through the diode 31, and the third
Similar to the embodiment shown in the figure, the received signal is connected to the diode 31.
and is introduced into the receiving section 10 via the coupling capacitor 32.
このように、第４図の実施例においては、第３
図の実施例と同様な効果を得ることができると共
に、送信部１から出力される送信信号を停止すれ
ば自動的にアンテナ７からの受信信号を受信部に
導びくことができる。 In this way, in the embodiment of FIG.
It is possible to obtain the same effect as the embodiment shown in the figure, and if the transmission signal outputted from the transmitting section 1 is stopped, the received signal from the antenna 7 can be automatically guided to the receiving section.
以上説明したように本発明によれば、受信時に
おいても直流電圧が印加されている送信部終段ト
ランジスタの出力端にダイオードおよび結合コン
デンサを介して受信部の入力端を接続し、このダ
イオードおよび結合コンデンサの接続部とアース
間にスイツチング回路を介挿し、このスイツチン
グ回路をオンオフ制御することによつて、送信部
から出力される送信信号をダイオードを介さずに
アンテナへ導びくことができる。したがつて、送
信時における送信信号の損失を低減でき、送受信
機全体の効率を向上できる。また、回路構成を簡
単化できるので、製造費を低減することも可能で
ある。 As explained above, according to the present invention, the input terminal of the receiving section is connected to the output terminal of the final stage transistor of the transmitting section, to which a DC voltage is applied even during reception, through the diode and the coupling capacitor, and the input terminal of the receiving section is connected via the diode and the coupling capacitor. By inserting a switching circuit between the connecting portion of the coupling capacitor and the ground and controlling the switching circuit to turn on and off, the transmission signal output from the transmitter can be guided to the antenna without going through a diode. Therefore, the loss of the transmitted signal during transmission can be reduced, and the efficiency of the entire transceiver can be improved. Furthermore, since the circuit configuration can be simplified, it is also possible to reduce manufacturing costs.
なお、第３図および第４図の実施例では送信部
終段の出力トランジスタ２には受信時にも直流バ
イアス電圧（＋B1）が印加されているものとし
たが、受信時には同バイアス電圧が印加されない
様にしたシンプレツクス送受信機に於いても(i)直
流バイアス電圧が印加された場合より終段トラン
ジスタ２の出力静電容量が増加する。(ii)ダイオー
ド３１が導通させるためのバイアス電流回路が若
干複雑になる。などの不利はあるが実現できるこ
とは明白である。また第３図および第４図の実施
例ではバイポーラの送信部終段の出力トランジス
タが使われている例を示したが、電界効果トラン
ジスタの場合でも受信時に直流電流が流れない様
にすれば（例えばゲートをカツトオフ方向にバイ
アスするようにするなどして）同様に実現できる
ことは明白である。 Note that in the embodiments shown in FIGS. 3 and 4, it is assumed that a DC bias voltage (+B 1 ) is applied to the output transistor 2 at the final stage of the transmitting section even during reception; however, the same bias voltage is applied during reception. Even in a simplex transmitter/receiver in which this is prevented, (i) the output capacitance of the final stage transistor 2 increases compared to when a DC bias voltage is applied. (ii) The bias current circuit for making the diode 31 conductive becomes somewhat complicated. Although there are disadvantages, it is clear that it can be achieved. Furthermore, in the embodiments shown in FIGS. 3 and 4, an example is shown in which a bipolar output transistor is used at the final stage of the transmitting section, but even in the case of a field effect transistor, it is possible to prevent direct current from flowing during reception ( It is obvious that the same could be achieved (for example, by biasing the gate in the cut-off direction).
第１図および第２図はそれぞれ従来のシンプレ
ツクス送受信機を示す回路構成図、第３図は本発
明の一実施例に係るシンプレツクス送受信機を示
す回路構成図、第４図は本発明の他の実施例に係
るシンプレツクス送受信機を示す回路構成図であ
る。
１…送信部、２…終段出力トランジスタ、４…
インピーダンス整合回路、７…アンテナ、１０…
受信部、３１…ダイオード、３２…結合コンデン
サ、３３…抵抗、３４…開閉スイツチ、５１…
FET、５２…マイナス整流回路。
1 and 2 are circuit configuration diagrams showing a conventional simplex transceiver, respectively, FIG. 3 is a circuit configuration diagram showing a simplex transceiver according to an embodiment of the present invention, and FIG. 4 is a circuit diagram showing a simplex transceiver according to an embodiment of the present invention. FIG. 3 is a circuit configuration diagram showing a simplex transmitter/receiver according to another embodiment. 1... Transmission section, 2... Final stage output transistor, 4...
Impedance matching circuit, 7... antenna, 10...
Receiving section, 31... Diode, 32... Coupling capacitor, 33... Resistor, 34... Open/close switch, 51...
FET, 52...minus rectifier circuit.
Claims (1)
ジスタの出力端子を有し、かつ該出力端子に常に
直流バイアス電圧を印加しておき受信時に高周波
入力を止めて前記終段トランジスタをカツトオフ
する送信部１と、受信信号を入力する入力端子を
有する受信部１０と、前記送信部の出力信号また
は前記受信部の入力信号を送信しまたは受信する
ためのアンテナ７と、該アンテナと前記送信部の
出力端子との間に介挿され、前記アンテナと前記
送信部とのインピーダンスを整合させるための整
合回路４と、前記送信部の出力端子と前記受信部
の入力端子との間に介挿され、送信・受信を切換
えるためのスイツチング素子３１と、該スイツチ
ング素子を送信時に開放とし、受信時に閉成とす
る制御回路３３，３４，５１，５２とを具備し、
前記送信部の出力端子と前記アンテナとの間にス
イツチング素子を介在させないことを特徴とする
シンプレツクス送受信機。 ２ 前記制御回路は、前記送信部から出力される
送信信号を整流して得られる電圧により、前記ス
イツチング素子を自動的に閉成・開放する回路で
構成されてなる特許請求の範囲第１項記載のシン
プレツクス送受信機。[Scope of Claims] 1. It has an output terminal of a final stage transistor for amplifying and outputting a transmission signal, and a DC bias voltage is always applied to the output terminal, and when receiving, high frequency input is stopped and the final stage transistor is A transmitting section 1 that cuts off a transistor, a receiving section 10 having an input terminal for inputting a received signal, an antenna 7 for transmitting or receiving an output signal of the transmitting section or an input signal of the receiving section, and the antenna. and an output terminal of the transmitting section, for matching impedances between the antenna and the transmitting section, and a matching circuit 4 between the output terminal of the transmitting section and the input terminal of the receiving section. A switching element 31 inserted into the transmitter for switching between transmission and reception, and control circuits 33, 34, 51, and 52 for opening the switching element during transmission and closing the switching element during reception,
A simplex transmitter/receiver characterized in that no switching element is interposed between the output terminal of the transmitter and the antenna. 2. The control circuit is configured as a circuit that automatically closes and opens the switching element using a voltage obtained by rectifying the transmission signal output from the transmission section. simplex transceiver.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58061180A JPS59186434A (en) | 1983-04-07 | 1983-04-07 | Simplex transmitter and receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58061180A JPS59186434A (en) | 1983-04-07 | 1983-04-07 | Simplex transmitter and receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59186434A JPS59186434A (en) | 1984-10-23 |
| JPH0311582B2 true JPH0311582B2 (en) | 1991-02-18 |
Family
ID=13163700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58061180A Granted JPS59186434A (en) | 1983-04-07 | 1983-04-07 | Simplex transmitter and receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59186434A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5375521B2 (en) * | 2009-10-27 | 2013-12-25 | ソニー株式会社 | High frequency amplifier and wireless communication device |
| JP5699807B2 (en) | 2011-05-27 | 2015-04-15 | 三菱電機株式会社 | High frequency switch |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4426436Y1 (en) * | 1966-09-29 | 1969-11-06 |
-
1983
- 1983-04-07 JP JP58061180A patent/JPS59186434A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4426436Y1 (en) * | 1966-09-29 | 1969-11-06 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59186434A (en) | 1984-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5818283A (en) | High power FET switch | |
| US5911116A (en) | Transmitting-receiving switch-over device complete with semiconductors | |
| US5414387A (en) | Distributed amplifier and bidirectional amplifier | |
| US7026858B2 (en) | Switch semiconductor integrated circuit | |
| US4967169A (en) | FET monolithic microwave integrated circuit variable slope gain-equalizer | |
| EP0444147B1 (en) | Gallium arsenide antenna switch | |
| US8180306B2 (en) | VSWR compensation circuits for RF transmit chain | |
| US20070222511A1 (en) | Auto gain controller | |
| US6747484B1 (en) | Radio frequency limiter circuit | |
| US5087893A (en) | RF driven gate bias | |
| JPH0311582B2 (en) | ||
| US5057791A (en) | Device and method for bi-directional amplification with a JFET | |
| JPH05259766A (en) | Integrated circuit equipped with variable gain amplifier | |
| GB2326799A (en) | Radio communications transceiver and radio frequency signal router therefor | |
| US3383601A (en) | Mixer circuit employing linear resistive elements | |
| CA1244936A (en) | High frequency antenna tuning device | |
| US6066974A (en) | High power transistor switch with low transmission loss | |
| US5854577A (en) | Variable frequency JFET microwave oscillator with variable impedance bias | |
| JPH09270601A (en) | Transmission reception changeover circuit | |
| JP3229949B2 (en) | Antenna switch circuit for transceiver | |
| JPH0129868Y2 (en) | ||
| US6822489B2 (en) | Semiconductor integrated circuit having fet | |
| JPS6324656Y2 (en) | ||
| JPH0294908A (en) | Fet mixer | |
| JPS6133725Y2 (en) |